JPS5842630B2 - 電荷結合素子 - Google Patents

電荷結合素子

Info

Publication number
JPS5842630B2
JPS5842630B2 JP51159508A JP15950876A JPS5842630B2 JP S5842630 B2 JPS5842630 B2 JP S5842630B2 JP 51159508 A JP51159508 A JP 51159508A JP 15950876 A JP15950876 A JP 15950876A JP S5842630 B2 JPS5842630 B2 JP S5842630B2
Authority
JP
Japan
Prior art keywords
diffusion layer
channel
floating
impurity diffusion
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51159508A
Other languages
English (en)
Other versions
JPS5384486A (en
Inventor
浩 廉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP51159508A priority Critical patent/JPS5842630B2/ja
Publication of JPS5384486A publication Critical patent/JPS5384486A/ja
Publication of JPS5842630B2 publication Critical patent/JPS5842630B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816Output structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 この発明は、リセットゲート付きのフローティング不純
物拡散層に一旦信号電荷を保持しこの電荷とフローティ
ング拡散層のもつ浮遊容量とで決まる電位変化をソース
フォロア等のバッファ回路で検出して出力するリセット
拡散層方式の電荷結合素子(CCD)に関するものであ
る。
第1図に従来のリセット拡散層方式のCCDの構成説明
図を示す。
同図AはCCD部分の平面図と結線の説明図、同図Bは
CCD部分の断面図である。
図中101〜103はクロックパルス印加用端子(この
場合簡単のため全て説明は3相クロツクで行うが本質的
に2相または4相のクロックでも変りはない)で、端子
101には第1相、端子102にはそれより1200位
相が遅れた第2相、端子103には更に1200遅れた
第3相のクロックパルスを印加する。
104は出力制御電極用端子で、通常、クロックパルス
がフローティング拡散層に雑音を与えることを防止する
ため、この端子104に適当な直流バイアスを与えてク
ロックゲートと拡散層のデカップリングを行う。
105は信号電荷を次の信号電荷パルスが到来する直前
にリセットするためのリセットパルス印加用端子、10
6はフローティング不純物拡散層用端子、107はリセ
ットされた電荷のドレイン端子、108は信号出力端子
、111は半導体基板、112はフローティング不純物
拡散層、113は絶縁膜、114は出力制御電極、12
1は出力制御用ゲート直流バイアス電源、122はドレ
イン用直流電源、123はバッファ用ソースフォロアト
ランジスタ、124はソースフォロアの負荷抵抗である
第2図は、各ゲート下と不純物拡散層中のポテンシャル
と信号電荷の転送の様子を模式的に示したものであり、
同図中201はドレイン用不純物拡散層、202はCC
Dのチャンネル中の信号電荷、203はフローティング
拡散層中の信号電荷、204は不純物拡散層中に常時存
在する電荷である。
図中の矢印は電荷の転送方向を示す。
第2図において、(1)→(2)→(3)→(4)の順
で時間は経過しており、(2)の瞬間にリセットゲート
が導通状態となり、フローティング拡散層112の電位
はドレイン電位に固定される。
次にリセットゲートがOFF状態になってから(3)の
ように次の電荷がフローティング拡散層112に転送さ
れ、この拡散層112のポテンシャルは再ひ上昇する。
このフローティング拡散の浮遊容量をcFとし、信号電
荷をQsとすると、出力信号としてとり出せる電位変化
Vsは次の式で表わせる。
CCDを種々の信号処理機能素子として使用する場合、
素子としての信号対雑音比改善のため出力信号振幅をで
きるだけ大きくとる必要がある。
浮遊容量CFのうちには、フローティング拡散層112
の面積に比例する成分CFDとその他(例えば拡散層と
バッファ用ソースフォロアのゲートを結ぶ配線のもつ容
量等)の成分CFPとに分けられ、従来は主に後者の影
響を少なくするためにCCDのチャンネル幅(第1図中
の131)を大きくし、転送される信号電荷量Q8と同
時に拡散層面積に比例するCFDを大きくし、CFPを
一定に保つことにより最終的に出力電圧Vs/を大きく
している。
すなわち、 ただし、v′sは新しい出力電圧、Q′sは新しい信号
電荷、C2Fはフローティング拡散層の新しい容量、α
(〉1)はCCDのチャンネル幅の増加の倍率である。
しかし、この方法ではチャンネル幅を非常に大きくする
必要があり、非常に細長いゲートを作ることになるので
、製作がそれだけ困難になり、しかも(2)式よりも明
きらかなとうりαをいくら大きくとっても となり、この上限を越えることができない。
そのためかならずしも十分な出力振幅を得ることができ
なかった。
したがって、この発明の目的は、十分大きい出力電圧を
得ることができるCCDを提供することである。
第3図にこの発明の基本構成を示す。
Aは平面図、Bは断面図である。
同図中301.302゜303は各々3相のクロックパ
ルス印加用端子、304は出力制御ゲート用端子、30
5はリセットパルス用端子、306はフローティング不
純物拡散用端子、307は出力端子、308はドレイン
用端子、311は半導体基板、312はフローティング
不純物拡散層、313は絶縁膜、314は金属または高
導電性物質からなる出力制御電極である。
321は出力制御電極バイアス用直流電源、322はド
レイン用直流電源、323はバッファ用ソースフォロア
トランジスタ、324はソースフォロアの負荷抵抗であ
る。
この出力部の動作は従来のものとほぼ同一であるが、出
力制御電極314は図のように信号電荷転送方向に電極
幅が漸次減少するようにした構造をもっており、その先
に面積の小さなフローティング不純物拡散層312が付
いている。
したがって信号電荷は液体をじょうごで集める要領で小
さなフローティング不純物拡散層312に集められる。
そして明きらかにこのフローティング不純物拡散層31
2の浮遊容量CFは面積が小さくなっている分だけ小さ
くなっており、CCDのチャンネル幅をβ倍にし、リセ
ット付拡散層の面積を一定におさえることにより出力信
号振幅をβ倍することができる。
すなわち、 v/sはこの方法による出力電圧振幅で、(3)式より
従来のβ倍となっていることが分る。
第3図中331はリセットゲート付拡散層の幅、332
はCCD本体のチャンネル幅であって、これらの比がβ
である。
また、本方式で重要なことは、CCD本体の出力端にお
いて信号電荷の転送チャンネルが漸次細くなっている点
であるから、出力制御電極314を台形状にする代りに
、第4図に示すようにチャンネル部分の半導体極性と逆
極性の不純物高濃度層によってチャンネル幅を規定する
所謂チャンネルストッパ不純物層方式では、このチャン
ネルストッパ層を漏斗状にすればよい。
同図中401〜403は3相クロツク用端子、404は
出力制御用端子、405はリセット用端子、406はリ
セットゲート付フローティング拡散層からの配線端子、
408はドレイン端子、415はチャンネルストッパ不
純物層である。
次に、上記のCCDチャンネル幅と、リセットゲート付
フローティング拡散層の幅の比βを非常に大きくとると
、このフローティング拡散層の電位変化は大きくなり、
電荷転送特性が劣化したり、出力制御電極の作る電位障
壁を越して電荷が逆流したりする。
この電荷の逆流現象は信号の周波数特性を劣化させるた
め避ける必要がある。
−この逆流現象を模式的に示したのが第5図である!同
図中501〜503は3相クロツク用端子、504は出
力制御電極用端子、505はリセット電極用端子、50
6はリセットゲニト付フローティング拡散層、508は
ドレイン用拡散層、511は信号電荷、512は拡散層
部の常時存在する電荷である。
第5図(2)の矢印のように逆流現象が起る。これを防
止するためには、第6図のように出力制御電極下の電位
に傾斜をつければよい。
同図中604は出力制御電極用端子で、出力制御電極は
チャンネルに電位傾斜を作るため高導電率部分606と
抵抗性部分607からなり、直流電圧621を両端の高
導電率部分606に印加して電極内に電位傾斜を作って
いる。
612はフローティング拡散層内に蓄積された信号電荷
、611は出力制御電極下のチャンネル部分に蓄積され
た信号電荷、613は拡散層に常時存在する電荷である
このように、出力制御電極下のチャンネルに電位傾斜を
つけることは単に電荷の逆流を防止するためだけでなく
、徐々にテーパをつけるために結果的に信号電荷の転送
距離が長くなった出力制御電極下のチャンネル部分で、
電位傾斜による信号電荷のドリフトにより速やかに信号
電荷を転送させることができ、この部分の転送特性の劣
化を防止する働きもする。
特にCCDの駆動クロック周波数が高くなり、高速の電
荷転送が要求される場合、このドリフト作用は有効とな
る。
以上のように、この発明によれば、出力電圧を十分大き
くすることができるため、SN比を改善することができ
、内部雑音の問題を解消することができる。
【図面の簡単な説明】
第1図は従来のCCDの信号出力部の構成図、第2図は
第1図に示した従来例の動作説明図、第3図はこの発明
の一実施例の構成図、第4図は他の実施例の構成図、第
5図は第3図または第4図に示したCCDの極端な使い
方をした場合の動作説明図、第6図はこの発明の他の実
施例の説明図である。 312・・・・・・フローティング不純物拡散層、31
4・・・・・・出力制御電極、606・・・・・・高導
電率部分、607・・・・・・抵抗性部分。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板上で信号電荷の転送を行なうチャンネル
    領域と、このチャンネル領域の信号電荷出力端に接続さ
    れた浮遊高導電性不純物拡散層と、この浮遊高導電性不
    純物拡散層をソースとし、前記半導体基板上に形成され
    た電界効果トランジスタによる信号電荷リセットゲート
    とを備え、前記チャンネル領域が、チャンネル幅が均一
    な第一のチャンネル部分と、この第一のチャンネル部分
    と前記浮遊高導電性不純物拡散層に接続されチャンネル
    幅が前記第一のチャンネル部分のチャンネル幅から転送
    方向に収束する第二のチャンネル部分から成るとともに
    、前記浮遊高導電性不純物拡散層の幅が前記第二のチャ
    ンネル部分の出力端のチャンネル幅と同一であることを
    特徴とする電荷結合素子。
JP51159508A 1976-12-29 1976-12-29 電荷結合素子 Expired JPS5842630B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51159508A JPS5842630B2 (ja) 1976-12-29 1976-12-29 電荷結合素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51159508A JPS5842630B2 (ja) 1976-12-29 1976-12-29 電荷結合素子

Publications (2)

Publication Number Publication Date
JPS5384486A JPS5384486A (en) 1978-07-25
JPS5842630B2 true JPS5842630B2 (ja) 1983-09-21

Family

ID=15695295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51159508A Expired JPS5842630B2 (ja) 1976-12-29 1976-12-29 電荷結合素子

Country Status (1)

Country Link
JP (1) JPS5842630B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765926B2 (ja) * 1985-02-14 1995-07-19 ザルトリウス・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング リンク平行ガイド機構を有する上皿型電子秤

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101484B2 (ja) * 1985-01-10 1994-12-12 松下電子工業株式会社 電荷転送装置
JPS61198676A (ja) * 1985-02-27 1986-09-03 Nec Corp 半導体集積回路装置
FR2597647B1 (fr) * 1986-04-18 1992-06-12 Thomson Csf Registre a decalage a transfert de charge muni d'un dispositif de lecture en tension sur diode flottante
JPH0291954A (ja) * 1988-09-29 1990-03-30 Sony Corp 電荷転送装置
JP2529756Y2 (ja) * 1991-04-19 1997-03-19 株式会社日本オーディオ 信号伝送線

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765926B2 (ja) * 1985-02-14 1995-07-19 ザルトリウス・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング リンク平行ガイド機構を有する上皿型電子秤

Also Published As

Publication number Publication date
JPS5384486A (en) 1978-07-25

Similar Documents

Publication Publication Date Title
US4686648A (en) Charge coupled device differencer
US4540901A (en) Image-sensing charge-coupled device with both high-speed and low-speed read-outs
JPH084136B2 (ja) 電荷転送装置
JPS588150B2 (ja) 電荷結合半導体装置の動作方法
JPS5842630B2 (ja) 電荷結合素子
JPH079981B2 (ja) 電荷転送装置
JPH033391B2 (ja)
JPS6065571A (ja) 半導体装置
US5892251A (en) Apparatus for transferring electric charges
JP3259573B2 (ja) 電荷転送装置及びその駆動方法
JPS6249748B2 (ja)
US4010484A (en) Charge injection input network for semiconductor charge transfer device
JP2963572B2 (ja) 電荷結合素子
JPS6138624B2 (ja)
JP2864553B2 (ja) Ccd遅延装置
JP2506635B2 (ja) 半導体装置
US3947863A (en) Charge coupled device with electrically settable shift direction
JP3060649B2 (ja) 半導体装置及びその駆動方法
JPS6213827B2 (ja)
JPH0436469B2 (ja)
JPS60136258A (ja) 電荷結合装置
JPH0786568A (ja) 電荷転送装置
JPH03116841A (ja) 電荷結合素子
JPH0316143A (ja) 電荷結合デバイスの動作方法
JPS6251505B2 (ja)