JPH05102201A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05102201A JPH05102201A JP3257334A JP25733491A JPH05102201A JP H05102201 A JPH05102201 A JP H05102201A JP 3257334 A JP3257334 A JP 3257334A JP 25733491 A JP25733491 A JP 25733491A JP H05102201 A JPH05102201 A JP H05102201A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- type
- diffusion layer
- floating diffusion
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】信号電荷に対して高感度の出力信号を得る。
【構成】Ｎ型浮遊拡散層１０直下のＰ型不純物ウェル層
１２を他の領域より薄くする。そしてＮ型半導体基板１
に高い電圧を印加することで、Ｎ型浮遊拡散層の電位を
セットし、前記Ｎ型半導体基板１の電圧を下げ、電荷転
送部よりＮ型浮遊拡散層へ電荷を流し込み、Ｎ型浮遊拡
散層の電位差を読取る。
１２を他の領域より薄くする。そしてＮ型半導体基板１
に高い電圧を印加することで、Ｎ型浮遊拡散層の電位を
セットし、前記Ｎ型半導体基板１の電圧を下げ、電荷転
送部よりＮ型浮遊拡散層へ電荷を流し込み、Ｎ型浮遊拡
散層の電位差を読取る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
電荷を電圧に変換する素子部を含む半導体装置に関す
る。
電荷を電圧に変換する素子部を含む半導体装置に関す
る。
【０００２】
【従来の技術】入射光や電気信号等の情報入力を電荷の
形で蓄積および転送して信号として取り出す半導体装置
は撮像装置やメモリーなど幅広い用途に使われている。
図３は従来の半導体装置の一例の断面図、図４（ａ），
（ｂ）はその電荷転送を説明するためのポテンシャル図
である。
形で蓄積および転送して信号として取り出す半導体装置
は撮像装置やメモリーなど幅広い用途に使われている。
図３は従来の半導体装置の一例の断面図、図４（ａ），
（ｂ）はその電荷転送を説明するためのポテンシャル図
である。
【０００３】この従来例は埋込みチャンネル型２相駆動
電荷転送素子の出力部であり、まず図３に示すように電
位Ｖ3 に固定されたＮ型半導体基板１内に形成された接
地電位のＰ型不純物ウェル層２の表面に絶縁膜３を介し
て多結晶シリコンからなる第１のゲート電極４と、基板
および第１のゲート電極４とこの上の絶縁膜５を介して
多結晶シリコンからなる第２のゲート電極６を形成す
る。第１のゲート電極４および第２のゲート電極６によ
って作られる電荷転送部には、埋込みチャンネル転送の
ため電荷転送部直下の半導体表面にＮ型電荷転送領域７
を形成し、かつ２相クロックによる駆動で電荷転送を実
現するため、電位障壁用のＰ型障壁用領域８を、間隔を
おいて第１のゲート電極４の隙間の第２のゲート電極６
直下の半導体表面に作る。
電荷転送素子の出力部であり、まず図３に示すように電
位Ｖ3 に固定されたＮ型半導体基板１内に形成された接
地電位のＰ型不純物ウェル層２の表面に絶縁膜３を介し
て多結晶シリコンからなる第１のゲート電極４と、基板
および第１のゲート電極４とこの上の絶縁膜５を介して
多結晶シリコンからなる第２のゲート電極６を形成す
る。第１のゲート電極４および第２のゲート電極６によ
って作られる電荷転送部には、埋込みチャンネル転送の
ため電荷転送部直下の半導体表面にＮ型電荷転送領域７
を形成し、かつ２相クロックによる駆動で電荷転送を実
現するため、電位障壁用のＰ型障壁用領域８を、間隔を
おいて第１のゲート電極４の隙間の第２のゲート電極６
直下の半導体表面に作る。
【０００４】そして第１及び第２のゲート電極４，６を
それぞれ１組として交互にφ1 及びφ2 のたがいに逆相
のクロック電圧を印加させることで、半導体表面の電位
ポテンシャルを制御し、電荷を出力回路部へ転送する。
またこの電荷転送部最終段に隣接してＮ型電荷転送領域
７上に絶縁膜３を介して多結晶シリコンで作られ、電位
Ｖ2 に固定された出力用ゲート電極９と転送されてきた
電荷を電圧に変換するためのＮ型不純物層で形成された
Ｎ型浮遊拡散層１０と、これに隣接してＮ型浮遊拡散層
１０をソースとし、電位Ｖ1 に固定されたＮ型不純物層
１８をドレインに、かつ多結晶シリコンで作られたφR
クロック印加電極１１をゲートとするトランジスタを、
ゲート部直下の半導体表面にＮ型不純物層１２を形成し
て作る。また、Ｎ型浮遊拡散層１０に接続することによ
って電荷信号を電圧に変換して信号として外部へ取り出
すための出力用トランジスタ１３を設ける。
それぞれ１組として交互にφ1 及びφ2 のたがいに逆相
のクロック電圧を印加させることで、半導体表面の電位
ポテンシャルを制御し、電荷を出力回路部へ転送する。
またこの電荷転送部最終段に隣接してＮ型電荷転送領域
７上に絶縁膜３を介して多結晶シリコンで作られ、電位
Ｖ2 に固定された出力用ゲート電極９と転送されてきた
電荷を電圧に変換するためのＮ型不純物層で形成された
Ｎ型浮遊拡散層１０と、これに隣接してＮ型浮遊拡散層
１０をソースとし、電位Ｖ1 に固定されたＮ型不純物層
１８をドレインに、かつ多結晶シリコンで作られたφR
クロック印加電極１１をゲートとするトランジスタを、
ゲート部直下の半導体表面にＮ型不純物層１２を形成し
て作る。また、Ｎ型浮遊拡散層１０に接続することによ
って電荷信号を電圧に変換して信号として外部へ取り出
すための出力用トランジスタ１３を設ける。
【０００５】このようにして構成された従来の半導体装
置の駆動方法は、まず電極１１に正の電圧を印加してＮ
型浮遊拡散層１０の電位をドレイン電圧Ｖ1に設定し、
しかる後電極９を接地電位にして、Ｎ型浮遊拡散層１０
とＶ1 電位のドレイン拡散層との電気的接続を切り離
す。この状態での図３の電荷転送部のポテンシャルを図
４（ａ）に示す。
置の駆動方法は、まず電極１１に正の電圧を印加してＮ
型浮遊拡散層１０の電位をドレイン電圧Ｖ1に設定し、
しかる後電極９を接地電位にして、Ｎ型浮遊拡散層１０
とＶ1 電位のドレイン拡散層との電気的接続を切り離
す。この状態での図３の電荷転送部のポテンシャルを図
４（ａ）に示す。
【０００６】ここでφ1 クロック電圧は高く、φ2 クロ
ック電圧は低い状態であり、図４（ａ）の左より転送さ
れて来た電荷１４は、φ1 クロック印加用の第１のゲー
ト電極４下のＮ型電荷転送領域７のポテンシャル井戸に
蓄えられている。次にφ1 ，φ2 クロックの電圧を逆転
させ、φ1 クロックの電圧を低くφ2 クロックの電圧を
高くする。この状態のポテンシャルを図４（ｂ）に示
す。これよりわかるようにφ1 クロック下のポテンシャ
ル井戸に蓄えられた電荷１４は、出力用ゲート電極９直
下の半導体表面を通ってＮ型浮遊拡散層１０へ流れ込
む。
ック電圧は低い状態であり、図４（ａ）の左より転送さ
れて来た電荷１４は、φ1 クロック印加用の第１のゲー
ト電極４下のＮ型電荷転送領域７のポテンシャル井戸に
蓄えられている。次にφ1 ，φ2 クロックの電圧を逆転
させ、φ1 クロックの電圧を低くφ2 クロックの電圧を
高くする。この状態のポテンシャルを図４（ｂ）に示
す。これよりわかるようにφ1 クロック下のポテンシャ
ル井戸に蓄えられた電荷１４は、出力用ゲート電極９直
下の半導体表面を通ってＮ型浮遊拡散層１０へ流れ込
む。
【０００７】このように転送されてきた電荷量をＱとし
て、Ｎ型浮遊拡散層１０の容量をＣとすると、電荷が流
入する前後のＮ型浮遊拡散層８の電位ΔＶは、 ΔＶ＝Ｑ／Ｃ と表わすことができる。
て、Ｎ型浮遊拡散層１０の容量をＣとすると、電荷が流
入する前後のＮ型浮遊拡散層８の電位ΔＶは、 ΔＶ＝Ｑ／Ｃ と表わすことができる。
【０００８】従って、この電位差ΔＶを出力トランジス
タ１３を介して出力すれば、この従来例の半導体装置内
に蓄積された情報を読取ることができる。
タ１３を介して出力すれば、この従来例の半導体装置内
に蓄積された情報を読取ることができる。
【０００９】ここでＮ型浮遊拡散層１０の容量Ｃとは、
Ｎ型浮遊拡散層１０とＰ型不純物ウェル層２との容量、
Ｎ型浮遊拡散層１０と出力用ゲート９間の容量、Ｎ型浮
遊拡散層１０とゲート電極（φR ）間の容量、および出
力トランジスタ１３のゲート容量の和でほぼ決定される
ものである。
Ｎ型浮遊拡散層１０とＰ型不純物ウェル層２との容量、
Ｎ型浮遊拡散層１０と出力用ゲート９間の容量、Ｎ型浮
遊拡散層１０とゲート電極（φR ）間の容量、および出
力トランジスタ１３のゲート容量の和でほぼ決定される
ものである。
【００１０】以上述べた浮遊拡散層の全容量Ｃによって
出力信号の感度が決定されることになる。すなわち高感
度の信号出力を得るには、前述の浮遊拡散層の全容量を
小さくする必要がある。
出力信号の感度が決定されることになる。すなわち高感
度の信号出力を得るには、前述の浮遊拡散層の全容量を
小さくする必要がある。
【００１１】
【発明が解決しようとする課題】上述した従来の電荷転
送装置では、信号電荷に対して高感度な出力信号を得る
には浮遊拡散層の全容量Ｃを小さくする必要があるが、
浮遊拡散層の面積を縮小させるものも限界があり、高感
度の信号出力ができないという欠点がある。
送装置では、信号電荷に対して高感度な出力信号を得る
には浮遊拡散層の全容量Ｃを小さくする必要があるが、
浮遊拡散層の面積を縮小させるものも限界があり、高感
度の信号出力ができないという欠点がある。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された前記半導体基板と反対導電型
の不純物領域内に、電荷転送部と、前記電荷転送部より
転送された信号電荷を受け取る浮遊拡散層とを有する半
導体装置において、前記半導体基板電位により前記浮遊
拡散層電位を基準電位に設定するものである。
半導体基板上に形成された前記半導体基板と反対導電型
の不純物領域内に、電荷転送部と、前記電荷転送部より
転送された信号電荷を受け取る浮遊拡散層とを有する半
導体装置において、前記半導体基板電位により前記浮遊
拡散層電位を基準電位に設定するものである。
【００１３】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の一実施例の断面図であり、図
３従来例と同一箇所は同一番号で示す。
説明する。図１は本発明の一実施例の断面図であり、図
３従来例と同一箇所は同一番号で示す。
【００１４】この実施例はφR クロック電圧を印加する
Ｎ型半導体基板１上に形成された接地電位Ｐ型不純物ウ
ェル層２内の電荷転送部及び出力部を有する電荷転送素
子であり、Ｎ型浮遊拡散層１０直下のＰ型不純物ウェル
層１５のみは、他の領域のＰ型不純物ウェル層２より浅
くする。なお、絶縁膜３，５、ゲート電極４，６，９、
Ｎ型電荷転送領域７、Ｐ型障壁用領域８、出力トランジ
スタ１３は従来と同じである。
Ｎ型半導体基板１上に形成された接地電位Ｐ型不純物ウ
ェル層２内の電荷転送部及び出力部を有する電荷転送素
子であり、Ｎ型浮遊拡散層１０直下のＰ型不純物ウェル
層１５のみは、他の領域のＰ型不純物ウェル層２より浅
くする。なお、絶縁膜３，５、ゲート電極４，６，９、
Ｎ型電荷転送領域７、Ｐ型障壁用領域８、出力トランジ
スタ１３は従来と同じである。
【００１５】このようにして構成された本発明の半導体
装置の駆動方法は、まずＮ型半導体基板１にφR パルス
により正の高い電圧を印加させることでＰ型不純物ウェ
ル１５を空乏化させ、Ｎ型浮遊拡散層１０の電位をＰ型
不純物ウェル１５の空乏化電圧に対応する電位にセット
し、しかるのちφR パルスにより低い電圧を印加する。
装置の駆動方法は、まずＮ型半導体基板１にφR パルス
により正の高い電圧を印加させることでＰ型不純物ウェ
ル１５を空乏化させ、Ｎ型浮遊拡散層１０の電位をＰ型
不純物ウェル１５の空乏化電圧に対応する電位にセット
し、しかるのちφR パルスにより低い電圧を印加する。
【００１６】この状態での図１の電荷転送部のポテンシ
ャルを図２（ａ）に示す。
ャルを図２（ａ）に示す。
【００１７】ここでφ1 クロックは高く、φ2 クロック
は低い状態であり、図２（ａ）の左より転送されてきた
電荷１４はφ1 クロック印加用の第１のゲート電極４Ｆ
のＮ型電荷転送領域７のポテンシャル井戸に蓄えられて
いる。次にφ1 ，φ2 クロック電圧を逆転させ、図２
（ｂ）に示すように、Ｎ型浮遊拡散層１０へ電荷１４へ
流し込む。このようにして転送されてきた電荷ＱをＮ型
浮遊拡散層１０で出力信号電圧に変換する。そして、Ｎ
型半導体基板１にφR パルスにより正の高い電圧を印加
させることで、電荷ＱをＮ型半導体基板へパンチスルー
トランジスタ動作により引き抜き、Ｎ型浮遊拡散層１０
の電位をセットする。
は低い状態であり、図２（ａ）の左より転送されてきた
電荷１４はφ1 クロック印加用の第１のゲート電極４Ｆ
のＮ型電荷転送領域７のポテンシャル井戸に蓄えられて
いる。次にφ1 ，φ2 クロック電圧を逆転させ、図２
（ｂ）に示すように、Ｎ型浮遊拡散層１０へ電荷１４へ
流し込む。このようにして転送されてきた電荷ＱをＮ型
浮遊拡散層１０で出力信号電圧に変換する。そして、Ｎ
型半導体基板１にφR パルスにより正の高い電圧を印加
させることで、電荷ＱをＮ型半導体基板へパンチスルー
トランジスタ動作により引き抜き、Ｎ型浮遊拡散層１０
の電位をセットする。
【００１８】このようにして作られる本発明は、例えば
Ｎ型比抵抗３０Ω・ｃｍの半導体基板内に、表面濃度が
２×１０15ｃｍ-3のＰ型不純物ウェル層を作り、１０16
ｃｍ-3以上の不純物濃度を持つＮ型浮遊拡散層を上記Ｐ
型不純物ウェル内に作ることで、Ｎ型半導体基板にφR
パルスとして１８Ｖを印加することで、Ｎ型浮遊拡散層
電位を１０Ｖにセットすることができ、これにより出力
回路部が実現できた。
Ｎ型比抵抗３０Ω・ｃｍの半導体基板内に、表面濃度が
２×１０15ｃｍ-3のＰ型不純物ウェル層を作り、１０16
ｃｍ-3以上の不純物濃度を持つＮ型浮遊拡散層を上記Ｐ
型不純物ウェル内に作ることで、Ｎ型半導体基板にφR
パルスとして１８Ｖを印加することで、Ｎ型浮遊拡散層
電位を１０Ｖにセットすることができ、これにより出力
回路部が実現できた。
【００１９】以上述べた本発明では、従来例で存在する
Ｎ型浮遊拡散層電位をセットするゲート電極部が不要と
なり、Ｎ型浮遊拡散層の容量は大幅に小さくなる。上記
実施例では、従来例でＮ型浮遊拡散層容量が０．０２ｐ
Ｆだったものが、０．０１２ｐＦにすることができた。
Ｎ型浮遊拡散層電位をセットするゲート電極部が不要と
なり、Ｎ型浮遊拡散層の容量は大幅に小さくなる。上記
実施例では、従来例でＮ型浮遊拡散層容量が０．０２ｐ
Ｆだったものが、０．０１２ｐＦにすることができた。
【００２０】
【発明の効果】以上説明したように本発明では、浮遊拡
散層部の全容量を小さくするため、浮遊拡散層電位をセ
ットする方法を従来例のゲート電極によるＭＯＳ型トラ
ンジスタから、半導体基板へのパンチスルートランジス
タに変更し、これにより信号検出感度を改善できる効果
がある。
散層部の全容量を小さくするため、浮遊拡散層電位をセ
ットする方法を従来例のゲート電極によるＭＯＳ型トラ
ンジスタから、半導体基板へのパンチスルートランジス
タに変更し、これにより信号検出感度を改善できる効果
がある。
【図１】本発明の一実施例の断面図。
【図２】本発明の実施例の電荷転送を説明するためのポ
テンシャル図。
テンシャル図。
【図３】従来の半導体装置の一例の断面図。
【図４】従来の半導体装置の電荷転送を説明するための
ポテンシャル図。
ポテンシャル図。
１ Ｎ型半導体基板 ２，１５ Ｐ型不純物ウェル ３，５ 絶縁膜 ４，６，９，１１ ゲート電極 １０ Ｎ型浮遊拡散層 １３ 出力用トランジスタ
Claims (1)
- 【請求項１】 半導体基板上に形成された、前記半導体
基板と反対導電型の不純物領域内に、電荷転送部と、前
記電荷転送部より転送された信号電荷を受け取る浮遊拡
散層とを有する半導体装置において、前記半導体基板電
位により前記浮遊拡散層電位を基準電位に設定すること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257334A JP3060649B2 (ja) | 1991-10-04 | 1991-10-04 | 半導体装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257334A JP3060649B2 (ja) | 1991-10-04 | 1991-10-04 | 半導体装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102201A true JPH05102201A (ja) | 1993-04-23 |
| JP3060649B2 JP3060649B2 (ja) | 2000-07-10 |
Family
ID=17304923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3257334A Expired - Lifetime JP3060649B2 (ja) | 1991-10-04 | 1991-10-04 | 半導体装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060649B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181297A (ja) * | 1995-12-25 | 1997-07-11 | Nec Corp | 電荷転送装置及びその製造方法 |
| JPH1070262A (ja) * | 1996-05-22 | 1998-03-10 | Eastman Kodak Co | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー |
| JP2004007833A (ja) * | 2003-08-28 | 2004-01-08 | Nikon Corp | 固体撮像装置 |
-
1991
- 1991-10-04 JP JP3257334A patent/JP3060649B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181297A (ja) * | 1995-12-25 | 1997-07-11 | Nec Corp | 電荷転送装置及びその製造方法 |
| JPH1070262A (ja) * | 1996-05-22 | 1998-03-10 | Eastman Kodak Co | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー |
| JP2004007833A (ja) * | 2003-08-28 | 2004-01-08 | Nikon Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3060649B2 (ja) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| JPH0444465B2 (ja) | ||
| JPH084136B2 (ja) | 電荷転送装置 | |
| US5191398A (en) | Charge transfer device producing a noise-free output | |
| US5892251A (en) | Apparatus for transferring electric charges | |
| JPH07106553A (ja) | 固体撮像素子 | |
| JPH05102201A (ja) | 半導体装置 | |
| JP3553576B2 (ja) | 固体撮像装置、ｍｏｓトランジスタ及び寄生容量抑制方法 | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JPH04133336A (ja) | 電荷転送装置 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPH05315587A (ja) | 半導体装置 | |
| JPH05243281A (ja) | 半導体装置及びその製造方法 | |
| US6191440B1 (en) | Charge transfer device with improved charge detection sensitivity | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JPS63300561A (ja) | 半導体装置 | |
| JPH05218104A (ja) | 電荷転送装置 | |
| JPH0760895B2 (ja) | 電荷結合素子及びその駆動方法 | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPH06268924A (ja) | 固体撮像装置及びその駆動方法 | |
| JPH0555543A (ja) | 半導体装置 | |
| JPH06291149A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000328 |