JPH0772999B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0772999B2 JPH0772999B2 JP61055885A JP5588586A JPH0772999B2 JP H0772999 B2 JPH0772999 B2 JP H0772999B2 JP 61055885 A JP61055885 A JP 61055885A JP 5588586 A JP5588586 A JP 5588586A JP H0772999 B2 JPH0772999 B2 JP H0772999B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transferred
- charge
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 101000608653 Homo sapiens UbiA prenyltransferase domain-containing protein 1 Proteins 0.000 description 1
- 201000004224 Schnyder corneal dystrophy Diseases 0.000 description 1
- 102100039547 UbiA prenyltransferase domain-containing protein 1 Human genes 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えば電荷転送装置に使用して好適な半導体装
置に関する。
置に関する。
本発明は例えば電荷転送装置に使用して好適な半導体装
置であって、半導体基板に信号入力部と、この信号入力
部に入力される信号を電荷に変換してこの電荷を転送す
る電荷転送手段と、この電荷転送手段により転送されて
くる電荷を信号に変換する信号出力部とを設け、この信
号出力部はバッファ回路に接続されたフローティングゲ
ート電極とこのフローティングゲート電極に所定周期の
一定電位を与える手段とを有し、フローティングゲート
電極下の電荷によって出力信号を得る様になされた半導
体装置において、フローティングゲート電極下に電荷が
転送されたときにフローティングゲート電極に一定電圧
を与えて信号を読み出す様にしたことにより、反転回路
を用いず、転送する電荷を電子とした場合には転送され
てきた電子の電荷量に比例した電圧値を示す出力信号を
得、また転送する電荷を正孔とした場合には転送されて
きた正孔の電荷量に逆比例した電圧値を示す出力信号を
得ることができる様にしたものである。
置であって、半導体基板に信号入力部と、この信号入力
部に入力される信号を電荷に変換してこの電荷を転送す
る電荷転送手段と、この電荷転送手段により転送されて
くる電荷を信号に変換する信号出力部とを設け、この信
号出力部はバッファ回路に接続されたフローティングゲ
ート電極とこのフローティングゲート電極に所定周期の
一定電位を与える手段とを有し、フローティングゲート
電極下の電荷によって出力信号を得る様になされた半導
体装置において、フローティングゲート電極下に電荷が
転送されたときにフローティングゲート電極に一定電圧
を与えて信号を読み出す様にしたことにより、反転回路
を用いず、転送する電荷を電子とした場合には転送され
てきた電子の電荷量に比例した電圧値を示す出力信号を
得、また転送する電荷を正孔とした場合には転送されて
きた正孔の電荷量に逆比例した電圧値を示す出力信号を
得ることができる様にしたものである。
従来、電荷転送装置に使用される半導体装置であって、
半導体基板に信号入力部と、この信号入力部に入力され
る信号を電荷に変換してこの電荷を転送する電荷転送手
段と、この電荷転送手段により転送されてくる電荷を信
号に変換する信号出力部とからなる半導体装置の斯る信
号出力部として第３図に示す様なものが提案されてい
る。尚、この半導体装置の信号入力部及び電荷転送手段
については周知の通り構成されており、その図示は省略
する。
半導体基板に信号入力部と、この信号入力部に入力され
る信号を電荷に変換してこの電荷を転送する電荷転送手
段と、この電荷転送手段により転送されてくる電荷を信
号に変換する信号出力部とからなる半導体装置の斯る信
号出力部として第３図に示す様なものが提案されてい
る。尚、この半導体装置の信号入力部及び電荷転送手段
については周知の通り構成されており、その図示は省略
する。
この第３図において（１）はＰ形シリコン基板を示し、
本例においては、このＰ形シリコン基板（１）の下面は
接地されると共にこのＰ形シリコン基板（１）の界面直
下にはｎ形イオンの注入による薄いｎ層領域（２）が形
成され、更にこのｎ層領域（２）上にはSiO2による絶縁
層（３）を介して転送電極（４）に引き続き出力ゲート
電極（以下、OG電極という）（５）、フローティングゲ
ート電極（以下、FG電極という）（６）及びプリチャー
ジゲート電極（以下、PG電極という）（７）が夫々設け
られると共にｎ層領域（２）に隣接してｎ形イオンの注
入によるn+形拡散領域であるプリチャージドレイン部
（以下、PD部という）（８）が形成され、OG電極（５）
及びPG電極（７）に夫々所定周期、所定電圧のクロック
パルスφOG及びφPGを供給することによって、転送電極
（４）の下のｎ層領域（２）に転送さてくる電子をクロ
ックパルスφOG及びφPGで決まる所定周期でFG電極
（６）下のｎ層領域（２）に転送し、更にこの電子をPD
部（８）に転送し得る様になされている。
本例においては、このＰ形シリコン基板（１）の下面は
接地されると共にこのＰ形シリコン基板（１）の界面直
下にはｎ形イオンの注入による薄いｎ層領域（２）が形
成され、更にこのｎ層領域（２）上にはSiO2による絶縁
層（３）を介して転送電極（４）に引き続き出力ゲート
電極（以下、OG電極という）（５）、フローティングゲ
ート電極（以下、FG電極という）（６）及びプリチャー
ジゲート電極（以下、PG電極という）（７）が夫々設け
られると共にｎ層領域（２）に隣接してｎ形イオンの注
入によるn+形拡散領域であるプリチャージドレイン部
（以下、PD部という）（８）が形成され、OG電極（５）
及びPG電極（７）に夫々所定周期、所定電圧のクロック
パルスφOG及びφPGを供給することによって、転送電極
（４）の下のｎ層領域（２）に転送さてくる電子をクロ
ックパルスφOG及びφPGで決まる所定周期でFG電極
（６）下のｎ層領域（２）に転送し、更にこの電子をPD
部（８）に転送し得る様になされている。
また（９）はFG電極（６）に供給すべきリセット電圧V
RSが入力されるリセット電圧入力端子を示し、このリセ
ット電圧入力端子（９）は電界効果形トランジスタ（以
下FETという）（10）のドレイン電極に接続されてい
る。そしてこのFET（10）のソース電極はFG電極（６）
に接続されると共にこのFET（10）のゲート電極はリセ
ットパルスφFG1が供給されるリセットパルス入力端子
（11）に接続され、このリセットパルスが入力端子（1
1）に供給されるリセットパルスφFG1がハイレベルのと
き、FET（10）をオンとし、リセット電圧VRSをFG電極
（６）に供給し、このFG電極（６）をリセットし得る様
になされている。
RSが入力されるリセット電圧入力端子を示し、このリセ
ット電圧入力端子（９）は電界効果形トランジスタ（以
下FETという）（10）のドレイン電極に接続されてい
る。そしてこのFET（10）のソース電極はFG電極（６）
に接続されると共にこのFET（10）のゲート電極はリセ
ットパルスφFG1が供給されるリセットパルス入力端子
（11）に接続され、このリセットパルスが入力端子（1
1）に供給されるリセットパルスφFG1がハイレベルのと
き、FET（10）をオンとし、リセット電圧VRSをFG電極
（６）に供給し、このFG電極（６）をリセットし得る様
になされている。
またFG電極（６）はバッファ回路（12）を介して出力端
子（13）に接続され、この出力端子（13）にFG電極
（６）の電圧変化に応じた出力信号を得る様になされて
いる。
子（13）に接続され、この出力端子（13）にFG電極
（６）の電圧変化に応じた出力信号を得る様になされて
いる。
この様に構成された本例の半導体装置においては、この
クロックパルスφOG及びφPGで決まる所定周期でFG電極
（６）下のｎ層領域（２）に転送電子を蓄積し、その
後、この転送電子をPD部（８）に転送する様になされて
いるので、この転送電子をPD部（８）に転送したときに
第４図Ｂに示す様にリセットパルスφFG1をハイレベル
としてFET（10）をオンとし、FG電極（６）にリセット
電圧VRSを供給してこのFG電極（６）をリセットするこ
とができ、またFG電極（６）下に電子が転送されてきた
ときはリセットパルスφFG1をローレベルとしてFET（1
0）をオフとし、リセット電圧VRSをFG電極（６）に供給
しない様にし、転送電子によって生ずるFG電極（６）の
電圧変化を出力信号としてバッファ回路（12）を介して
出力端子（13）に得ることができる。
クロックパルスφOG及びφPGで決まる所定周期でFG電極
（６）下のｎ層領域（２）に転送電子を蓄積し、その
後、この転送電子をPD部（８）に転送する様になされて
いるので、この転送電子をPD部（８）に転送したときに
第４図Ｂに示す様にリセットパルスφFG1をハイレベル
としてFET（10）をオンとし、FG電極（６）にリセット
電圧VRSを供給してこのFG電極（６）をリセットするこ
とができ、またFG電極（６）下に電子が転送されてきた
ときはリセットパルスφFG1をローレベルとしてFET（1
0）をオフとし、リセット電圧VRSをFG電極（６）に供給
しない様にし、転送電子によって生ずるFG電極（６）の
電圧変化を出力信号としてバッファ回路（12）を介して
出力端子（13）に得ることができる。
斯る従来の半導体装置に依れば、転送電子をFG電極
（６）下のｎ層領域（２）からPD部（８）に転送したと
きは、FG電極（６）の電圧VFG1はリセット電圧VRSに一
致し、電子が転送されてきたときは、リセット電圧VRS
はFG電極（６）に供給されていないので、FG電極（６）
の電圧VFGはリセット電圧VRSを基準として転送されてき
た電子の電荷量に逆比例し、電子が多い程、低い値を示
し、たとえば第４図Ａに実線で示す様な電圧変化に対す
る信号を出力信号として出力端子（13）に得ることがで
き、更にローパスフィルタ（図示せず）を通すことによ
って第４図Ａに破線で示す様な電圧変化に対応する出力
信号を得ることもできる。
（６）下のｎ層領域（２）からPD部（８）に転送したと
きは、FG電極（６）の電圧VFG1はリセット電圧VRSに一
致し、電子が転送されてきたときは、リセット電圧VRS
はFG電極（６）に供給されていないので、FG電極（６）
の電圧VFGはリセット電圧VRSを基準として転送されてき
た電子の電荷量に逆比例し、電子が多い程、低い値を示
し、たとえば第４図Ａに実線で示す様な電圧変化に対す
る信号を出力信号として出力端子（13）に得ることがで
き、更にローパスフィルタ（図示せず）を通すことによ
って第４図Ａに破線で示す様な電圧変化に対応する出力
信号を得ることもできる。
ここに斯る従来の半導体装置にあっては転送されてくる
電子の電荷量に比例した電圧値を示す出力信号を得よう
とする場合、出力端子（13）に更に反転回路を接続しな
ければならないという不都合があった。
電子の電荷量に比例した電圧値を示す出力信号を得よう
とする場合、出力端子（13）に更に反転回路を接続しな
ければならないという不都合があった。
また斯る従来の半導体装置においては、半導体基板とし
てＰ形シリコン基板（１）の代わりにｎ形シリコン基板
を使用し、転送すべき電荷を正孔とすることもでき、こ
の場合には転送されていた正孔の電荷量に比例した電圧
値を示す出力信号を得ることができるが、この場合に、
転送されてきた正孔の電荷量に逆比例した電圧値を示す
出力信号を得ようとする場合には同様に反転回路を接続
しなければならないという不都合があった。
てＰ形シリコン基板（１）の代わりにｎ形シリコン基板
を使用し、転送すべき電荷を正孔とすることもでき、こ
の場合には転送されていた正孔の電荷量に比例した電圧
値を示す出力信号を得ることができるが、この場合に、
転送されてきた正孔の電荷量に逆比例した電圧値を示す
出力信号を得ようとする場合には同様に反転回路を接続
しなければならないという不都合があった。
本発明は、斯る点に鑑み、反転回路を用いず、転送電荷
を電子とする場合には転送されてきた電子の電荷量に比
例した電圧値を示す出力信号を得、転送電荷を正孔とす
る場合には転送されてきた正孔の電荷量に逆比例した電
圧値を示す出力信号を得ることができる様にした半導体
装置を提供することを目的とする。
を電子とする場合には転送されてきた電子の電荷量に比
例した電圧値を示す出力信号を得、転送電荷を正孔とす
る場合には転送されてきた正孔の電荷量に逆比例した電
圧値を示す出力信号を得ることができる様にした半導体
装置を提供することを目的とする。
本発明は、第１図及び第２図に示す様に、半導体基板
（１）に信号入力部と、この信号入力部に入力される信
号を電荷に変換してこの電荷を転送する電荷転送手段
と、この電荷転送手段により転送されてくる電荷を信号
に変換する信号出力部（14）とを設け、この信号出力部
（14）はバッファ回路（12）に接続されたFG電極（６）
とこのFG電極（６）に所定周期のリセット電圧VRSを与
える手段（15）とを有し、FG電極（６）下の電荷によっ
て出力信号を得る様になされた半導体装置において、FG
電極（６）下に電荷が転送されたときにFG電極（６）に
リセット電圧VRSを与えて信号を読み出す様にしたもの
である。
（１）に信号入力部と、この信号入力部に入力される信
号を電荷に変換してこの電荷を転送する電荷転送手段
と、この電荷転送手段により転送されてくる電荷を信号
に変換する信号出力部（14）とを設け、この信号出力部
（14）はバッファ回路（12）に接続されたFG電極（６）
とこのFG電極（６）に所定周期のリセット電圧VRSを与
える手段（15）とを有し、FG電極（６）下の電荷によっ
て出力信号を得る様になされた半導体装置において、FG
電極（６）下に電荷が転送されたときにFG電極（６）に
リセット電圧VRSを与えて信号を読み出す様にしたもの
である。
斯る本発明に依れば、FG電極（６）下に電荷が転送され
てきたときにFG電極（６）にリセット電圧VRSを与えて
信号を読み出す様になされているので、反転回路を用い
ず、転送する電荷を電子とした場合には転送されてきた
電子の電荷量に比例した電圧値を示す出力信号を得、ま
た転送する電荷を正孔とした場合には転送されてきた正
孔の電荷量に逆比例した電圧値を示す出力信号を得るこ
とができる。
てきたときにFG電極（６）にリセット電圧VRSを与えて
信号を読み出す様になされているので、反転回路を用い
ず、転送する電荷を電子とした場合には転送されてきた
電子の電荷量に比例した電圧値を示す出力信号を得、ま
た転送する電荷を正孔とした場合には転送されてきた正
孔の電荷量に逆比例した電圧値を示す出力信号を得るこ
とができる。
以下、第１図及び第２図を参照して本発明半導体装置の
一実施例につき説明しよう。この第１図及び第２図にお
いて第３図及び第４図に対応する部分には同一符号を付
す。
一実施例につき説明しよう。この第１図及び第２図にお
いて第３図及び第４図に対応する部分には同一符号を付
す。
本例においても、第３図例と同様にＰ形シリコン基板
（１）を用意し、このＰ形シリコン基板（１）の下面を
接地すると共にこのＰ形シリコン基板（１）の界面直下
にｎ形イオンの注入による薄いｎ層領域（２）を形成
し、更にこのｎ層領域（２）上にSiO2による絶縁層
（３）を介して転送電極（４）に引き続きOG電極
（５）、FG電極（６）及びPG電極（７）を夫々設けると
共にｎ層領域（２）に隣接したｎ形イオの注入によるn+
形拡散領域であるPD部（８）を形成し、OG電極（５）及
びPG電極（７）に夫々所定周期、所定電圧のクロックパ
ルスφOG及びφPGを供給する様にし、転送電極（４）の
下のｎ層領域（２）に転送されてくる電子をクロックパ
ルスφOG及びφPGで決まる所定周期でFG電極（６）下の
ｎ層領域（２）に転送し、更にこの電子をPD部（８）に
転送し得る様にする。
（１）を用意し、このＰ形シリコン基板（１）の下面を
接地すると共にこのＰ形シリコン基板（１）の界面直下
にｎ形イオンの注入による薄いｎ層領域（２）を形成
し、更にこのｎ層領域（２）上にSiO2による絶縁層
（３）を介して転送電極（４）に引き続きOG電極
（５）、FG電極（６）及びPG電極（７）を夫々設けると
共にｎ層領域（２）に隣接したｎ形イオの注入によるn+
形拡散領域であるPD部（８）を形成し、OG電極（５）及
びPG電極（７）に夫々所定周期、所定電圧のクロックパ
ルスφOG及びφPGを供給する様にし、転送電極（４）の
下のｎ層領域（２）に転送されてくる電子をクロックパ
ルスφOG及びφPGで決まる所定周期でFG電極（６）下の
ｎ層領域（２）に転送し、更にこの電子をPD部（８）に
転送し得る様にする。
またリセット電圧入力端子（９）をFET（10）のドレイ
ン電極に接続すると共にこのFET（10）のゲート電極を
リセットパルスφPG2が供給されるリセットパルス入力
端子（11）に接続する様にする。ここに本例においては
FET（10）のゲート電極に供給するリセットパルスφPG2
を第３図例の場合のリセットパルスφFG1に比し180゜ず
らし、FG電極（６）下に転送されてきたときに、ハイレ
ベルにしてFG電極（６）にリセット電圧VRSを供給してF
G電極（６）をリセットし得る様にする。
ン電極に接続すると共にこのFET（10）のゲート電極を
リセットパルスφPG2が供給されるリセットパルス入力
端子（11）に接続する様にする。ここに本例においては
FET（10）のゲート電極に供給するリセットパルスφPG2
を第３図例の場合のリセットパルスφFG1に比し180゜ず
らし、FG電極（６）下に転送されてきたときに、ハイレ
ベルにしてFG電極（６）にリセット電圧VRSを供給してF
G電極（６）をリセットし得る様にする。
またFG電極（６）をバッファ回路（12）を介して出力端
子（13）に接続し、この出力端子（13）にFG電極（６）
の電圧変化に応じた出力信号を得る様にする。尚、信号
入力部及び電荷転送手段については周知の通り構成す
る。
子（13）に接続し、この出力端子（13）にFG電極（６）
の電圧変化に応じた出力信号を得る様にする。尚、信号
入力部及び電荷転送手段については周知の通り構成す
る。
この様に構成された本例の半導体装置においては、FG電
極（６）下に転送電子がある時間、リセットパルスφ
FG2をハイレベルにしてFG電極（６）にリセット電圧VRS
を供給する様になされているので、第２図Ａ及び第２図
Ｂに示す様にFG電極（６）下に転送電子がある時間はFG
電極（６）の電圧VFG2はリセット電圧VRSに一致するこ
とになる。またリセットパルスφFG2がハイレベルから
ローレベルになったときにはFG電極（６）下の電荷がプ
リチャージされるので、FG電極（６）の電圧VFG2はリセ
ット電圧VRSを基準として転送されてきた電子の電荷量
に比例し、電子が多い程、高い値を示し、例えば第３図
従来例において第４図Ａの実線で示す電圧変化がFG電極
（６）に生ずる様な電子が転送されてきた場合には、こ
れとは逆位相の第２図Ａに実線で示す様な電圧変化がFG
電極（６）に生じ、このFG電極（６）の電圧変化に対応
する出力信号を出力端子（13）に得ることができ、更に
ローパスフィルタ（図示せず）を通すことによって第２
図Ａに破線で示す様な電圧変化を示す出力信号を得るこ
ともできる。
極（６）下に転送電子がある時間、リセットパルスφ
FG2をハイレベルにしてFG電極（６）にリセット電圧VRS
を供給する様になされているので、第２図Ａ及び第２図
Ｂに示す様にFG電極（６）下に転送電子がある時間はFG
電極（６）の電圧VFG2はリセット電圧VRSに一致するこ
とになる。またリセットパルスφFG2がハイレベルから
ローレベルになったときにはFG電極（６）下の電荷がプ
リチャージされるので、FG電極（６）の電圧VFG2はリセ
ット電圧VRSを基準として転送されてきた電子の電荷量
に比例し、電子が多い程、高い値を示し、例えば第３図
従来例において第４図Ａの実線で示す電圧変化がFG電極
（６）に生ずる様な電子が転送されてきた場合には、こ
れとは逆位相の第２図Ａに実線で示す様な電圧変化がFG
電極（６）に生じ、このFG電極（６）の電圧変化に対応
する出力信号を出力端子（13）に得ることができ、更に
ローパスフィルタ（図示せず）を通すことによって第２
図Ａに破線で示す様な電圧変化を示す出力信号を得るこ
ともできる。
従って、本実施例に依れば、第２図従来例の場合と異な
り、反転回路を用いず、転送されてくる電子の電荷量に
比例した電圧値を示す出力信号を得ることができるとい
う利益がある。
り、反転回路を用いず、転送されてくる電子の電荷量に
比例した電圧値を示す出力信号を得ることができるとい
う利益がある。
また上記実施例においては、半導体基板としてＰ形シリ
コン基板（１）を使用した場合につき述べたが、この代
わりに、ｎ形シリコン基板を使用し、転送する電荷を正
孔とすることもでき、この場合には、反転回路を用い
ず、転送されてくる正孔の電荷量に逆比例した電圧値を
示す出力信号を得ることができるという利益がある。
コン基板（１）を使用した場合につき述べたが、この代
わりに、ｎ形シリコン基板を使用し、転送する電荷を正
孔とすることもでき、この場合には、反転回路を用い
ず、転送されてくる正孔の電荷量に逆比例した電圧値を
示す出力信号を得ることができるという利益がある。
また上述実施例においては電荷転送手段として所謂BCCD
を用いた場合につき述べたが、この代わりに所謂SCCD又
はBBDを用いることもでき、この場合にも上述同様の作
用効果を得ることができることは勿論である。
を用いた場合につき述べたが、この代わりに所謂SCCD又
はBBDを用いることもでき、この場合にも上述同様の作
用効果を得ることができることは勿論である。
更に本発明は上述実施例に限らず、本発明の要旨を逸脱
することなく、その他種々の構成が取り得ることは勿論
である。
することなく、その他種々の構成が取り得ることは勿論
である。
本発明に依れば、FG電極下に電荷が転送されてきたとき
にFG電極に一定電位を与えて信号を読み出す様になされ
ているので、反転回路を用いず、転送する電荷を電子と
する場合には転送されてきた電子の電荷量に比例した電
圧値を示す出力信号を得、また転送する電荷を正孔とす
る場合には転送されてきた正孔の電荷量に逆比例した電
圧値を示す出力信号を得ることができるという利益があ
る。
にFG電極に一定電位を与えて信号を読み出す様になされ
ているので、反転回路を用いず、転送する電荷を電子と
する場合には転送されてきた電子の電荷量に比例した電
圧値を示す出力信号を得、また転送する電荷を正孔とす
る場合には転送されてきた正孔の電荷量に逆比例した電
圧値を示す出力信号を得ることができるという利益があ
る。
第１図は本発明半導体装置の一実施例の要部を示す構成
図、第２図は本発明の説明に供する線図、第３図は従来
の半導体装置の要部を示す構成図、第４図は第３図例の
説明に供する線図である。 （１）はＰ形シリコン基板、（３）は絶縁層、（４）は
転送電極、（５）はOG電極、（６）はFG電極、（７）は
PG電極、（８）はPD部、（９）はリセット電圧入力端
子、（10）はFET、（11）はリセットパルス入力端子、
（12）はバッファ回路、（13）は出力端子である。
図、第２図は本発明の説明に供する線図、第３図は従来
の半導体装置の要部を示す構成図、第４図は第３図例の
説明に供する線図である。 （１）はＰ形シリコン基板、（３）は絶縁層、（４）は
転送電極、（５）はOG電極、（６）はFG電極、（７）は
PG電極、（８）はPD部、（９）はリセット電圧入力端
子、（10）はFET、（11）はリセットパルス入力端子、
（12）はバッファ回路、（13）は出力端子である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/339 29/762
Claims (1)
- 【請求項１】半導体基板に信号入力部と、該信号入力部
に入力される信号を電荷に変換して該電荷を転送する電
荷転送手段と、該電荷転送手段により転送されてくる上
記電荷を信号に変換する信号出力部とを設け、該信号出
力部はバッファ回路に接続されたフローティングゲート
電極と該フローティングゲート電極に所定周期のリセッ
ト電圧を与える手段とを有し、上記フローティングゲー
ト電極下の電荷によって出力信号を得る様になされた半
導体装置において、上記フローティングゲート電極下に
上記電荷が転送されたときに上記フローティングゲート
電極にリセット電圧を与えて信号を読み出す様にしたこ
とを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61055885A JPH0772999B2 (ja) | 1986-03-13 | 1986-03-13 | 半導体装置 |
| KR1019870000601A KR950008677B1 (ko) | 1986-03-13 | 1987-01-26 | 반도체신호 전하 검출장치 |
| DE8787302110T DE3782517T2 (de) | 1986-03-13 | 1987-03-11 | Ladungsverschiebeanordnung. |
| EP87302110A EP0237342B1 (en) | 1986-03-13 | 1987-03-11 | Charge-coupled device |
| CA000531840A CA1296802C (en) | 1986-03-13 | 1987-03-12 | Semiconductor device for charge-coupled device |
| CN87101951.5A CN1005938B (zh) | 1986-03-13 | 1987-03-13 | 电荷耦合器件用的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61055885A JPH0772999B2 (ja) | 1986-03-13 | 1986-03-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62212999A JPS62212999A (ja) | 1987-09-18 |
| JPH0772999B2 true JPH0772999B2 (ja) | 1995-08-02 |
Family
ID=13011555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61055885A Expired - Lifetime JPH0772999B2 (ja) | 1986-03-13 | 1986-03-13 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0237342B1 (ja) |
| JP (1) | JPH0772999B2 (ja) |
| KR (1) | KR950008677B1 (ja) |
| CN (1) | CN1005938B (ja) |
| CA (1) | CA1296802C (ja) |
| DE (1) | DE3782517T2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2025135B (en) * | 1978-04-10 | 1982-05-12 | Gen Electric Co Ltd | Bulk-channel charge coupled device |
| US4538287A (en) * | 1979-06-04 | 1985-08-27 | Texas Instruments Incorporated | Floating gate amplifier using conductive coupling for charge coupled devices |
| JPS5919297A (ja) * | 1982-07-23 | 1984-01-31 | Toshiba Corp | 電荷結合装置の出力回路 |
-
1986
- 1986-03-13 JP JP61055885A patent/JPH0772999B2/ja not_active Expired - Lifetime
-
1987
- 1987-01-26 KR KR1019870000601A patent/KR950008677B1/ko not_active IP Right Cessation
- 1987-03-11 EP EP87302110A patent/EP0237342B1/en not_active Expired - Lifetime
- 1987-03-11 DE DE8787302110T patent/DE3782517T2/de not_active Expired - Fee Related
- 1987-03-12 CA CA000531840A patent/CA1296802C/en not_active Expired - Lifetime
- 1987-03-13 CN CN87101951.5A patent/CN1005938B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CN87101951A (zh) | 1987-09-23 |
| EP0237342B1 (en) | 1992-11-11 |
| DE3782517T2 (de) | 1993-06-03 |
| DE3782517D1 (de) | 1992-12-17 |
| CN1005938B (zh) | 1989-11-29 |
| CA1296802C (en) | 1992-03-03 |
| EP0237342A1 (en) | 1987-09-16 |
| JPS62212999A (ja) | 1987-09-18 |
| KR870009399A (ko) | 1987-10-26 |
| KR950008677B1 (ko) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4686648A (en) | Charge coupled device differencer | |
| US5191398A (en) | Charge transfer device producing a noise-free output | |
| JPS58138187A (ja) | 固体イメ−ジセンサ | |
| US4047051A (en) | Method and apparatus for replicating a charge packet | |
| CA1266913A (en) | Picture pick-up device including a solid-state image sensor and an electronic shutter | |
| JPH079981B2 (ja) | 電荷転送装置 | |
| JPS6233751B2 (ja) | ||
| EP0191583B1 (en) | Charge-coupled device | |
| EP0280097B1 (en) | Charge transfer device with booster circuit | |
| JPH0772999B2 (ja) | 半導体装置 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| US4272693A (en) | Analysis circuit for a charge coupled device | |
| JP2950387B2 (ja) | 電荷結合装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP2578615B2 (ja) | 固体撮像装置 | |
| JPH05315587A (ja) | 半導体装置 | |
| JP3006022B2 (ja) | 固体撮像素子 | |
| JPH01283870A (ja) | 電荷転送装置 | |
| JPS6313280B2 (ja) | ||
| JP2594923B2 (ja) | 固体撮像素子 | |
| JPS6315680B2 (ja) | ||
| JPS6032359B2 (ja) | 電荷転送デバイス | |
| JP2534042B2 (ja) | 電荷転送デバイス | |
| JP2542253B2 (ja) | 電荷転送装置 | |
| JP2965568B2 (ja) | 電荷検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |