JPS6313280B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電荷結合素子（以後CCDと記す）に
関する。

CCDは1970年に米国のBell研究所において発
明され以後世界各国で精力的な開発が進められ、
現在固体撮像素子やアナログ信号処理用デバイス
あるいはデイジタルメモリー等の応用を目的とし
た開発が行なわれており、既に一部のものに関し
ては製品化もなされている。これらの応用のなか
でもCCD遅延線はアナログ信号処理用デバイス
としての最も基本的な応用分野である。この
CCD遅延線は一般に外部からの信号を電荷量に
変換する入力部、電荷を順次転送するための転送
部および転送部および電荷を電圧に変換してとり
出す出力部により構成されている。従来のCCD
遅延線の出力部の構成は浮遊拡散層を用いた電荷
検出法と浮遊ゲートを用いた検出法とに大別され
る。このうち浮遊ゲートを用いる電荷検出法は
CCDを転送される電荷と、CCDの転送チヤネル
上層部に設けられる浮遊ゲートとの間の静電容量
を介して、転送電荷量に比例した電圧が浮遊ゲー
トに誘起されるため、CCD内部を転送される信
号を非破壊的に読み出すことができるという特徴
を有している。以下に従来の浮遊ゲートによる出
力法に関して先づ説明する。尚、以下の説明では
説明を簡単にするために表面チヤネルCCDを用
いた場合について行ない、半導体基板はＰ型基板
であり転送されるキヤリアは電子とする。

第１図および第２図は従来の浮遊ゲートを用い
たCCDの出力断面図を示す。第１図および第２
図において１，２，２１は駆動電圧を供給するた
めの端子、６，７，９，１０はCCDの転送電極、
８は浮遊ゲート、３は浮遊ゲートと出力アンプ４
とを結ぶ配線、１５は直流バイアスゲート、１４
は直流バイアスゲート１５に直流電圧を印加する
ための端子、５はアンプ４の出力端子、１１は絶
縁膜、１２は半導体基板、１３は信号電荷、２４
はプリセツトトランジスタ、２３はトランジスタ
２４のゲートにプリセツトパルスを印加するため
の端子、２２はトランジスタ２４のドレイン端子
である。

第１図に示すデバイスは２ 1/2相駆動より動作
する。端子１および２には互いに120゜ずつ位相の
ずれたパルスが印加され、浮遊ゲート８はそのオ
フセツトレベルが前記パルス電圧の約1/2に設定
されるように端子１４を通してバイアス電極１５
に適当な直流電圧を印加して調整される。第１図
に示すデバイスでは電極７，８，９の三つの電極
でCCDの一素子が構成されている。信号電荷の
転送は通常のCCDの電荷転送動作により転送さ
れ信号電荷１３が浮遊ゲート８の直下に転送され
たとき、この信号電荷１３と浮遊ゲート８との間
の静電容量を介して信号電荷１３の量にほぼ比例
した電圧が浮遊ゲートに誘起され、この電圧が出
力アンプ４を介して出力電圧として外部に読みだ
される。このとき信号電荷１３は浮遊ゲート８の
直下に保持されたままで消滅することはなく、さ
らに隣接する電極へと転送可能な状態にあるた
め、この読み出し法は非破壊的な出力法といえ
る。いま信号電荷とそれによつて誘起される電圧
との関係について考えてみると誘起される電圧の
値は信号電荷１３と浮遊ゲート８との間の静電容
量が大きい程大きく、浮遊ゲート８から見込む対
接地間容量および信号電荷１３から見込む対接地
間容量すなわち空乏層容量が小さい程大きくな
る。さらに信号電荷量と誘起される電圧との線形
性は前記各容量が一定であるほうがよい。しかし
ながら実際は前記空乏層容量は信号電荷量に依存
するほかに、信号電荷がない状態でも浮遊ゲート
の直流的な電位の値によつても変化する。いま例
えば第１図において電荷が左方から右方へと転送
されると仮定すれば信号電荷が浮遊ゲート８に隣
接する左方の転送電極直下から浮遊ゲート直下へ
と転送される際に端子２から印加されるパルス電
圧のトランジエントが転送ゲート電極７と浮遊ゲ
ート電極８あるいは前記空乏層容量との間に存在
する浮遊容量を介して浮遊ゲート８あるいは前記
空乏層容量の電位に変化を与える。この変化の仕
方は信号電荷が転送過程にあり信号電荷の存在す
る量によつて前記空乏層容量が変化することを考
慮すればこの空乏層容量の時々刻々の変化の仕方
に左右される。すなわちフイードスルー成分が信
号電荷に依存して変化する。このため浮遊ゲート
８に誘起される電圧は必ずしも信号電荷の量に比
例しなくなる欠点があつた。

一方第２図に示されるデバイスではプリセツト
トランジスタ２４によつて浮遊ゲート８は、信号
電荷が転送されてくる前に一旦基準電位にセツト
される。この動作はプリセツトトランジスタ２４
のゲート端子２３からプリセツトパルスを印加す
ることによりトランジスタ２４を導通状態として
ドレイン端子２２に印加された電圧に浮遊ゲート
８の電位を設定する。このプリセツト動作は信号
電荷１３が浮遊ゲート８直下に転送されてくる以
前に完了する。プリセツト動作が完了した後はト
ランジスタ２４は非導通状態となり浮遊ゲート８
は電気的に外部とは分離される。次に信号電荷１
３が転送されてくることにより浮遊ゲート３に電
圧が誘起され、この電圧は出力アンプ４を介して
出力端子５から読みだされる。本素子では前記し
た第１図に示す素子と比較してバイアスゲート電
極１５が不要なため電荷検出感度が高いという利
点はあるものの前記した隣接する転送電極に印加
するパルス電圧のフイードスルーの影響を大きく
受けやすく、浮遊ゲート８の直流電位が一定に決
まりにくい等の欠点をもつている。

さらに第１図あるいは第２図に示される従来の
素子の駆動法は２ 1/2相あるいは３ 1/2相による
駆動法が用いられている。これらの駆動法では相
数が多いため周辺回路が複雑で消費電力が多くな
る等の欠点があつた。

本発明の目的は前記従来の欠点を除去せしめた
電荷結合素子およびその駆動法を提供することに
ある。

本発明によれば一導電形を有する半導体基板上
に形成され、該半導体基板主表面が絶縁膜で覆わ
れ、該絶縁膜上に複数の転送電極と、電気的な浮
遊電極と、該浮遊電極の電位変化を検出する手段
とを具備した電荷結合素子において、前記浮遊電
極に隣接して電荷転送方向の後方に位置する第一
の電極と、電極転送方向の前方に位置する第二の
電極と、該第二の電極に隣接して電荷転送方向の
前方に位置する第三の電極と、前記浮遊電極の少
なくとも一部領域を絶縁膜を介して覆うバイアス
電極と、前記浮遊電極の電位変化を検出する手段
とを有していることを特徴とする電荷結合素子が
得られる。さらに本発明によれば一導電形を有す
る半導体基板上に形成され、複数の転送電極と、
電気的な浮遊電極と、該電極に隣接して電荷転送
方向の後方および前方に位置する第一および第二
の電極と、該第二の電極に隣接して設けられた第
三の電極と、前記浮遊電極の少なくとも一部領域
を絶縁膜を介して覆うバイアス電極と前記浮遊電
極の電位変化を検出する手段とを具備する電荷結
合素子の前記複数の転送電極には任意の相数の駆
動電圧が印加され、前記バイアス電極には前記浮
遊電極の直流的な電位が前記駆動電圧の論理的な
高電位の約二分の一となるべく直流バイアス電圧
が印加され、前記第二の電極には該電極直下のチ
ヤネル電位が前記第二の電極に隣接する前記転送
電極直下のチヤネル電位と前記浮遊電極直下のチ
ヤネル電位との間にくるべく直流電圧を印加し、
前記第一の電極には前記第二の電極に隣接する前
記転送電極に印加される駆動電圧が論理的な高電
位から低電位に遷移し次の論理的な高電位から低
電位へと遷移する一周期間内において、論理的な
低電位から高電位へ遷移しさらに低電位へと遷移
し、前記浮遊電極直下に存在する信号電荷が前記
第三の電極直下へと転送されるべく駆動電圧が印
加されることを特徴とする電荷結合素子の駆動法
が得られる。

以下本発明について図面を用いて詳細に説明す
る。第３図ａは本発明による素子の一実施例を示
し、第４図にはその一駆動法を示す。また第３図
ｂは第４図に示される各時間毎の各転送電極下の
表面電位分布を示している。第３図ａにおいては
２相駆動あるいは１ 1/2相駆動によるデバイスの
断面図を示している。図において、信号電荷は、
外部から印加される駆動パルスにより、第３図ｂ
に示すようにデバイス内部を左方から右方へと転
送される。第３図ａにおいて、３６〜４２は
CCDの転送電極、４４は浮遊ゲート電極、４３
は浮遊ゲート電極４４に隣接し、電荷転送方向の
後方（本図では左方）に位置する第一の電極、４
５は浮遊ゲート電極４４に隣接し、電荷転送方向
の前方（本図では右方）に位置する第二の電極、
４６は第二の電極に隣接し、電荷転送方向の前方
（本図では右方）に位置する第三の電極であり、
４７は浮遊ゲート４４の少なくとも一部領域を絶
縁膜を介して覆うバイアスゲート電極である。３
７と３８、３９と４０、４１と４２は多数の転送
電極を構成し、それぞれ一組で一転送電極を形成
し、それぞれ配線により端子３１あるいは３２に
共通に接続されている。また３７，３９，４１の
直下の領域には２相駆動あるいは１ 1/2相駆動法
において信号電荷の転送に方向性を持たせるため
の手段５２〜５４が設けられている。これにより
信号電荷は確実に第３図の左方から右方へと転送
される。５２〜５４は通常半導体基板４９と同一
導電形を有し半導体基板より高濃度の半導体領域
によつて形成される。４８は絶縁膜、５０は出力
アンプ、５１は信号出力端子である。この出力ア
ンプ５０、出力端子５１は、浮遊ゲート電極４４
の電位変化を検出するための手段である。すなわ
ち、浮遊ゲート電極４４直下に信号電荷５５が転
送されてくると、浮遊ゲート電極４４の電位が信
号電荷量の多寡に応じて変化する。この電位変化
分を出力アンプ５０、出力端子５１を介して検出
している。端子３１，３２，３５には、本実施例
では第４図に示すようなパルス電圧φ₁，φ₂，φc
が印加され、端子３３，３４にはある定められた
直流電圧が印加される。本実施例では電極４６は
端子３２に接続されているが独立に用いてもよ
い。第４図は各端子３１，３２，３５に印加され
るパルス電圧φ₁，φ₂，φcと出力端子５１から得
られる出力波形V₀を示す。

つぎに第３図、第４図を用いて本素子の動作を
説明する。いま本素子の各端子３１，３２，３５
に第４図に示されるようなパルス電圧φ₁，φ₂，
φcを印加し、端子３３，３４にはある適当な直
流バイアス電圧を印加したとする。このときの端
子３４に印加される直流バイアス電圧は、浮遊ゲ
ート電極４４の直流的な電位がパルスφ₁あるい
はφ₂電圧の高電位（例えば10V）の約二分の一
（例えば5V）となるように選ばれる。また、端子
３３に印加される直流バイアス電圧は、第一の電
極４３直下のチヤネル電位が、これに隣接する転
送電極４２に印加されるパルス電圧が低電位のと
きの転送電極４２直下のチヤネル電位と浮遊電極
４４直下のチヤネル電位の中間にくるように選ば
れる。また、パルスφ_cには、転送電極に印加され
る駆動パルスφ₁，φ₂がオン・オフを繰り返す一
周期内において、第４図に示すように低電位から
高電位へと、さらに低電位へと遷移し、浮遊電極
４４直下の信号電荷が第三の電極４６直下へと移
動するように印加される。このとき時刻t₀におい
ては、信号電荷、例えば６０，６１は転送電極３
８，４２直下の電荷蓄積領域に存在する。このと
きの各チヤネル電位の分布及び信号電荷の位置は
第３図ｂのt₀に示されている。次に時刻t₁におい
てφ₁とφ₂が互いにその極性を反転すると電荷は
第３図ａの右方へと転送され、時刻t₂においては
信号電荷６０の電極４０直下へ、信号電荷６１は
浮遊電極４４直下へと転送され蓄積される。この
信号電荷６１は浮遊電極４４との間に存在する静
電容量を介して浮遊電極の電位変化となつて現わ
れ、アンプ５０を通して読みだされる。このとき
浮遊電極４４は第二の電極４３により転送電極４
２とは交流的にシールドされているため、転送電
極４２に印加されるパルス電圧、すなわちφ₂の
トランジユントの影響をほとんど受けない。この
ためφ₂パルスの変動による、浮遊電極４４の電
位変動がなく、浮遊電極４４は信号電荷の多少に
かかわらず常に安定して動作する。つぎに時刻t₃
においてφ₁とφ₂の極性が反転すると信号電荷６
０は電極４０直下から電極４２直下へと転送され
る。しかしながら信号電荷６１は浮遊電極４４直
下に保持されたままの状態であり、すなわち信号
のホールドがなされている。つぎにパルスφcが
高電位となり時刻t₅の状態になると、φ₂，φcとも
に高電位のため、これら各パルスに接続されてい
る電極４６，４５直下のチヤネル電位が高くなり
信号電荷６１はこれら電極直下へと移動する。す
なわち浮遊電極直下に存在した信号電荷がはき出
され、浮遊電極は初期状態へもどる。つぎにφc
が低電位となる時刻t₆においては信号電荷６１は
電極４６直下のみに存在することとなりこの状態
でt₀〜t₆までの一周期が完了し以後同様の動作が
繰り返される。以上の動作でφcのパルス高電位
期間はφ₂のパルスが高電位から低電位へ遷移す
る時刻t₁からつぎにφ₂が高電位から低電位へ遷移
する時刻t₇の間にくる必要がある。

以上述べたように本発明によれば浮遊電極４４
は直流電圧の印加された電極４３の存在により転
送電極４２からのフイードスルーの影響を受ける
ことなく常に安定に動作することができる。以上
の説明では２相駆動を例として説明したが、同一
構造の素子を用いて例えばφ₁として直流電圧を
用い、この直流電圧の値をφ₂のパルス電圧の約
二分の一に設定すればいわゆる１ 1/2相として動
作させることも可能であることは明らかである。
さらにこの１ 1/2相駆動法を用いる場合には第二
の電極４３直下に前記電荷転送に方向性をもたせ
るための手段５２〜５４と同様の手段を設ければ
第二の電極４３に印加する直流電圧を前記φ₁に
印加する直流電圧と共通に使用できるため極めて
有利である。

また本駆動法によれば、φ₂とφcとの位相係を
比較的自由に調整できるため、信号のホールド期
間を自由に調整できる利点がある。

さらにまた、第２図に示した従来の素子と比較
すると、プリセツトトランジスタによる熱雑音の
影響がさけられる。また一旦プリセツトする必要
がないので高速化に適した信号読出しを実現する
ことができる。

また２相駆動あるいは１ 1/2相駆動が可能なた
め低消費電力で周辺回路が簡単化できる利点があ
る。

なお以上の説明では表面チヤネルCCDおよび
Ｎチヤネルの場合を例として説明したがもちろん
埋込みチヤネルCCDあるいはＰチヤネルの素子
に対しても本発明の主旨は適用することができ
る。

【図面の簡単な説明】

第１図および第２図は従来のCCDの転送部と
出力部近傍の断面図、第３図ａは本発明による
CCDの一実施例、第３図ｂは第４図に示される
各時刻での転送電極直下のチヤネル電位分布図、
第４図は本発明によるCCDの駆動法の一例を説
明するための図である。図において、１２，４９
は一導電形を有する半導体基板、１１，４８は該
半導体基板上に形成された絶縁膜、６，７，９，
１０，３６〜４２は複数の転送電極、８，４４は
浮遊電極、１５，４７は該浮遊電極を任意の直流
電位に設定するためのバイアス電極、１４，３３
は該バイアス電極に電圧を印加するための端子、
１，２，２１，３１，３２は前記複数の転送電極
に駆動電圧を印加するための端子、２４はプリセ
ツトトランジスタ、２３，２２はそれぞれ該プリ
セツトトランジスタのゲートおよびドレイン端
子、４，５０は出力アンプ、５，５１は出力端
子、１３，５５，６０，６１は信号電荷、５２〜
５４は電荷の転送に方向性をもたせるための手
段、４３は前記浮遊電極４４に隣接して電荷転送
方向の後方に位置する第一の電極、４５は前記浮
遊電極４４に隣接して電荷転送方向の前方に位置
する第二の電極、さらに４６は該第二の電極に隣
接する第三の電極、φ₁，φ₂はCCDの転送電極に
印加されるパルス電圧、φcは前記第二の電極に
印加されるパルス電圧、V₀は信号出力波形であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 一導電形を有する半導体基板上に形成され、
   該半導体基板主表面が絶縁膜で覆われ、該絶縁膜
   上に複数の転送電極と、電気的な浮遊電極と、該
   浮遊電極の電位変化を検出する手段とを具備した
   電荷結合素子において、前記浮遊電極に隣接して
   電荷転送方向の後方に位置する第一の電極と、電
   荷転送方向の前方に位置する第二の電極と、該第
   二の電極に隣接して電荷転送方向の前方に位置す
   る第三の電極と、前記浮遊電極の少なくとも一部
   領域を絶縁膜を介して覆うバイアス電極と、前記
   浮遊電極の電位変化を検出する手段とを有してい
   ることを特徴とする電荷結合素子。 ２ 一導電形を有する半導体基板上に形成され、
   複数の転送電極と、電気的な浮遊電極と、該電極
   に隣接して電荷転送方向の後方および前方に位置
   する第一および第二の電極と、該第二の電極に隣
   接して設けられた第三の電極と、前記浮遊電極の
   少なくとも一部領域を絶縁膜を介して覆うバイア
   ス電極と前記浮遊電極の電位変化を検出する手段
   とを具備する電荷結合素子の前記複数の転送電極
   には任意の相数の駆動電圧が印加され、前記バイ
   アス電極には前記浮遊電極の直流的な電位が前記
   駆動電圧の論理的な高電位の約二分の一となるべ
   く直流バイアス電圧が印加され、前記第一の電極
   には該電極直下のチヤネル電位が前記第一の電極
   に隣接する前記転送電極直下のチヤネル電位と前
   記浮遊電極直下のチヤネル電位との間にくるべく
   直流電圧を印加し、前記第二の電極には前記第一
   の電極に隣接する前記転送電極に印加される駆動
   電圧が論理的な高電位から低電位に遷移し次の論
   理的な高電位から低電位へと遷移する一周期間内
   において、論理的な低電位から高電位へ遷移しさ
   らに低電位へと遷移し、前記浮遊電極直下に存在
   する信号電荷が前記第三の電極直下へと転送され
   るべく駆動電圧が印加されることを特徴とする電
   荷結合素子の駆動法。