JPS58175A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58175A JPS58175A JP57096050A JP9605082A JPS58175A JP S58175 A JPS58175 A JP S58175A JP 57096050 A JP57096050 A JP 57096050A JP 9605082 A JP9605082 A JP 9605082A JP S58175 A JPS58175 A JP S58175A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- semiconductor device
- charge
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 239000010410 layer Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、本導体本体を有する4相電荷結合装置を具え
る半導体装置であって、前記の牛導体本体が、I!El
ii群を蓄積および転送する為のクロック電圧を印加し
つる一列の電極を具え、これらの電極を、各々が4つの
電極より成る複数の群に配置し、各電極群の@1電極T
t第1クロックラインに接続し、第2電極をmWクロッ
クラインに接続し、第δ電極を第8クロツクラインに接
続し、第4電極を第4クロックラインに接続し% ti
llのI!に後のIE極を別個の接続線に接続するとと
もに続出し段のそばに存在させ、この読出し段の容量を
1互いに隣接する2つの電極の下に蓄積せしめつる最大
の電荷群を有する程度に充分大きくした半導体装置に関
するものである。
る半導体装置であって、前記の牛導体本体が、I!El
ii群を蓄積および転送する為のクロック電圧を印加し
つる一列の電極を具え、これらの電極を、各々が4つの
電極より成る複数の群に配置し、各電極群の@1電極T
t第1クロックラインに接続し、第2電極をmWクロッ
クラインに接続し、第δ電極を第8クロツクラインに接
続し、第4電極を第4クロックラインに接続し% ti
llのI!に後のIE極を別個の接続線に接続するとと
もに続出し段のそばに存在させ、この読出し段の容量を
1互いに隣接する2つの電極の下に蓄積せしめつる最大
の電荷群を有する程度に充分大きくした半導体装置に関
するものである。
通常の電荷結合装置においては、読出し段が出力段を以
って構成されている。通常の出力段は、通常MO8Tホ
ロワ回路のゲート電極に接続され且つ抵抗或いはリセッ
トスイッチを経て所定電位に設定されつる出力領域すな
わち出力ダイオードを有している。この出力領域の前に
存在する最後の電極は通常出力ゲートと称されており固
定電位に設定するのが好ましいOnチャンネルOOD
(電荷結合装置)の場合には、前記の固定電位は転送り
ロック電圧の最も負の電位の付近にあり、pチャネルO
ODの場合には、前記の固定電位は転送りロック電圧の
最も正の電位の付近にある。従って、出力信号に対する
タロツタ電圧のクロストークを減少せしめることができ
る。更に、各電荷が出力ダイオード内に蓄積される為、
出力容量が制限されてしまう。
って構成されている。通常の出力段は、通常MO8Tホ
ロワ回路のゲート電極に接続され且つ抵抗或いはリセッ
トスイッチを経て所定電位に設定されつる出力領域すな
わち出力ダイオードを有している。この出力領域の前に
存在する最後の電極は通常出力ゲートと称されており固
定電位に設定するのが好ましいOnチャンネルOOD
(電荷結合装置)の場合には、前記の固定電位は転送り
ロック電圧の最も負の電位の付近にあり、pチャネルO
ODの場合には、前記の固定電位は転送りロック電圧の
最も正の電位の付近にある。従って、出力信号に対する
タロツタ電圧のクロストークを減少せしめることができ
る。更に、各電荷が出力ダイオード内に蓄積される為、
出力容量が制限されてしまう。
読出し段は必ずしも0CrD装置の出力段と一致せしめ
る必要はなく、レジスタの一部を続出し段と出力段との
間に設けることができる。史に出力段の容置はダイオー
ドでなくMOSコンデンサを以って構成し、このMOS
コンデンサの絶縁ゲートをMO8Tホロワ回路に接続す
るようにすることができる。
る必要はなく、レジスタの一部を続出し段と出力段との
間に設けることができる。史に出力段の容置はダイオー
ドでなくMOSコンデンサを以って構成し、このMOS
コンデンサの絶縁ゲートをMO8Tホロワ回路に接続す
るようにすることができる。
決まる〕を処理しつる。ニューヨーク州でアカデミツク
プレスによって1975年に発行された本” Cha
rge ’rranst”er DeViOeS
” t O,H,11!9quin およびM
、F、TOmpSe!tt氏著)ノ第64〜65頁には
、互いに重なるクロック電圧を用いることにより電荷客
t+信号値)をいかにして2倍にでき、これにより電荷
が2つの並置電極の下に常に蓄積されつるようにするか
が記載されている。本発明の主たる目的は、前記の作動
モードに適合し電荷群の読出しを改善しつる続出し或い
は出力段を提供せんとするにある。
プレスによって1975年に発行された本” Cha
rge ’rranst”er DeViOeS
” t O,H,11!9quin およびM
、F、TOmpSe!tt氏著)ノ第64〜65頁には
、互いに重なるクロック電圧を用いることにより電荷客
t+信号値)をいかにして2倍にでき、これにより電荷
が2つの並置電極の下に常に蓄積されつるようにするか
が記載されている。本発明の主たる目的は、前記の作動
モードに適合し電荷群の読出しを改善しつる続出し或い
は出力段を提供せんとするにある。
本発明は、牛導体本体を有するる相電荷結合装置を具え
る牛導体装置であって、前記の半導体本体が1電荷群を
蓄積および転送する為のクロック電圧を印加しつる一列
の電極を具え、これらの電極を、各々が4つの電極より
成る複数の群に配置し、各電極群の第1電極をll11
クロツクラインに接続し、第8電極を第2クロツクライ
ンに接続し1第811極を第8クロツクラインに接続し
、第4電極を第4クロツクラインに接続し、電極列の最
後の電極を別個の接続線に接続するとともに続出し段の
そばに存在させ、この続出し段の容置を、互いに隣接す
る3つの電極の下に蓄積せしめうる最大の電荷群を有す
る程度に充分大きくした牛導体装置において′、続出し
段の前方の後から2番目の電極がその下側の半導体本体
部分と相俟って、電荷が続出し段に転送される前に前記
の最大の電荷群を有する程度に充分大きい容量を形成す
るようにしたことを特徴とする。
る牛導体装置であって、前記の半導体本体が1電荷群を
蓄積および転送する為のクロック電圧を印加しつる一列
の電極を具え、これらの電極を、各々が4つの電極より
成る複数の群に配置し、各電極群の第1電極をll11
クロツクラインに接続し、第8電極を第2クロツクライ
ンに接続し1第811極を第8クロツクラインに接続し
、第4電極を第4クロツクラインに接続し、電極列の最
後の電極を別個の接続線に接続するとともに続出し段の
そばに存在させ、この続出し段の容置を、互いに隣接す
る3つの電極の下に蓄積せしめうる最大の電荷群を有す
る程度に充分大きくした牛導体装置において′、続出し
段の前方の後から2番目の電極がその下側の半導体本体
部分と相俟って、電荷が続出し段に転送される前に前記
の最大の電荷群を有する程度に充分大きい容量を形成す
るようにしたことを特徴とする。
本発明が基づいている認識を説明する為に、まず最初に
、互いに重なっているクロック電圧を用いた際に通常の
出力段ではいかなる状態が生じるかを説明する。
、互いに重なっているクロック電圧を用いた際に通常の
出力段ではいかなる状態が生じるかを説明する。
このようなりロック電圧を印加することにより、電荷を
Uいに隣接する2つの電極の下に常に蓄積しつる為、電
荷#11(電荷パケット)の値を、4つの空の゛バケツ
”において常に1つのみの充満した゛バケッ”を生ぜし
ぬつる場合の電荷群の値の8倍にしつる。この2倍の電
荷群は出力段の方向に転送させることができ、最終的に
出力ゲートの前の最後の2つの電荷の下の領域内に到達
する〇これらの双方の電極の下に電位の極小が存在する
限り、を荷群のすべての電荷が依然として蓄積されたま
まになりうる。、しかし、ある所定の瞬時に第1の電極
の下の電位の極小が消滅する為、第2の電極、すなわち
出力ダイオードから見たz##目の電極の下に前記の2
倍の電荷群が蓄積される。
Uいに隣接する2つの電極の下に常に蓄積しつる為、電
荷#11(電荷パケット)の値を、4つの空の゛バケツ
”において常に1つのみの充満した゛バケッ”を生ぜし
ぬつる場合の電荷群の値の8倍にしつる。この2倍の電
荷群は出力段の方向に転送させることができ、最終的に
出力ゲートの前の最後の2つの電荷の下の領域内に到達
する〇これらの双方の電極の下に電位の極小が存在する
限り、を荷群のすべての電荷が依然として蓄積されたま
まになりうる。、しかし、ある所定の瞬時に第1の電極
の下の電位の極小が消滅する為、第2の電極、すなわち
出力ダイオードから見たz##目の電極の下に前記の2
倍の電荷群が蓄積される。
電荷群が最大値を有する場合には、後から2番目の電極
の下の電位が出力ゲートの下の電位のレベルに達するま
でに電荷が出力ゲートの下の電位障壁を経て出力ダイオ
ードに予め流れてしまうおそれがある。電荷の残りは、
後から2番目の電極におけるクロック電圧が変化すると
出力ダイオードに転送される。
の下の電位が出力ゲートの下の電位のレベルに達するま
でに電荷が出力ゲートの下の電位障壁を経て出力ダイオ
ードに予め流れてしまうおそれがある。電荷の残りは、
後から2番目の電極におけるクロック電圧が変化すると
出力ダイオードに転送される。
従って、通常の構造の出力段では、電荷群が時間的に分
割されて出力段の容量内に到達する0本発明による構成
の出力段を用いることにより1出力ゲーシに適当に選択
した固定電圧が印加された状態で最大の(3倍の)電荷
群を前記の後から8番目の電極の下に蓄積せしめること
ができ、また適当と思えるいかなる瞬時にでも出力ダイ
オード或いは読出し用容量にまとめて転送せしめること
ができる◎ 本発明の簡単な好適例では、前記の後から2番目の電極
と半導体本体とで形成される容量をこの後から2番目の
電極よりも前の電極と半導体本体とで形成される容量の
2@よりも大きくする6本例では、所定のクロック電圧
に対して、前記の後から8番目の電極よりも前の電極の
下の電位よりもわずかに低い電位障壁を出力ゲートの下
に形成でき、それにもかかわらずすべての電荷が前記の
後から2番目の電極の下に維持される〇容量の′大きさ
はOOD装置の周波数特性によっても決まる為、前記の
後から2番目の電極は、これよりも的の電極と半導体本
体とで形成される容量の多くとも8倍の容量を形成する
ように構成するのが好ましい。
割されて出力段の容量内に到達する0本発明による構成
の出力段を用いることにより1出力ゲーシに適当に選択
した固定電圧が印加された状態で最大の(3倍の)電荷
群を前記の後から8番目の電極の下に蓄積せしめること
ができ、また適当と思えるいかなる瞬時にでも出力ダイ
オード或いは読出し用容量にまとめて転送せしめること
ができる◎ 本発明の簡単な好適例では、前記の後から2番目の電極
と半導体本体とで形成される容量をこの後から2番目の
電極よりも前の電極と半導体本体とで形成される容量の
2@よりも大きくする6本例では、所定のクロック電圧
に対して、前記の後から8番目の電極よりも前の電極の
下の電位よりもわずかに低い電位障壁を出力ゲートの下
に形成でき、それにもかかわらずすべての電荷が前記の
後から2番目の電極の下に維持される〇容量の′大きさ
はOOD装置の周波数特性によっても決まる為、前記の
後から2番目の電極は、これよりも的の電極と半導体本
体とで形成される容量の多くとも8倍の容量を形成する
ように構成するのが好ましい。
図面につき本発明を説明する。
第1図は、本発明による電荷結合装置(OOD)の一部
、すなわち本発明にとって重要な部分であって本例では
出力段と一致する続出し段を有する部分を示す線図的断
面図である。図面に示さない部分であって電気入力段を
有するようにすることのできる部分は通常の任意の構造
とすることができ□る。
、すなわち本発明にとって重要な部分であって本例では
出力段と一致する続出し段を有する部分を示す線図的断
面図である。図面に示さない部分であって電気入力段を
有するようにすることのできる部分は通常の任意の構造
とすることができ□る。
上述した電荷結合装置は、電荷が少くとも殆んど半導体
本体の内部を経て転送される種類のものであり、この種
類の電荷結合装置はしばしば文献においてFOOD t
イリスタルチック00D)或いはBOOD (バルクO
OD )として知られている。本発明はいわゆる表面C
ODにも適用できるが、本発明は上述したBOODに用
いた場合に特に有利である。
本体の内部を経て転送される種類のものであり、この種
類の電荷結合装置はしばしば文献においてFOOD t
イリスタルチック00D)或いはBOOD (バルクO
OD )として知られている。本発明はいわゆる表面C
ODにも適用できるが、本発明は上述したBOODに用
いた場合に特に有利である。
その理由は、通常のBOODにおいては比較的低い電荷
処理能力が本発明によって高められXThる為、である
。
処理能力が本発明によって高められXThる為、である
。
本発明による電荷結合装置は半導体本体lを有し、この
半導体本体は特定例では珪素とするも、適当な他のいか
なる材料、例えばGaAl1とすることもできる。
半導体本体は特定例では珪素とするも、適当な他のいか
なる材料、例えばGaAl1とすることもできる。
半導体本体lは一導1L例えばp型の基板1aを具え、
この基板1aにはエピタキシアル成長或いはイオン注入
によりnjl!表面層lbを設けるOまたこのn型表面
層の厚さ全体に亘って一電子をバルク転送する為の空乏
領域を形成することができる@ 半導体本体の表面z上には電極8〜11の列を例えば既
知の通常の重ね8層多結晶珪素構造で設ける。これらの
電極は8層多結晶珪素技術で設けることもできること勿
論である。更に、電極に対し多結晶珪素を用いる代りに
、例えば電極8.5゜7.9および11に対して金属珪
化物或I/Xはアルミニウムを用いることができる。
この基板1aにはエピタキシアル成長或いはイオン注入
によりnjl!表面層lbを設けるOまたこのn型表面
層の厚さ全体に亘って一電子をバルク転送する為の空乏
領域を形成することができる@ 半導体本体の表面z上には電極8〜11の列を例えば既
知の通常の重ね8層多結晶珪素構造で設ける。これらの
電極は8層多結晶珪素技術で設けることもできること勿
論である。更に、電極に対し多結晶珪素を用いる代りに
、例えば電極8.5゜7.9および11に対して金属珪
化物或I/Xはアルミニウムを用いることができる。
半導体本体lと電極δ〜13との間には誘電体層lδを
設ける。この誘電体層は上述した特定例では1ダさが約
1000人の酸化珪素層を有するようにすることができ
るが、他の材料、例えば窒化珪素より成る層を有するよ
うにすることもできる0他の構成例、特に電極に対し適
当な金属を選択した構成例では、上述した例の層18を
、逆方向にバイアスすべき整流ショットキ接合で置き換
えることもできる。
設ける。この誘電体層は上述した特定例では1ダさが約
1000人の酸化珪素層を有するようにすることができ
るが、他の材料、例えば窒化珪素より成る層を有するよ
うにすることもできる0他の構成例、特に電極に対し適
当な金属を選択した構成例では、上述した例の層18を
、逆方向にバイアスすべき整流ショットキ接合で置き換
えることもできる。
電荷結合装置を4相作動に適したように形成する為に、
電極3〜12を、各々が4個の電極より成る群に配置し
、電極令および8を第1クロツクライン14に接続し、
電極5および9を第3クロツクライン15に接続し、電
極6および1oを第8クロツクライン16に接続し、電
極8,7および11を@4クロックライン17に接続す
る。
電極3〜12を、各々が4個の電極より成る群に配置し
、電極令および8を第1クロツクライン14に接続し、
電極5および9を第3クロツクライン15に接続し、電
極6および1oを第8クロツクライン16に接続し、電
極8,7および11を@4クロックライン17に接続す
る。
電極11に秒〈位置には、本例では電荷群(パ□ケット
)を電荷結合装置から取出す出力段と一致する読出し段
を設ける。しかし他の例では、読出し段を出力段の前に
設はレジスタの一部によりこの出力段から分離させるこ
ともできる。出力段(或いは読出し段)は通常のいかな
る構造にすることもでき、これには続出すべき電荷群を
集める領域18を設ける。この領域の一端は出力電圧V
。
)を電荷結合装置から取出す出力段と一致する読出し段
を設ける。しかし他の例では、読出し段を出力段の前に
設はレジスタの一部によりこの出力段から分離させるこ
ともできる。出力段(或いは読出し段)は通常のいかな
る構造にすることもでき、これには続出すべき電荷群を
集める領域18を設ける。この領域の一端は出力電圧V
。
を読出す為のホロワ回路19のゲートに接続し、他端は
MO8TスイッチzOを経て、基準電圧vrを生じる電
圧源に接続する。MO8Tスイッチ20は・領域1sを
ソース領域として、電極21を絶縁ゲート電極として、
電圧源vrに接続された領域z8をドレイン領域として
有する。
MO8TスイッチzOを経て、基準電圧vrを生じる電
圧源に接続する。MO8Tスイッチ20は・領域1sを
ソース領域として、電極21を絶縁ゲート電極として、
電圧源vrに接続された領域z8をドレイン領域として
有する。
後に詳細に説明するように、クロック電圧電極8〜11
には、電荷をその都度3つの隣接する電極の下に記憶せ
しめうるクロック電圧φ、〜φ、を印加することができ
る0続出し領域の容量は、印加電圧で1つの電荷群を領
域ls内に完全に蓄積しつる程度の大きさに選択する。
には、電荷をその都度3つの隣接する電極の下に記憶せ
しめうるクロック電圧φ、〜φ、を印加することができ
る0続出し領域の容量は、印加電圧で1つの電荷群を領
域ls内に完全に蓄積しつる程度の大きさに選択する。
本発明によれば、領域18の前方に存在する後から3番
目の電極11がその下側の半導体本体の部分1bと相俟
って、電荷が領域18に転送される前に1つの電荷群*
〜へを有する程度に充分大きな容量を形成せしめる。電
荷が領域1sに早期に転送されるのを防止する為に、電
極11が領域lbとで形成する容量を、電極列8〜10
の各2つの隣接する電極が領域1bとで形成する合計の
容量よりも大きくなるように選択する。
目の電極11がその下側の半導体本体の部分1bと相俟
って、電荷が領域18に転送される前に1つの電荷群*
〜へを有する程度に充分大きな容量を形成せしめる。電
荷が領域1sに早期に転送されるのを防止する為に、電
極11が領域lbとで形成する容量を、電極列8〜10
の各2つの隣接する電極が領域1bとで形成する合計の
容量よりも大きくなるように選択する。
電極11が領域lbとで形成する容量は、各別に用いつ
る或いは互いに組合せて用いうる種々の方法で調整しつ
る。例えば、電極11の区域ではドービンゲ濃度を高め
、これにより電荷群が表面2に一層近づいて蓄積される
ようにすることができるoしかし本例では、電極11の
寸法を適当に選択することにより容量を増大せしめる。
る或いは互いに組合せて用いうる種々の方法で調整しつ
る。例えば、電極11の区域ではドービンゲ濃度を高め
、これにより電荷群が表面2に一層近づいて蓄積される
ようにすることができるoしかし本例では、電極11の
寸法を適当に選択することにより容量を増大せしめる。
この点で穐”電極゛とは、電荷転送チャネル1bのすぐ
上に存在し蓄積−転送電極として作用する導体細条の部
分を主として含むものであると理解すべきである。導体
細条を半導体本体に投影して見て電荷転送チャネルの上
方に存在しないこれら導体細条の部分、すなわち第1層
の電極4,6.8およびIOに重なる第2層の電極3y
5+719および11の部分は電極の有効部分の中に入
れない。
上に存在し蓄積−転送電極として作用する導体細条の部
分を主として含むものであると理解すべきである。導体
細条を半導体本体に投影して見て電荷転送チャネルの上
方に存在しないこれら導体細条の部分、すなわち第1層
の電極4,6.8およびIOに重なる第2層の電極3y
5+719および11の部分は電極の有効部分の中に入
れない。
第1図の例では、電極δ〜10を互いにほぼ等しい大き
さとする。電極11は電極8〜10の少くとも2倍の大
きさとする。一方では、電極11の寸法があまりにも大
きくなることにより電荷結合装置の電荷転送速度に悪影
響を及ぼすようになることを避ける為に、他方では、電
極1jlに印加する電圧の選択に所望の自由度を得る為
に、電極11を電極8〜10の約S、S倍の大きさとし
た。
さとする。電極11は電極8〜10の少くとも2倍の大
きさとする。一方では、電極11の寸法があまりにも大
きくなることにより電荷結合装置の電荷転送速度に悪影
響を及ぼすようになることを避ける為に、他方では、電
極1jlに印加する電圧の選択に所望の自由度を得る為
に、電極11を電極8〜10の約S、S倍の大きさとし
た。
電荷結合装置の作動を説明する為に第Sa図および第8
図を参照する。第3a図はクロック電圧φ、〜φ4と、
電極!1におけるクロック電圧φ、と、出力電圧v0と
を示し、w18図は半導体本体中に生じる電位分布を示
す。比較の為に、通常の出力段の構造を有する4相00
Dにおける電圧−1および出力電圧v0を第2b図に示
す。
図を参照する。第3a図はクロック電圧φ、〜φ4と、
電極!1におけるクロック電圧φ、と、出力電圧v0と
を示し、w18図は半導体本体中に生じる電位分布を示
す。比較の為に、通常の出力段の構造を有する4相00
Dにおける電圧−1および出力電圧v0を第2b図に示
す。
上述した例、すなわち電子の形態の電荷群が層lb中を
移動するようにしたn型バルクチャネルを有するOGD
では、電荷は最も正の電圧を有する電極の下に蓄積され
る。順次のクロック電圧φ、。
移動するようにしたn型バルクチャネルを有するOGD
では、電荷は最も正の電圧を有する電極の下に蓄積され
る。順次のクロック電圧φ、。
φ 、φ およびφ、は第8a図に示すように位相に8
おいて互いに少くとも90°重なっており、いかなる瞬
時においても少くとも2つの隣接電極がオン状態となり
、電荷群当り2つの並[11F11極の容量を用いるこ
とができる。例えば、瞬時t。においではφ、およびφ
3が正で、φ8およびφ、が負である。
時においても少くとも2つの隣接電極がオン状態となり
、電荷群当り2つの並[11F11極の容量を用いるこ
とができる。例えば、瞬時t。においではφ、およびφ
3が正で、φ8およびφ、が負である。
第8図には、この瞬時において電極8およ−び9の下に
蓄積されている電荷群を斜線を付して示しである。この
電荷群は、互いに重なっているクロック電極を用いた場
合には、同じ振幅で互いに重ならないクロック電圧を用
いた場合に1情のみの電極の下に蓄積されつる電荷群の
2倍となる。
蓄積されている電荷群を斜線を付して示しである。この
電荷群は、互いに重なっているクロック電極を用いた場
合には、同じ振幅で互いに重ならないクロック電圧を用
いた場合に1情のみの電極の下に蓄積されつる電荷群の
2倍となる。
瞬時t1においてはφ、およびφ、が正であり、φ、お
よびφ、が負であり、この状態では前記の電荷群が電極
9および10の下に存在するtea図参照)。
よびφ、が負であり、この状態では前記の電荷群が電極
9および10の下に存在するtea図参照)。
瞬時t、においては、φ8およびφ、が正で、φ、およ
びφ、が負である。この際電荷群は電極1゜およ′び1
1の下に蓄積される。
びφ、が負である。この際電荷群は電極1゜およ′び1
1の下に蓄積される。
一時t8においては、φ、およびφ、が正で、φ。
およびφ、が負である。従って、電荷群のすべてが電極
11の下にのみ存在する。電極11の有効面積を電極8
〜10の有効面積の少くとも2倍に。すると、電極13
に最も負の電圧を加えることにより電荷群が予め(続出
し前に)続出し領域18に部分的に移動してしまうこと
なく電荷群のすべてを電極11の下に蓄積せしめること
ができる。
11の下にのみ存在する。電極11の有効面積を電極8
〜10の有効面積の少くとも2倍に。すると、電極13
に最も負の電圧を加えることにより電荷群が予め(続出
し前に)続出し領域18に部分的に移動してしまうこと
なく電荷群のすべてを電極11の下に蓄積せしめること
ができる。
電極11の面積はより一層大きく、すなわち前方の電極
の面積の約15倍の大きさに選択することができる為、
電極11の下に生じる電位の井戸は完全には充填されな
い◎従って、電極1zには最も負の電圧ではなくそれよ
りもわずかに高い電圧を設定し、電極1mの下の電位障
壁が、電荷を領域18に流すことなく電極10の下より
もわずかに低くなるようにすることができる。電極11
における電圧が変化しない限り、領域18を前の信号(
この信号も斜線を付して示す)の読出しに用いることが
できる。
の面積の約15倍の大きさに選択することができる為、
電極11の下に生じる電位の井戸は完全には充填されな
い◎従って、電極1zには最も負の電圧ではなくそれよ
りもわずかに高い電圧を設定し、電極1mの下の電位障
壁が、電荷を領域18に流すことなく電極10の下より
もわずかに低くなるようにすることができる。電極11
における電圧が変化しない限り、領域18を前の信号(
この信号も斜線を付して示す)の読出しに用いることが
できる。
瞬時t、においては、正電圧りを電極21に設定し、こ
れによりトランジスタzOをオン状態にし、領域18を
リセツF電圧vrの点に接続する〇これにより、領域1
8内に蓄積されている電荷群がトランジスタ20を経て
移動し、領域18が電411の下に存在する電荷群を再
び蓄積しつる状態となる。ソースホロワ回路19の入力
端にはクロックパルスφ、と同時に零信号vf得られる
〇瞬時t、には電極11における電圧φ、も負となる為
、電極11の下の電位が増大する。電極1zの下の障壁
は電極10の下よりもわずかに低い為、電荷が6j+#
&ls内に流れ、この領域18にソースホロワによって
測定されるべき出力信号V。を生ゼしぬる。この信号値
を第ga図にv8で表わす〇信号を読出す為にクロック
パルスφ1間の全期間が得られ、この期間内でφ、によ
って決まる瞬時に全信号が分割されずに領域18内に転
送される。これと比較を行なう為に、第2b図に、電極
11が電極8〜10と同じ或いはほぼ同じ寸法を有する
通常の出力段構造で生じる状態を示す。この場合、電4
11(φ4)が正となり、電極9(φ、)が負となると
、電極12の下の電位障壁が電極9の下の電位障壁より
もわずかに低い為に電荷のわずかの部分が予め流れ去っ
てしまう(j6)n従って、電Fji!10(φS)が
負となる前に領域18、を最初にリセットする必要があ
る(t、]。この場合のみ負のクロック電圧を電極10
(φ、)に印加することができる(t8)。最大の電荷
群の場合には電荷群の手分の電荷が領域18に予め流れ
てしまう。電荷の残部はφ、がt、で負になると転送さ
れる。従って、信号は時間的に分割されて出力領域18
に到来する。従って、続出しを行ないつる有効期間が短
°かくなる。更に、出力電圧voから信号を取出すのに
追加の手段を構じる必要がある。これと相違して本発明
による装置においては電荷群のすべての電荷が電極11
におけるクロック電圧によってのみ失まる一時に転送さ
れる。
れによりトランジスタzOをオン状態にし、領域18を
リセツF電圧vrの点に接続する〇これにより、領域1
8内に蓄積されている電荷群がトランジスタ20を経て
移動し、領域18が電411の下に存在する電荷群を再
び蓄積しつる状態となる。ソースホロワ回路19の入力
端にはクロックパルスφ、と同時に零信号vf得られる
〇瞬時t、には電極11における電圧φ、も負となる為
、電極11の下の電位が増大する。電極1zの下の障壁
は電極10の下よりもわずかに低い為、電荷が6j+#
&ls内に流れ、この領域18にソースホロワによって
測定されるべき出力信号V。を生ゼしぬる。この信号値
を第ga図にv8で表わす〇信号を読出す為にクロック
パルスφ1間の全期間が得られ、この期間内でφ、によ
って決まる瞬時に全信号が分割されずに領域18内に転
送される。これと比較を行なう為に、第2b図に、電極
11が電極8〜10と同じ或いはほぼ同じ寸法を有する
通常の出力段構造で生じる状態を示す。この場合、電4
11(φ4)が正となり、電極9(φ、)が負となると
、電極12の下の電位障壁が電極9の下の電位障壁より
もわずかに低い為に電荷のわずかの部分が予め流れ去っ
てしまう(j6)n従って、電Fji!10(φS)が
負となる前に領域18、を最初にリセットする必要があ
る(t、]。この場合のみ負のクロック電圧を電極10
(φ、)に印加することができる(t8)。最大の電荷
群の場合には電荷群の手分の電荷が領域18に予め流れ
てしまう。電荷の残部はφ、がt、で負になると転送さ
れる。従って、信号は時間的に分割されて出力領域18
に到来する。従って、続出しを行ないつる有効期間が短
°かくなる。更に、出力電圧voから信号を取出すのに
追加の手段を構じる必要がある。これと相違して本発明
による装置においては電荷群のすべての電荷が電極11
におけるクロック電圧によってのみ失まる一時に転送さ
れる。
本発明は上述した例のみに限定されず、種々の変更を加
えうること明らかである。例えば、本発明を表面電荷結
合装置に用いても有利である0史に、電極11の容量は
、寸法を大きくする以外の方法で、例えば半導体本体を
局部的にドーピングすることにより、或いは酸化物層の
厚さを変えることにより、或いは酸化物とは異なり誘電
率が−層大きな誘電体(例えば窒化珪素)を局部的に設
けることにより、或いはこれらの適当な組合せにより高
めることもできる。
えうること明らかである。例えば、本発明を表面電荷結
合装置に用いても有利である0史に、電極11の容量は
、寸法を大きくする以外の方法で、例えば半導体本体を
局部的にドーピングすることにより、或いは酸化物層の
厚さを変えることにより、或いは酸化物とは異なり誘電
率が−層大きな誘電体(例えば窒化珪素)を局部的に設
けることにより、或いはこれらの適当な組合せにより高
めることもできる。
@1図は本発明による4相00Dの一例を示す断面図、
第Za図は作動中に印加されるクロック電圧φおよびこ
れにより発生させられる出力電圧v0を示す波形図、 第2b図は既知の4相00Dにおいて作動中に印加され
るクロック電圧φ1およびこれにより発生させられる出
力電圧V0を示す波と図、第3図は第2a図に示すクロ
ック電圧で半導体本体内に生じる電位分布を示す線図的
説明図である。 l・・・半導体本体 1a・・・基板lb・・・
表面Jt 2・・・lの表面3A−12,2
1・・・電極 18・・・誘電体層14〜17・・・
クロックライン 18・・・電荷群を集める領域(ソース領域)・19・
・・ホロワ回路1 G−MO8Tスイッチz2・・・ド
レイン領域 特許出願人 エヌ・べ−・フィリップス・フルーイラ
ンペン7アプリケン 第1頁の続き 0発 明 者 チオトラス・フェルナンド・スミット オランダ国b621ベーアー・アイ ンドーフエン・フロエネヮウド セウエツヒ1 手続補正書 昭和57年 7月21 日。 1、事件の表示 昭和57年 特許 願第96050 号2、発明の名
称 半導体装置 3、補正をする者 事件との関係 特許出願人 名 称 エヌ・べ−・フィリップス・フルーイランペ
ンファブリケン 1、明細書第1?頁第5行の「増大」を「減少」に・訂
正する。
れにより発生させられる出力電圧v0を示す波形図、 第2b図は既知の4相00Dにおいて作動中に印加され
るクロック電圧φ1およびこれにより発生させられる出
力電圧V0を示す波と図、第3図は第2a図に示すクロ
ック電圧で半導体本体内に生じる電位分布を示す線図的
説明図である。 l・・・半導体本体 1a・・・基板lb・・・
表面Jt 2・・・lの表面3A−12,2
1・・・電極 18・・・誘電体層14〜17・・・
クロックライン 18・・・電荷群を集める領域(ソース領域)・19・
・・ホロワ回路1 G−MO8Tスイッチz2・・・ド
レイン領域 特許出願人 エヌ・べ−・フィリップス・フルーイラ
ンペン7アプリケン 第1頁の続き 0発 明 者 チオトラス・フェルナンド・スミット オランダ国b621ベーアー・アイ ンドーフエン・フロエネヮウド セウエツヒ1 手続補正書 昭和57年 7月21 日。 1、事件の表示 昭和57年 特許 願第96050 号2、発明の名
称 半導体装置 3、補正をする者 事件との関係 特許出願人 名 称 エヌ・べ−・フィリップス・フルーイランペ
ンファブリケン 1、明細書第1?頁第5行の「増大」を「減少」に・訂
正する。
Claims (1)
- 【特許請求の範囲】 L 半導体本体を有する4相電荷結合装置を具える半導
体装置であって、前記の半導体本体が・電荷群【蓄積お
よび転送する為のクロック電圧を印加しつる一列の電極
を具え1これらの電極を、各々が4つの電極より成る複
数の群に配置し、各電極群の第1電極を第1クロツクラ
インに接続し、第2電極を第3クロツクラインに接続し
、第8電極を第8クロツクラインに接続し、第4電極を
第4クロツクラインに接続し、電極列の最後の電極を別
個の接続線に接続するとともに読出し段のそばに存在さ
せ、この続出し段の容量を、互いに隣接する2つの電極
の下に蓄積せしめつる最大の電荷群を有する程度に充分
大きくした半導体装置において、続出し段の前方の後か
ら2番目の電極がその下側の半導体本体部分と相俟って
、電荷が続出し段に転送される前に前記の最大の電荷群
を有する程度に充分大きい容量を形成するようにしたこ
とを特徴とする半導体装置O 1特許請求の範@11記載の半導体装置において、前記
の電極列のうち前記の後から3番目の電極がその下側の
半導体本体と相俟って、互いに隣接する前記の3つの電
極よりも大きな容量を形成するようにしたことを特徴と
する半導体装W。 & 特許請求の範l!!l配戦の半導体装置において、
前記の後からzl目の電極よりも前方に位置する電極を
面積において互いに等しい大きさとし、前記の後から3
番目の電極の面積をそれよりも前方の電極の少くとも2
倍にしたことを特徴とする半導体装置。 表 特許請求の範1!8記載の半導体装置において、前
記の後から2番目の電極の面積をそれよりも前方の電極
の多くとも約8倍としたことを特徴とする半導体装置〇 五 特許請求の範i1!1−4のいずれか1つに記板の
半導体装置において、前記の4本のクロックラインを、
クロック電圧を電極に印加する手段に接続し、互いに隣
接する電極に印加されるクロック電圧が位相において互
いに少くとも90°だけ重なるようにしたことを特徴と
する半導体装[。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE8102719,A NL186416C (nl) | 1981-06-05 | 1981-06-05 | Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting. |
NL8102719 | 1981-06-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58175A true JPS58175A (ja) | 1983-01-05 |
JPS6249748B2 JPS6249748B2 (ja) | 1987-10-21 |
Family
ID=19837602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57096050A Granted JPS58175A (ja) | 1981-06-05 | 1982-06-04 | 半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4584697A (ja) |
JP (1) | JPS58175A (ja) |
DE (1) | DE3220084A1 (ja) |
FR (1) | FR2511545B1 (ja) |
GB (1) | GB2101400B (ja) |
IT (1) | IT1198375B (ja) |
NL (1) | NL186416C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457668A (en) * | 1987-08-27 | 1989-03-03 | Seiko Epson Corp | Charge coupled device |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8500863A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Ladingsoverdrachtinrichting. |
JPS6436073A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Manufacture of semiconductor device |
JPH03245504A (ja) * | 1990-02-23 | 1991-11-01 | Sumitomo Heavy Ind Ltd | 臨界磁場測定装置用磁石 |
KR930002818B1 (ko) * | 1990-05-11 | 1993-04-10 | 금성일렉트론주식회사 | Ccd 영상소자 |
DE69120773T2 (de) * | 1990-11-09 | 1997-02-06 | Matsushita Electronics Corp | Ladungsträgeranordnung, Verfahren zu ihrer Herstellung und Verfahren zu ihrer Steuerung |
EP0492144A3 (en) * | 1990-11-26 | 1992-08-12 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
US7247892B2 (en) * | 2000-04-24 | 2007-07-24 | Taylor Geoff W | Imaging array utilizing thyristor-based pixel elements |
US6870207B2 (en) | 2000-04-24 | 2005-03-22 | The University Of Connecticut | III-V charge coupled device suitable for visible, near and far infra-red detection |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4856380A (ja) * | 1971-11-17 | 1973-08-08 | ||
JPS4970578A (ja) * | 1972-06-05 | 1974-07-08 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3971003A (en) * | 1974-11-18 | 1976-07-20 | Rca Corporation | Charge coupled device imager |
US3986059A (en) * | 1975-04-18 | 1976-10-12 | Bell Telephone Laboratories, Incorporated | Electrically pulsed charge regenerator for semiconductor charge coupled devices |
JPS53134372A (en) * | 1977-04-28 | 1978-11-22 | Mitsubishi Electric Corp | Charge transfer type semiconductor device and its driving method |
GB2010010B (en) * | 1977-10-19 | 1982-02-17 | Gen Electric Co Ltd | Charge coupled devices |
-
1981
- 1981-06-05 NL NLAANVRAGE8102719,A patent/NL186416C/xx not_active IP Right Cessation
-
1982
- 1982-05-28 DE DE19823220084 patent/DE3220084A1/de active Granted
- 1982-06-02 IT IT21655/82A patent/IT1198375B/it active
- 1982-06-02 FR FR8209570A patent/FR2511545B1/fr not_active Expired
- 1982-06-02 GB GB08216060A patent/GB2101400B/en not_active Expired
- 1982-06-04 JP JP57096050A patent/JPS58175A/ja active Granted
-
1985
- 1985-03-19 US US06/713,582 patent/US4584697A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4856380A (ja) * | 1971-11-17 | 1973-08-08 | ||
JPS4970578A (ja) * | 1972-06-05 | 1974-07-08 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457668A (en) * | 1987-08-27 | 1989-03-03 | Seiko Epson Corp | Charge coupled device |
Also Published As
Publication number | Publication date |
---|---|
NL186416B (nl) | 1990-06-18 |
NL186416C (nl) | 1990-11-16 |
NL8102719A (nl) | 1983-01-03 |
IT1198375B (it) | 1988-12-21 |
GB2101400B (en) | 1984-11-14 |
DE3220084A1 (de) | 1983-01-20 |
IT8221655A0 (it) | 1982-06-02 |
GB2101400A (en) | 1983-01-12 |
JPS6249748B2 (ja) | 1987-10-21 |
FR2511545B1 (fr) | 1986-07-25 |
US4584697A (en) | 1986-04-22 |
DE3220084C2 (ja) | 1991-03-14 |
FR2511545A1 (fr) | 1983-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7420605B2 (en) | Solid state imager arrangements | |
JPH0458700B2 (ja) | ||
US4540901A (en) | Image-sensing charge-coupled device with both high-speed and low-speed read-outs | |
US4131950A (en) | Charge transfer device | |
JPS58175A (ja) | 半導体装置 | |
JPS61276370A (ja) | 電荷結合装置 | |
EP0161023A1 (en) | Charge-coupled semiconductor device with dynamic control | |
JPS61224357A (ja) | 電荷転送装置 | |
US5303053A (en) | Charge coupled device for overcoming an output voltage difference between different shift registers | |
JP2524451B2 (ja) | Hccd | |
JPS5810863A (ja) | 光子的固体検出器及び、これを用いてなる画像形成タ−ゲツト | |
DE2703317A1 (de) | Ladungsgekoppelte korrelatoranordnung | |
JPS5842630B2 (ja) | 電荷結合素子 | |
JPS6352474B2 (ja) | ||
JPS62243364A (ja) | 半導体装置 | |
JPS6138624B2 (ja) | ||
US4350902A (en) | Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets | |
JP3077608B2 (ja) | 電荷転送装置およびその製造方法 | |
US4891826A (en) | Method of operating a charge-coupled device to reduce spillback | |
JP3020537B2 (ja) | 電荷結合素子 | |
JPH0125232B2 (ja) | ||
JPS6213827B2 (ja) | ||
JP3342976B2 (ja) | 電荷結合素子と固体撮像装置 | |
JPS60136258A (ja) | 電荷結合装置 | |
JPH06268923A (ja) | 固体撮像装置の駆動方法 |