DE3220084A1 - Halbleiteranordnung, die eine vierphasen-ccd umfasst - Google Patents

Halbleiteranordnung, die eine vierphasen-ccd umfasst

Info

Publication number
DE3220084A1
DE3220084A1 DE19823220084 DE3220084A DE3220084A1 DE 3220084 A1 DE3220084 A1 DE 3220084A1 DE 19823220084 DE19823220084 DE 19823220084 DE 3220084 A DE3220084 A DE 3220084A DE 3220084 A1 DE3220084 A1 DE 3220084A1
Authority
DE
Germany
Prior art keywords
electrode
electrodes
charge
clock
penultimate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823220084
Other languages
English (en)
Other versions
DE3220084C2 (de
Inventor
Gerard Andre Beck
Teunis Johannes Hazendonk
Arend Jan Klinkhamer
Theodorus Fernand 5621 Eindhoven Smit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3220084A1 publication Critical patent/DE3220084A1/de
Application granted granted Critical
Publication of DE3220084C2 publication Critical patent/DE3220084C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

PIIX 10.078 « 3· 11-5-1982
"Halbleiteranordnung, die eine Vlerphasen—CCD umfasst",
Die Erfindung bezieht sich auf eine Halbleiteranordnung, die eine Vierphasen-ladungsgekoppelte Anordnung mit einem Halbleiterkörper umfasst, von dem eine Oberfläche mit einer Reihe von Elektroden versehen ist, an die Takt-Spannungen für die Speicherung und Übertragung elektrischer Ladungspakete angelegt werden können und die eine Anzahl Gruppen von vier umfassen, wobei die erste Elektrode jeder Gruppe mit einer ersten Taktleitung, die zweite mit einer zweiten Taktleitung, die dritte mit einer dritten Taktleitung und die vierte mit einer vierten Taktleitung verbunden ist, wobei die letzte Elektrode der Reihe mit einem gesonderten Anschluss verbunden ist und neben einer Auslesestufe liegt, deren Kapazität genügend gross ist, um ein maximales Ladungspaket, das unter zwei benachbarten Elektroden gespeichert werden kann, zu erhalten.
In üblichen ladungsgekoppelten Anordnungen wird die Auslesestufe durch den Ausgang gebildet. Die übliche Ausgangsstruktur umfasst eine Ausgangszone oder -diode, die meistens mit der Gate-Elektrode eines MOST—Folgers verbunden ist und über einen Widerstand oder einen RUckstellschalter an ein bestimmtes Potential angelegt wird. Die letzte Elektrode, die vor der Ausgangszone liegt, wird gewöhnlich als Ausgangsgate bezeichnet und wird vorzugsweise an ein festes Potential angelegt. Dieses Potential liegt im Falle einer n-Kanal-CCD dem negativsten Potential der Transporttaktspannungen nahe und im Falle einer p-Kanal-CCD dem positivsten Potential der Taktspannungen nahe. Dadurch kann das Übersprechen der Taktspannungen in bezug auf das Ausgangssignal herabgesetzt werden. Ausserdem wird dadurch, dass jede Ladung in der Ausgangsdiode gespeichert wird, die Ausgangskapazität beschränkt gehalten.
Es sei bemerkt, dass die Auslesestufe nicht notwendigerweise mit der Ausgangsstruktur der Anordnung zu-
PHN 10.078 d 11-5-1982
. V-
sammenzufallen braucht, sondern dass zwischen der Auslesestufe und dem Ausgang noch ein Teil des. Registers liegen kann. Ausserdem kann die Ausgangskapazität statt durch eine Diode auch durch eine MOS-Kapazität gebildet werden, deren isoliertes Gate mit dem MOST-Folger verbunden ist.
Bei der üblichen Betriebsart einer Vierphasen-CCD kann pro vier Elektroden ein Ladungspaket, dessen Grosse u.a. durch die Grosse der Elektrode bestimmt wird, verarbeitet werden. Im Buch "Charge Transfer Devices" von CH. Se'quin und M.F. Tompsett, herausgegeben von Academic Press New York, 1975, S. 64/65 wird angegeben, wie die Ladungsverarbeitungsfähigkeit (Signalgrösse) durch Anwendung sich überlappender Taktspannungen vergrössert werden kann, wodurch stets unter zwei nebeneinander liegenden Elektroden Ladung gespeichert werden kann. Die Erfindung hat insbesondere zur Aufgabe, eine dieser Betreibsart angepasste Auslese- oder Ausgangsstruktur anzugeben, mit der eine verbesserte Auslesung der Ladungspakete erhalten werden kann. Eine ladungsgekoppelte Anordnung eingangs beschriebener Art ist nach der Erfindung dadurch gekennzeichnet, dass die zweitletzte vor der Auslesestufe liegende Elektrode mit dem unterliegenden Teil des Halbleiterkörpers eine Kapazität bildet, die ebenfalls genügend hoch ist, um das genannte maximale Ladungspaket enthalten zu können,
2b bevor Ladung auf die Auslesestufe übertragen wird.
Zur Verdeutlichung der Einsicht, auf der die Erfindung basiert, wird zunächst erörtert, was in einer üblichen Ausgangsstruktur bei Anwendung sich überlappender Taktspannungen geschieht.
Durch das Anlegen derartiger Taktspannungen kann stets unter zwei benachbarten Elektroden Ladung gespeichert werden, so dass die Ladungspakete das Zweifache von Ladurig spake ten betragen können, falls jedoch pro vier leere "Eimer" stets ein voller "Eimer" vorhanden sein kann. Die G doppelten Ladungspake t ο können in Richtung auf den Ausgang transportiert werden und gelangen schliesslich in das Gebiet unter den letzten zwei Elektroden vor dem Ausgangs-(;ate. Solang« unter den beiden Elektroden ein Potential-
PHN 10.078 ^T 11-5-1982
. S.
minimum vorhanden ist, kann das ganze Ladungspaket noch gespeichert werden. Zu einem bestimmten Zeitpunkt verschwindet aber das Potentialminimum unter der ersten Elektrode, wodurch das doppelte Ladungspaket unter der zweiten Elek-
g trode, d.h. der zweitletzten Elektrode, von der Ausgangsdiode her gesehen, gesammeli? wird. Wenn das Ladungspaket eine maximale Grosse aufweist, kann nun schon Ladung über die Potentialsperre unter dem Ausgangsgate zu der Ausgangsdiode fliessen, bis das Potential unter der zweitletzten Elektrode den Pegel des Potentials unter dem Ausgangsgate erreicht hat. Der verbleibende Teil der Ladung wird auf die Ausgangsdiode übertragen werden, wenn die Taktspannung an der zweitletzten Elektrode geändert wird.
In der üblichen Ausgangsstruktur wird das Ladungspaket also zeitlich verteilt in die Ausgangskapazität gelangen, was für die weitere Signalverarbeitung oft ungünstig ist.
Durch Anwendung einer Ausgangsstruktur nach der Erfindung kann das maximale (doppelte) Ladungspaket unter der genannten zweitletzten Elektrode bei einer geeignet gewählten festen Spannung an dem Ausgangsgate gespeichert und zu jedem als geeignet betrachteten Zeitpunkt völlig auf die Ausgangsdiode oder die Auslesekapazität übertragen werden.
Eine einfache bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass die Kapazität, die die zweitletzte Elektrode mit dem Halbleiterkörper bildet, grosser als das Zweifache der Kapazität ist, die die vorhergehenden Elektroden mit dem Halbleiterkörper bilden. In dieser Ausführungsform kann bei einer verwendeten Taktspannung unter dem Ausgangsgate eine etwas niedrigere Potentialsperre als unter den vorhergehenden Elektroden gebildet werden, während dennoch alle Ladung unter der genannten zweitletzten Elektrode vorhanden bleibt«
Vorzugsweise wird, weil die Grosse der Kapazitäten wieder für die Prequenzkennlinie der Anordnung entscheidend ist, die zweitletzte Elektrode derart ausgebildet, dass sie eine Kapazität bildet, die höchstens dreimal grös-
PHN 10.078 * 11-5-1982
ser als die Kapazität ist, die die vorhergehenden Elektroden mit dem Halbleiterkörper bilden.
Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrie— ben. Es zeigen:
Fig. 1 einen Querschnitt durch eine Vierphasen-CCD nach der Erfindung,
Fig. 2a ein Schema der beim Betrieb angelegten Taktspannungen φ und der dabei auftretenden Ausgangsspan-]q nung Vo,
Fig. 2b die Taktspannung φ , die bei einer bekannten Vierphasen-CCD beim Betrieb verwendet wird, und die dabei auftretende Ausgangsspannung Vo, und Fig. 3 schematisch die Potentialverteilung im Halbleiterkörper bei den Taktspannungen nach Fig. 2a.
Fig. 1 zeigt schematisch einen Querschnitt durch einen Teil einer ladungsgekoppelten Anordnung nach der Erfindung, und zwar durch denjenigen Teil, der für die Er-, findung wesentlich ist und eine Auslesestufe enthält, die in. der vorliegenden Ausführungsform mit dem Ausgang der ladungs gekoppelten Anordnung zusammenfällt. Der nicht in der Zeichnung dargestellte Teil, der einen elektrischen Eingang enthalten kann, kann eine übliche Bauart aufweisen.
Die hier beschriebene ladungsgekoppelte Anordnung ist von einem Typ, in dem der Ladungstransport — wenigstens im wesentlichen - über das Innere des Körpers 1 stattfindet; dieser Typ wird in der Literatur oft als PCCD oder BCCD bezeichnet. Obgleich die Erfindung auch bei sogenannten. Oberflächen-CCD's anwendbar ist, bietet äie besondere Vorteile bei der Anwendung derartiger Bulk—CCD's wegen der erhöhten Ladungsverarbeitungsfähigkeit (charge handling capability), die bei üblichen BuIk-CCD's verhältnisrnässig niedrig ist.
Die Anordnung enthält einen Halbleiterkörper 1, der in einer besonderen Ausführungsform aus Silicium besteht, aber der auch aus einem anderen geeigneten Halbleitermaterial , wie GaAs, bestehen kann.
Der Körper 1 enthält ein Substrat la vom einen
PHN 10.078 y 11-5-1982
• Τ··
Leitungstyp, z.B. vom p-Typ, das durch Epitaxie oder Ionenimplantation mit einer η-leitenden Oberflächenschicht versehen ist, über deren ganze Dicke ein Verarmungsgebiet für Bulktransport von Elektronen erzeugt werden kann.
Auf der Oberfläche 2 des Halbleiterkörpers ist eine Reihe von Elektroden 3-11 z.B. in einer an sich üblichen überlappenden Zweischichten-Polykonfiguration angebracht. Naturgemäss können die Elektroden auch in einer Dreischichten-Polytechnik ausgeführt werden. Ausserdem können z.B. die Elektroden 3, 5> 7> 9 und 11 jauch aus Al
bestehen. Auch kann statt polykristallinen Silicium für _^ die Elektroden ein Metallsilicid verwendet werden.
Zwischen dem Halbleiterkörper 1 und den Elektroden 3-12 ist ein Dielektrikum 13 angebracht, das in der her beschriebenen besonderen Ausführungsform eine Schicht aus Siliciumoxid mit einer Dicke von etwa 100 nm enthalten kann, aber das auch Schichten aus anderen Materialien, z.B. Siliciumnitrid, enthalten kann. In anderen Ausführungen, bei denen insbesondere für die Elektroden ein geeignetes Metall gewählt ist, kann die sperrende Schicht 13 im beschriebenen Ausführungsbeispiel auch durch einen gleichrichtenden in der Sperrichtung vorzuspannenden Schottky-Übergang ersetzt werden.
Um die Anordnung für Vierphasenbetrieb geeignet zu machen, sind die Elektroden 3-12 in Gruppen von vier angeordnet, wobei die Elektroden k und 8 mit einer ersten Taktleitung 14, die Elektroden 5 und 9 mit einer zweiten Taktleitung I5, die Elektroden 6 und 10 mit einer dritten Taktleitung 16 und die Elektroden 3» 7 und 11 mit einer vierten Taktleitung 17 verbunden sind.
Der Elektrode 11 ist eine Auslesestufe nachgeordnet, die im vorliegenden Ausführungsbeispiel mit dem Ausgang zusammenfällt, Über den die Ladungspakete aus der Anordnung abgeführt werden. In anderen Ausführungsbeispielen kann jedoch die Auslesestufe auch dem Ausgang vorgeordnet und von diesem durch einen Teil des Registers getrennt sein. Der Ausgang (oder die Auslesestufe) weist eine übliche Bauart auf und enthält ein Gebiet 18, in dem die
PHN 10.078 ζ 11-5-1982
• ύ·
auszulesenden Ladungspakete gesammelt werden. Dieses Gebiet, das einerseits mit dem Gate einer Folgerschaltung zum Auslesen der Ausgangsspannung Vo verbunden ist, ist anderersöita über ©inen MOST-Sohalter 20 mit einer Spannun^squelle verbunden, die die Bezugsspannung Vr liefert. Der MOST-Sehalter 20 enthält das Gebiet 18 als Source, die Elektrode 21 als isolierte Gate-Elektrode und die mit der Spannungsquelle Vr verbundene Zone 22 als Drainzone.
Wie noch näher erläutert werden wird, können an die Taktspannungselektroden 3-11 derartige Taktspannungen ^1 - 0r angelegt werden, dass jeweils unter zwei benachbarten Elektroden Ladung gespeichert werden kann. Die Kapazität des Auslesegebietes ist derart gewählt, dass bei den angelegten Spannungen ein derartiges Ladungspaket völr· lig in dem Gebiet 18 gesammelt werden kann. Nach der Erfindung bildet die zweitletzte Elektrode 11, die vor dem Gebiet 18 liegt, mit dem unterliegenden Teil des Halbleiterkörpers 1b eine Kapazität, die ebenfalls genügend hoch ist, um ein derartiges Ladungspaket enthalten zu können, bevor die Ladung auf das Gebiet 18 übertragen wird. Um einen vorzeitigen Transport zu der Zone 18 zu verhindern, ist die Kapazität, die die Elektrode 11 mit dem Gebiet 1b bildet, grosser als die Summe der Kapazitäten gewählt, die jedes Paar benachbarter Elektroden der Reihe 3-10 mit dem Gebiet 1b bilden.
Die Kapazität die die Elektrode 11 mit dem Gebiet 1b bildet, kann nach, verschiedenen Verfahren, die je einzeln oder in Kombination miteinander angewandt werden können, eingestellt werden. So kann an der Stelle der Elektrode 11 z.B. die Dotierungskonzentration erhöht werden, wodurch das Ladungspaket in geringerer Entfernung von der Oberfläche 2 gespeichert wird. Im vorliegenden Ausführungsbeispiel ist jedoch die Vergrösserung der Kapazität durch passende Wahl der Abmessungen der Elektrode 11 erhalten.
In diesem Zusammenhang sei bemerkt, dass unter "Elektroden" im wesentlichen diejenigen Teile der Leiterbahnen zu verstehen sind, die unmittelbar über dem Ladungstransportkanal 1b liegen und als Speicher/Transportelektrode wirksam
PHN 10.078 J 11-5-1982
sind. Diejenigen Teile der Leiterbahnen, die, in Projektion gesehen, nicht über dem Ladungstransportkanal liegen, oder diejenigen Teile der Elektroden 3, 5, 7, 9 und 11 der zweiten Polyschicht, die die Elektroden 4, 6, 8 und 10 der Polyschicht überlappen, verden nicht zu dem wirksamen Teil der Elektroden gerechnet.
In dem Beispiel nach Fig. 1 sind die Elektroden 3-10 etwa gleich gross. Die Elektrode 11 ist mindestens zweimal grosser als die Elektroden 3 — 10. Um einerseits zu vermelden, dass eine zu grosse Abmessung der Elektrode die Transportgeschwindigkeit der Anordnung beeinträchtigen wird, und um andererseits eine gex>r£lnschte ¥ahlfreiheit der an die Elektrode 12 angelegten Spannung zu ermöglichen, ist die Elektrode 11 etwa 2,5mal grosser .,als die Elektroden 3-10 gemacht.
Für die Wirkungsweise der Anordnung sei auf die Fig. 2a und 3 verwiesen, wobei Fig. 2a die Taktspannungen φ - φ^, die Taktspannung φ an der Elektrode 21 und die Ausgangsspannung Vo und Fig. 3 die dabei im Halbleiterkörper auftretende Potentialverteilung zeigt. Vergleichsweise zeigt Fig. 2 b die Spannung 02 und die Ausgangsspannung Vo bei einer Vierphasen-CCD mit einer üblichen Ausgangsstruktur.
Im hler beschriebenen Ausführungsbeispiel, und zwar einer CCD mit einem η-Bulk—Kanal, in dem die Ladungs— pakete in Form von Elektronen durch die Schicht 1b verschoben werden, wird die Ladung unter den Elektroden mit der positivsten Spannung gespeichert. Die Taktspannungen φ^ , φ^, Φ~ und φ^ überlappen sich in der Phase über mindestens 90°> wie in. Fig. 2a angegeben i.st, wodurch κι ι j «dem Zeitpunkt mindestens zwei benachbnr I. ο Elektroden eingeschaltet sind and dj.o Κημηκ1.1;?Ηβη zwoiur nobeneluandöx" - llegtender Elektroden pro Ladungspaket benutzt werden können. Zum Zeitpunkt t sind z.B. φ.. und jzL positiv, φ~ und φ^ negativ. In Fig. 3 ist angegeben, dass zu diesem Zeitpunkt ein sclxraf'f i ort dar^os toll tea Ladunfjapaket unter den Elektroden 8 und 9 gespeichert ist. Dieses Ladungspaket beträgt bei Anwendung sich überlappender Taktelektroden das Zweifache
Wm 4V w # « M * *
PHN 10.078 ^if\ 11-5-1982
• /Tl/ ·
in bezug auf Ladungspakete, die bei sich nicht überlappenden Taktspannungen derselben Amplituden unter nur einer Elektrode gespeichert werden können.
Zu t sind (ZL und (ZL positiv, wahrend 0r und φΛ
g negativ sind; in dieser Situation befindet sich das genannte Ladungspaket unter den Elektroden 9 und 10 (siehe Fig. 3). Zu t„ sind φ und φ^ positiv und ist φ negativ. Das Ladungspaket ist nun unter den Elektroden 10 und 11 gespeichert.
^g Zu t_ sind φ, und 01 positiv und 0„ und φ„ negativ. Das ganze Ladungspaket befindet sich lediglich untor der Elektrode 11. Wenn die - wirksame - Oberfläche der Elektrode 11 mindestens zweimal grosser als die der Elektroden 3 - 10 wäre, könnte bei der vollständigen negativen
^ Spannung an der Elektrode 12 das ganze Ladungspaket bereits unter der Elektrode 11 gespeichert werden, ohne dass das Ladungspaket bereits teilweise auf das Auslesegebiet 18 übertragen wird. Dadurch, dass die Oberfläche der Elektrode 11 noch grosser, und zwar etwa 2,5mal grosser als die der vorhergehenden Elektroden, gewählt wird, wird die unter der Elektrode 11 erzeugte Potentialmulde nicht völlig gefüllt werden. Dadurch ist es möglich, an die Elektrode 12 nicht die vollständige negative Spannung, sondern eine etwas niedrigere Spannung anzulegen, so dass die Potentialsperre unter der Elektrode 12 etwas niedriger als unter der Elektrode 10 ist, ohne dass Ladung auf das Gebiet 18 übertragen wird. Solange sich die Spannung an der Elektrode 11 nicht ändert, kann das Gebiet 18 für die Auslesung eines vorhergehenden Signals, das gegebenenfalls schraffiert dargestellt ist, benutzt werden.
Zu tr liegt an der Elektrode 21 eine positve Spannung φ , wodurch der Transistor 20 eingeschaltet ist und das Gebiet 18 mit der Rückstellspannung Vr verbunden wird. Das Ladungspaket, das in dem Gebiet 18 gespeichert ist, wird nun über den Transistor 20 entfernt, wodurch das Gebiet 18 wieder für die Speicherung des sich unter der Elektrode 11 befindenden Ladungspaket bereit ist. Zugleich mit dem Taktimpuls φ wird dem Eingang der Source-Folger-
PHN 10.078 jf 11-5-1982
. M-
schaltung 19 das Nullsignal V zugeführt.
Zu t_ ist die Spannung 0^ an der Elektrode 11 auch negativ, so dass das Potential unter der Elektrode 11 ansteigt. Dadurch, dass die Sperre unter der Elektrode 12 etwas niedriger als unter der Elektrode 10 ist, fliesst die Ladung in das Gebiet 18 und erzeugt dort ein von dem Source-Folger zu messendes Ausgangssignal Vo. Die Signalgrösse wird durch Vs dargestellt.
Für die Auslesung des Signals steht das ganze Zeitintervall zwischen zwei Taktimpulsen φ zur Verfügung, infolge der Tatcache, dass das ganze Signal unverteilt auf das Gebiet 18 zu einem Zeitpunkt übertagen wird, der durch 0K bestimmt wird. Vergleichsweise ist in Fig. 2b die Situation dargestellt, die sich bei einer üblichen Ausgangs— struktur ergibt, bei der die Elektrode 11 die gleichen oder nahezu die gleichen Abmessungen wie die Elektrode 3-10 aufweist. In diesem Falle kann bereits ein - kleiner Teil der Ladung abfliessen, wenn die Elektrode 11 (0£,) positiv und die Elektrode 9 (Φο) negativ wird wegen der etwas niedrigeren Spannung an der Elektrode 12(t^). Bevor die Elektrode 10 (0~) negativ wird, muss nun zunächst das Gebiet 18 zurückgesetzt werden (t_). Erst dann kann an die Elektrode 10 (0~) die negative Taktspannung angelegt werden (to). Bei einem maximalen Ladungspaket wird die Hälfte des Ladungspaket nun bereits'auf das Gebiet 18 übertragen. Der verbleibende Teil der Ladung wird zu tQ übertragen, wenn φ. negativ wird. Das Signal gelangt also zeitlich verteilt in das Äusgangsgebiet 18. Dadurch ist das verfügbare Zeitintervall, in dem ausgelesen werden kann, kleiner. Ausserdem sollen zusätzliche Massnahmen getroffen werden, um aus der Ausgangsspannung Vo das Signal abzuleiten. Dagegen wird das Ladungspaket in der Anordnung nach der Erfindung zu einem Zeitpunkt, der lediglich durch die Taktspannung an der Elektrode 11 bestimmt wird, übertragen.
Es ist einleuchtend, dass sich die Erfindung nicht auf das hier beschriebene Ausführungsbeispiel beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann noch viel Abwandlungen möglich sind« So kann die Erfindung mit
PHN 10.078 /6 11-5-1982
■Al-
Vorteil auch, in Oberflächen-CCD's angewendet werden. Weiter kann die Kapazität der Elektrode 1 1 auch, auf andere Weise als durch Vergrösserung der Abmessungen, gebenenenfalls in Kombination miteinander, vergrössert werden, z.B. dadurch, dass der Halbleiterkörper örtlich dotiert, die Dicke der Oxidschicht geändert oder örtlich ein anderes Dielektrikum als Oxid, wie Siliciumnitrid, mit einer grösseren Dielektrizitätskonstante angebracht wird.
Leerseite

Claims (1)

  1. PHN 10.078 <Π_5-1<)82
    Ρι\ t entansprilclio:
    , 1 j Halbleiteranordnung, die eine vierphasenladungsgekoppelte Anordnung mit einem Halbleiterkörper umfasst, von dem eine Oberfläche mit einer Reihe von Elektroden versehen ist, an die Taktspannungen für die Speicherung und Übertragung elektrischer Ladungspakete angelegt werden können, wobei diese Elektroden eine Anzahl von Gruppen von vier umfassen, wobei die erste Elektrode jeder Gruppe mit einer ersten Taktleitung, die zweite mit einer zweiten Taktleitung, die dritte mit einer dritten Taktleitung und die vierte mit einer vierten Taktleitung verbunden ist, wobei die letzte Elektrode der Reihe mit einem gesonderten Anschluss verbunden ist und neben einer Auslesestufe liegt, deren Kapazität genügend gross ist, um ein maximales Ladungspaket, das unter zwei benachbarten Elektroden ge— speichert werden kann, zu enthalten, dadurch gekennzeichnet, dass die zweitletzte vor der Auslesestufe liegende Elektrode mit dem unterliegenden Teil des Halbleiterkörpers eine Kapazität bildet, die ebenfalls genügend hoch ist, um das genannte maximale Ladungspaket enthalten zu können, bevor Ladung auf die Auslesestufe übertragen wird.
    2. Halbleiteranordnung nach Anspruch V, dadurch gekennzeichnet, dass die zweitletzte Elektrode der Reihe von Elektroden mit dem unterliegenden Halbleiterkörper eine grössere Kapazität als die zwei genannten benachbarten Elektroden bildet.
    3. Halbleiteranordnung; nach Anspruch 2, dadurch gekennzeichnet, dass die Elektroden, die vor der zweitletzten Elektrode liegen, etwa eine gleich grosse Oberfläche aufweisen, und dass die zweitletzte Elektrode eine mindestens zweimal grössere Oberfläche aufweist.
    k. Halbleiteranordnung nach Anspruch 3> dadurch gekennzeichnet, dass die zweitletzte Elektrode eine höchstens etwa dreimal grössere Oberfläche als die vor dex" zweitletz-
    PHN 10.078 . o2« ' 11-5-1982
    ten Elektrode liegenden Elektroden aufweist.
    5. Halbleiteranordnung nach einem oder mehreren der vorstellenden Ansprüche, dadurch gekennzeichnet, dass die vier genannten Taktleitungen mit Mitteln zum Anlegen von Taktspannungen an die Elektrode verbunden sind, wobei an benachbarte Elektroden angelegte Taktspannungen sich, in bezug auf die Phase über mindestens 90 überlappen.
DE19823220084 1981-06-05 1982-05-28 Halbleiteranordnung, die eine vierphasen-ccd umfasst Granted DE3220084A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8102719,A NL186416C (nl) 1981-06-05 1981-06-05 Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting.

Publications (2)

Publication Number Publication Date
DE3220084A1 true DE3220084A1 (de) 1983-01-20
DE3220084C2 DE3220084C2 (de) 1991-03-14

Family

ID=19837602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823220084 Granted DE3220084A1 (de) 1981-06-05 1982-05-28 Halbleiteranordnung, die eine vierphasen-ccd umfasst

Country Status (7)

Country Link
US (1) US4584697A (de)
JP (1) JPS58175A (de)
DE (1) DE3220084A1 (de)
FR (1) FR2511545B1 (de)
GB (1) GB2101400B (de)
IT (1) IT1198375B (de)
NL (1) NL186416C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115227A1 (de) * 1990-05-11 1992-04-30 Gold Star Electronics Ccd-bildwandler

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8500863A (nl) * 1985-03-25 1986-10-16 Philips Nv Ladingsoverdrachtinrichting.
JPS6436073A (en) * 1987-07-31 1989-02-07 Toshiba Corp Manufacture of semiconductor device
JP2606225B2 (ja) * 1987-08-27 1997-04-30 セイコーエプソン株式会社 電荷結合素子
JPH03245504A (ja) * 1990-02-23 1991-11-01 Sumitomo Heavy Ind Ltd 臨界磁場測定装置用磁石
EP0485125B1 (de) * 1990-11-09 1996-07-10 Matsushita Electronics Corporation Ladungsträgeranordnung, Verfahren zu ihrer Herstellung und Verfahren zu ihrer Steuerung
EP0492144A3 (en) * 1990-11-26 1992-08-12 Matsushita Electronics Corporation Charge-coupled device and solid-state imaging device
US6870207B2 (en) 2000-04-24 2005-03-22 The University Of Connecticut III-V charge coupled device suitable for visible, near and far infra-red detection
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5233946B2 (de) * 1971-11-17 1977-08-31
JPS5242357B2 (de) * 1972-06-05 1977-10-24
US3971003A (en) * 1974-11-18 1976-07-20 Rca Corporation Charge coupled device imager
US3986059A (en) * 1975-04-18 1976-10-12 Bell Telephone Laboratories, Incorporated Electrically pulsed charge regenerator for semiconductor charge coupled devices
JPS53134372A (en) * 1977-04-28 1978-11-22 Mitsubishi Electric Corp Charge transfer type semiconductor device and its driving method
GB2010010B (en) * 1977-10-19 1982-02-17 Gen Electric Co Ltd Charge coupled devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-B.: SEQUIN, C.H. und TOMPSETT M.F.: Charge Transfer Devices, New York: Academic Press, Inc. 1975, S. 4, 23-25, 64 und 65 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115227A1 (de) * 1990-05-11 1992-04-30 Gold Star Electronics Ccd-bildwandler
DE4115227B4 (de) * 1990-05-11 2006-06-29 Magnachip Semiconductor, Ltd. CCD-Bildwandler mit vier Taktsignalen

Also Published As

Publication number Publication date
FR2511545A1 (fr) 1983-02-18
NL186416B (nl) 1990-06-18
US4584697A (en) 1986-04-22
NL186416C (nl) 1990-11-16
JPS6249748B2 (de) 1987-10-21
JPS58175A (ja) 1983-01-05
DE3220084C2 (de) 1991-03-14
IT1198375B (it) 1988-12-21
NL8102719A (nl) 1983-01-03
IT8221655A0 (it) 1982-06-02
FR2511545B1 (fr) 1986-07-25
GB2101400B (en) 1984-11-14
GB2101400A (en) 1983-01-12

Similar Documents

Publication Publication Date Title
DE2501934C2 (de) Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens
DE2352184C2 (de) Schaltung zur gleichzeitigen Ablesung und Signalverarbeitung einer ladungsgekoppelten Anordnung sowie Verfahren zum Betrieb derselben
DE2144235C3 (de) Verzögerung sanordnung
DE1920077C2 (de) Schaltungsanordnung zum Übertragen von Ladungen
DE3243565C2 (de)
DE3220084A1 (de) Halbleiteranordnung, die eine vierphasen-ccd umfasst
DE2638976A1 (de) Ladungsuebertragungsanordnung
DE2341899A1 (de) Halbleiteranordnung
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2754987C2 (de) Halbleiter-Speichervorrichtung
DE1945218A1 (de) Integrierte Schaltung
DE3343453C2 (de)
DE3345190C2 (de)
DE2151898C3 (de) Ladungstransporteinrichtung
DE2616476A1 (de) Ladungsregenerator fuer eine halbleiter-ladungsuebertragungsvorrichtung
DE2844248C3 (de) Ladungsübertragungsanordnung
DE2733674C3 (de) Rauscharme Eingangsschaltung für ladungsgekoppelte Schaltungsanordnungen
DE2542698A1 (de) Halbleiteranordnung
DE2721812C2 (de) Auswerteschaltung für eine Ladungsverschiebeanordnung
DE3323799C2 (de)
DE2936704A1 (de) Monolithisch integrierte schaltung mit einem zweidimensionalen bildsensor
DE2703317A1 (de) Ladungsgekoppelte korrelatoranordnung
DE2822746C2 (de)
EP0004870B1 (de) Transversalfilter mit Paralleleingängen.
DE2430947C2 (de) Halbleiterspeichereinheit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee