JP3228238B2 - 固体撮像素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子等に
使用される電荷結合素子（以下、ＣＣＤ；ChargeCouple
d Deviceという。）に関し、特に、電荷の先送り、転
送スピードの遅れ等の転送不良を防止するものに関す
る。

【０００２】

【従来の技術】従来、固体撮像素子としては、通常、イ
オン注入障壁型２相駆動ＣＣＤが用いられる。図９は、
従来のＣＣＤの出力部付近の模式的平面図を示す。図１
０は、図９のＣ−Ｃ線断面図である。図１１は、一般的
な駆動パルスのタイミングチャートと印加定電圧（ＶOG
1、ＶOG2、ＶRD）の電位を示す。図１２（ａ）は、ＣＣ
Ｄの断面図を示し、（ｂ）乃至（ｅ）は、図１１の各時
刻におけるチャネル電位及び電荷転送状態の様子を示
す。

【０００３】図９に示すように、従来の固体撮像素子に
用いられるＣＣＤ１００は、ｎ型半導体基板１１３上に
ｐ型不純物層１１２が形成され、更に、ｐ型不純物層１
１２の上にｎ型不純物層１０５が形成される。ｎ型不純
物層１０５には、ｐ型不純物を注入して形成したバリヤ
領域１１４が等間隔に複数個形成されている。バリヤ領
域の間には、信号電荷Ｑが蓄積されるストレージ領域１
１５が形成される。ｎ型不純物層１０５のバリヤ領域１
１４及びストレージ領域１１５の上に夫々転送電極１０
１が形成されている。

【０００４】バリヤ領域１１４及びストレージ領域１１
５最終部には、最終転送電極１０２が形成されている。
最終転送電極１０２の後端部には、第１出力ゲート電極
１０３が設けられている。更に、第１ゲート電極１０３
の端部には第２出力ゲート電極１０４が設けられてい
る。なお、転送電極１０１、最終転送電極１０２、第１
出力ゲート電極１０３、第２出力ゲート電極１０４は、
２層ポリシリコンにより形成される。

【０００５】図１０に示すように、そして、ｎ型不純物
層１０５内を転送されてきた信号電荷の転送を受ける電
荷検出用のフローティングダイオード１０６が設けられ
る。このフローティングダイオード１０６は、第２出力
ゲート電極１０４とリセットゲート電極１０７との間に
おいて、ｎ型不純物層１０５とｐ型不純物層１１２との
間のｐｎ結合を含んで構成される。

【０００６】更に、フローティングダイオード１０６の
電位を定期的にリセットドレイン１０８の電位にリセッ
トするためのリセットゲート電極１０７が設けられてい
ると共に、ＭＯＳトランジスタ１０９と負荷抵抗１１０
とからなる出力プリアンプが接続されている。出力プリ
アンプは、出力端子１１１により電圧を出力することが
できる。

【０００７】次に、信号電荷Ｑの転送及び出力電圧の検
出動作について説明する。図１１に示すように、Ｖ1H
（＝Ｖ2H）、Ｖ1L（＝Ｖ2L）は夫々φ1（φ2）パルスの
高位と低位の電位を示し、ＶRH、ＶRLはリセットパルス
ΦRの高位と低位の電位を示す。そして、転送電極１０
１には、２相の転送クロックφ１、φ２が、最終転送電
極１０２にはφ1L（＝φ１）が、第１出力ゲート電極１
０３には固定の第１出力ゲート電圧ＶOG1が、第２出力
ゲート電極１０４には固定の第２出力ゲート電圧ＶOG2
が、リセットゲート電極１０７にはリセットパルスΦR
が、リセットドレイン１０８には固定のリセットドレイ
ン電圧ＶRDが印加される。

【０００８】この場合、第１出力ゲート電極１０３に印
加されるゲート電圧ＶOG1は、第１出力ゲート電極１０
３下の電荷転送チャネル電位ＶSOG1が、転送電極１０１
にＶ1Lが印加された場合の転送電極１０１下のストレー
ジ領域１１５のチャネル電位ＶＳＬより深く、なおかつ
Ｖ1Hが印加された場合の転送電極１０１下のストレージ
領域１１５のチャネル電位ＶSHよりも浅くなるように設
定される。また、ゲート電圧ＶOG2は、第２出力ゲート
電極１０４下のチャネル電位ＶSOG2が第１出力ゲート電
極１０３下のチャネル電位ＶSOG1よりも深くなるように
設定されている。更に、リセットゲート電極１０７に印
加されるリセットパルスΦRの高電位ＶRHは、その場合
のリセットゲート電極１０７下のチャネル電位がリセッ
トドレイン１０８に印加される定電圧ＶRDよりも浅くな
るように設定される。

【０００９】図１２において、図中に示されるハッチン
グ部は信号電荷Ｑが注入されたポテンシャル井戸を示し
ている。図１２（ｂ）に示すように、時刻ｔ＝ｔ1にお
いて信号電荷Ｑ1は最終転送電極１０２下のストレージ
領域１１５に蓄積されている。この信号電荷Ｑ1は、図
１２（ｃ）に示すように、時刻ｔ＝ｔ2において、第１
及び２出力ゲート電極１０３、１０４下を通過して電荷
検出用フローティングダイオード１０６に注入される。

【００１０】この場合、電荷検出用のフローティングダ
イオード１０６の電位変化をΔＶとすると、ΔＶは、フ
ローティングダイオード１０６の接合容量をＣ１、フロ
ーティングダイオード１０６とリセットゲート電極１０
７の間のカップリング容量をＣ２、同じくフローティン
グダイオード１０６と第２出力ゲート電圧１０４の間の
カップリング容量をＣ３、フローティングダイオード１
０６からＭＯＳトランジスタ１０９（図９参照）への配
線容量をＣ４及びＭＯＳトランジスタ１０９の入力容量
をＣ５とすると、下記数式１のように表すことができ
る。

【００１１】

【数１】 ΔＶ＝Ｑ1／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５）

【００１２】この電位変化ΔＶは、ＭＯＳトランジスタ
１０９と負荷抵抗１１０とにより構成される出力アンプ
に入力され、その出力端子１１１から出力電圧ＶOUTと
して検出される。

【００１３】また、図１２（ｄ）に示すように、時刻ｔ
＝ｔ3において、時刻ｔ＝ｔ2で電圧として検出された信
号電荷Ｑ1はリセットゲート電極１０７にＶRHが印加さ
れることにより、リセットドレイン１０８を通して外部
に排出されると共に、次の信号電荷Ｑ2が最終段転送電
極１０２下のストレージ領域１１５に蓄積される。続い
て図１２（ｅ）に示すように、時刻ｔ＝ｔ4においてリ
セットゲート電極１０７にＶRLが印加されて時刻ｔ＝ｔ
1の状態に戻る。

【００１４】以下、これらの一連の動作を繰り返すこと
によって信号電荷Ｑ1、Ｑ2、Ｑ3…Ｑｎが出力電圧とし
て順次検出される。

【００１５】

【発明が解決しようとする課題】しかしながら、近時、
画素の縮小及び、画素間のライン間隔の減少により転送
電極１０１下のストレージ領域１１５が縮小傾向にあ
り、ストレージ領域１１５に蓄積可能な最大電荷量（以
下、Ｑmaxという。）が小さくなり、通常の使用条件に
おいてもＱmaxに近い電荷量を転送しなければならなく
なっている。

【００１６】そのために、図１３（ｂ）に示すように、
第１出力ゲート電極１０３下の電荷転送チャネル電位Ｖ
SOG1が、最終転送電極１０２下のストレージ領域１１５
に蓄積される電荷の電位ＶSQより深くなると、最終転送
電極下１０２のストレージ領域１１５に電荷Ｑ1を完全
に蓄積できず、蓄積されるべき信号電荷Ｑ1の一部が、
第１、第２出力ゲート電極１０３、１０４を通り、フロ
ーティングダイオード１０６に注入され、電荷の先送り
現象が発生してしまうという問題点があった。

【００１７】上述の問題点を防止するためには、図１３
（ｃ）に示すように、第１出力ゲート電極１０３下の電
荷転送チャネル電位ＶSOG1を、最終転送電極１０２下の
ストレージ領域１１５に蓄積される電荷の電位より浅く
すればよい。しかし、図１３（ｄ）に示すように、ｔ＝
ｔ２の転送時に第１出力ゲート電極１０３下の電荷転送
チャネル電位ＶSOG1と、転送電極にＶ１Lが印加された
場合の転送電極下のストレージ領域１１５のチャネル電
位ＶSLとの電位差が小さくなり最終転送電極１０２下の
ストレージ領域１１５に蓄積された信号電荷Ｑが第１、
第２出力ゲート電極１０３、１０４を通り、フローティ
ングダイオード１０６に転送されるスピードが遅くなる
という問題点がある。

【００１８】また、図１３（ｅ）に示すように、ｔ＝ｔ
２の場合の転送時に第１出力ゲート電極１０３下の電荷
転送チャネル電位ＶSOG1が、転送電極１０１にＶ１Lが
印加された場合の転送電極１０１下のストレージ領域１
１５のチャネル電位ＶSLより浅くなると、最終転送電極
１０２下のストレージ領域１１５に蓄積された信号電荷
Ｑがすべて排出されなくなってしまい信号電荷Ｑの転送
不良を生じるという問題点もある。

【００１９】本発明はかかる問題点に鑑みてなされたも
のであって、固体撮像素子に用いられるＣＣＤにおい
て、最終転送電極側から電荷検出用のフローティングダ
イオード側への電荷の先送り、転送スピードの遅れ及び
転送不良を防止することができる固体撮像素子を提供す
ることを目的とする。

【００２０】

【課題を解決するための手段】本願第１発明に係る固体
撮像素子は、信号電荷が移動自在な電荷転送領域と、２
相クロックの転送クロックにより前記信号電荷を転送す
る複数の転送電極と、前記信号電荷の逆転送を防ぐ複数
のバリヤ領域と、前記信号電荷を出力ゲート電極を介し
て取り出して電圧変換する出力部と、を有し、前記転送
電極と出力部との間には、複数の出力ゲート電極が設け
られ、前記転送電極の内、前記出力部に最も近い位置に
形成されている最終転送電極の出力部側に隣接する出力
ゲート電極が第１の可変出力ゲート電極であり、前記第
１の可変出力ゲート電極に印加される転送クロックは、
前記転送クロックのうち、前記最終転送電極に印加され
る転送クロックと逆位相の転送クロックと同期し、前記
第１の可変出力ゲート電極の高位の電位は、前記第１の
可変出力ゲート電極下のストレージ領域のチャネル電位
が前記最終転送電極に低位の電位が印加されているとき
の前記最終転送電極下のストレージ領域のチャネル電位
より深く、前記第１の可変出力ゲート電極に隣接する第
２の出力ゲート電極下のストレージ領域のチャネル電位
より浅くなるようにし、前記第１の可変出力ゲート電極
の低位の電位は、前記第１の可変出力ゲート電極下のス
トレージ領域のチャネル電位が前記最終転送電極のスト
レージ領域のチャネル電位より浅くなるようにすること
を特徴とする。

【００２１】本願第２発明に係る固体撮像素子は、信号
電荷が移動自在な電荷転送領域と、２相クロックの転送
クロックにより前記信号電荷を転送する複数の転送電極
と、前記信号電荷の逆転送を防ぐ複数のバリヤ領域と、
前記信号電荷を出力ゲート電極を介して取り出して電圧
変換する出力部と、を有し、前記転送電極と出力部との
間には、複数の出力ゲート電極が設けられ、前記転送電
極の内、前記出力部に最も近い位置に形成されている最
終転送電極の出力部側に隣接されると共に、前記バリヤ
領域の上に第１の可変出力ゲート電極が形成されてお
り、前記第１の可変出力ゲート電極には前記最終転送電
極に印加される転送クロックと逆位相の転送クロックが
印加され、前記第１の可変出力ゲート電極の高位の電位
は、前記第１の可変出力ゲート電極に隣接する第２の出
力ゲート電極下のストレージ領域のチャネル電位が前記
第１の可変出力ゲート電極下のストレージ領域のチャネ
ル電位よりも常に深くなるようにし、前記第１の可変出
力ゲート電極の低位の電位は、前記第１の可変出力ゲー
ト電極下のストレージ領域のチャネル電位が前記最終転
送電極のストレージ領域のチャネル電位より浅くなるよ
うにすることを特徴とする。

【００２２】本願第１発明に係る固体撮像素子において
は、前記第１の可変出力ゲート電極は、前記転送電極に
印加される前記転送クロックと同一周期で振幅が異なる
転送クロックにより駆動され、前記第２の出力ゲート電
極にはクロックが印加されず、固定電圧を印加するよう
に構成することができる。

【００２３】また、本発明においては、前記出力ゲート
電極は、２個形成されていることが好ましい。

【００２４】前記第１の可変出力ゲート電極には、前記
転送クロックのうち、前記最終転送電極に印加される転
送クロックと逆位相の転送クロックが印加され、前記第
２の出力ゲート電極下のストレージ領域のチャネル電位
は前記第１の可変出力ゲート電極下のストレージ領域の
チャネル電位よりも常に深く、前記第１の可変出力ゲー
ト電極の低位の電位は前記最終転送電極のストレージ領
域のチャネル電位より浅いことが好ましい。

【００２５】本願第１発明に係る固体撮像素子において
は、フローティングダイオードに最も近い位置に形成さ
れている転送電極は、最終転送電極であり、この最終転
送電極のフローティングダイオード側には、第１の可変
出力ゲート電極が隣接して形成され、更に、この第１の
可変出力ゲート電極に隣接して第２の出力ゲート電極が
形成されている。これにより、第１の可変出力ゲート電
極を、最終転送電極に印加される第１転送クロックと逆
位相の第２転送クロックで駆動させて、第１の可変出力
ゲート電極の高位の電位を第１の可変ゲート電極下のチ
ャネル電位が最終転送電極に低位の電位が印加されてい
るとき、この最終転送電極下のチャネル電位より深く、
第２の出力ゲート電極下のチャネル電位より浅くし、前
記第１の可変出力ゲート電極の低位の電位を前記最終転
送電極の電荷転送領域のチャネル電位より浅くすること
により、第１の可変出力ゲート電極下のチャネル電位を
可変させることができる。従って、信号電荷が確実に蓄
積され、最終転送電極のストレージ領域に蓄積される信
号電荷の先送り、転送スピードの遅れ、及び転送不良を
防止することができる。

【００２６】また、本願第２発明に係る固体撮像素子に
おいては、第１の可変出力ゲート電極として、転送電極
をバリヤ領域の上に形成して、２相クロックの一方の駆
動パルスである最終転送電極に印加される転送クロック
と逆位相の転送クロックを第１の可変出力ゲート電極に
印加し、第２の出力ゲート電極下のチャネル電位を第１
の可変出力ゲート電極下のチャネル電位よりも常に深
し、前記第１の可変出力ゲート電極の低位の電位は前記
最終転送電極の電荷転送領域のチャネル電位より浅くす
ることにより、信号電荷をポテンシャルの井戸に閉じ込
めることができる。従って、信号電荷のストレージ領域
での蓄積を確実にし、転送漏れ、先送り及び転送不良を
起こすことなく信号電荷を転送することができる。

【００２７】

【発明の実施の形態】以下、本発明の実施例に係る固体
撮像素子について、添付の図面を参照して具体的に説明
する。本発明の実施例の構成を以下に説明する。図１
は、本発明の第１実施例に係る固体撮像素子に用いられ
るＣＣＤの出力部付近の模式図である。図２は、図１の
Ａ−Ａ線断面図である。図３は、ＣＣＤ駆動パルスのタ
イミングチャート及び印加電圧を示すグラフ図である。
図４（ａ）は、ＣＣＤの断面図を示し、（ｂ）乃至
（ｅ）は、図３の各時刻におけるチャネル電位及び電荷
転送状態を示す模式図である。

【００２８】図１に示すように、本実施例に係る固体撮
像素子に用いられるＣＣＤ１においては、ｎ型半導体基
板１４上にｐ型不純物層１３が形成され、更に、このｐ
型不純物層１３の上に信号電荷Ｑが移動自在な電荷転送
領域となるｎ型不純物層６が形成され、このｎ型不純物
層６の表面上には絶縁膜として酸化膜が形成されてい
る。なお、このｎ型半導体基板１４、ｐ型不純物層１３
及びｎ型不純物層６はＳｉで形成することができ、絶縁
膜もＳｉ酸化膜とすることができる。

【００２９】ｎ型不純物層６の表面には、ｐ型不純物を
注入して形成したバリヤ領域１５が信号電荷Ｑの逆転送
を防止するために等間隔に複数個形成されている。ｎ型
不純物層６のバリヤ領域１５上に夫々、転送電極２が形
成されている。フローティングダイオード７に最も近い
位置に形成されている転送電極２は、最終転送電極３で
あり、この最終転送電極３のフローティングダイオード
７側には、出力ゲート電極が２個形成されている。一方
の出力ゲート電極は、可変出力ゲート電極であり、第１
可変出力ゲート電極４として最終転送電極３のフローテ
ィングダイオード７側に隣接して形成されている。更
に、残る出力ゲート電極は、第１可変出力ゲート電極４
のフローティングダイオード７側に隣接して第２出力ゲ
ート電極５として形成されている。なお、転送電極２、
最終転送電極３、第１可変出力ゲート電極４及び第２出
力ゲート電極５は、２層ポリシリコンにより形成され
る。

【００３０】また、図２に示すように、ｎ型不純物層内
を転送されてきた信号電荷Ｑの転送を受ける電荷検出用
のフローティングダイオード７が設けられている。この
フローティングダイオード７は、第２出力ゲート電極５
とリセットゲート電極８との間において、ｎ型不純物層
６とｐ型不純物層１３との間のｐｎ結合を含んで構成さ
れている。

【００３１】更に、フローティングダイオード７の電位
を定期的にリセットドレイン９の電位にリセットするた
めのリセットゲート電極８が設けられていると共に、ゲ
ート電極が出力部であるフローティングダイオード７に
接続され、ＭＯＳトランジスタ１０と負荷抵抗１１とか
らなる出力プリアンプが接続されている。この出力プリ
アンプの出力端子１２から電圧を出力させることができ
る。

【００３２】そして、転送電極２には、２相クロックの
転送クロックφ１、φ２が、最終転送電極３には転送ク
ロックφ1L、第１可変出力ゲート電極４には、φ２に同
期し振幅が異なる転送クロックである第２転送クロック
φ２’が、第２出力ゲート電極５には固定の第２の出力
ゲート電圧ＶOG2が、リセットゲート電極８にはリセッ
トパルスΦRが、リセットドレイン９には固定のリセッ
トドレイン電圧ＶRDが印加される。

【００３３】次に本発明の実施例の動作について説明す
る。図３において、Ｖ1H（＝Ｖ2H）、Ｖ1L（＝Ｖ2L）は
夫々φ1（φ2）の高位と低位の電位を示し、ＶRH、ＶRL
はリセットパルスΦRの高位と低位の電位を示し、Ｖ2
H’、Ｖ2L’は、第２転送クロックφ２’の高位と低位
の電位を示している。また、φ1とφ2は夫々、逆位相の
関係になっている。

【００３４】この場合、第１可変出力ゲート電極４に印
加されるパルスである第２転送クロックφ２’は、φ2
パルスと同期して駆動し、Ｖ2L'は第１可変出力ゲート
電極４にＶ2L'が印加された場合のゲート電極下のチャ
ネル電位ＶS2L'が、転送電極２にＶ2Lが印加された場合
の転送電極下のストレージ領域１６のチャネル電位ＶSL
と同じになるように、Ｖ2H'は第１可変出力ゲート電極
４にＶ2H'が印加された場合のゲート電極下の電荷転送
チャネルの電位ＶS2H'が、転送電極２にＶ1Lが印加され
た場合の転送電極下のストレージ領域１６のチャネル電
位ＶSLよりも深くなるように、また、第２出力ゲート電
極５にＶOG2が印加された場合のチャネル電位ＶSOG2よ
り浅くなるように設定されている。また、ゲート電圧Ｖ
OG2は、第２出力ゲート電極５下のチャネル電位ＶSOG2
が第１可変出力ゲート電極４下のチャネル電位ＶS2H'よ
り常に深くなるように設定されている。更に、リセット
ゲート電極８に印加されるリセットパルスΦRの高電位
ＶRHは、その場合のリセットゲート電極８下のチャネル
電位がリセットドレイン９に印加される定電圧ＶRDより
浅くなるように設定されている。

【００３５】本実施例において、最終転送電極３のスト
レージ領域１６に信号電荷Ｑを蓄積する場合（φ1Lに、
Ｖ1Hが印加された場合 ｔ＝ｔ1、ｔ3、ｔ4）には、第
１可変出力ゲート電極４下のチャネル電位が、最終転送
電極３下のストレージ領域１６のチャネル電位よりも浅
くなるように設定し、信号電荷Ｑが電荷検出用フローテ
ィングダイオード７へこぼれないようにして、信号電荷
Ｑの先送りを防止する。

【００３６】また、最終転送電極３のストレージ領域１
６の信号電荷Ｑを電荷検出用のフローティングダイオー
ド７へ転送する場合（φ1Lに、Ｖ1Lが印加された場合
ｔ＝ｔ2）には、第１可変出力ゲート電極４下のチャネ
ル電位を最終転送電極３下のストレージ領域１６のチャ
ネル電位よりも深くして、チャネル電位差を大きく設定
し、信号電荷Ｑが完全に電荷検出用のフローティングダ
イオード７へ転送されると共に、信号電荷Ｑの転送不良
及び転送スピードの遅れを防止するものである。

【００３７】図４（ｂ）に示すように、時刻ｔ＝ｔ1に
おいて信号電荷Ｑ1は最終転送電極３下のストレージ領
域１６に蓄積されている。この間、第１可変出力ゲート
電極４には、Ｖ2L'が印加され、第１可変出力ゲート電
極４下のチャネル電位が浅くなり、電荷Ｑ1が最終転送
電極３下のストレージ領域１６より電荷検出用のフロー
ティングダイオ−ド７側に先送りされるのを防止する。

【００３８】図４（ｃ）に示すように、時刻ｔ＝ｔ2に
おいて信号電荷Ｑ1は第１可変出力ゲート電極４、第２
出力ゲート電極５下を通過して電荷検出用のフローティ
ングダイオード７に注入される。この間、第１可変出力
ゲート電極４には、Ｖ2H'が印加され、第１可変出力ゲ
ート電極４下のチャネル電位が深くなり時刻ｔ＝ｔ1で
最終転送電極３下のストレージ領域１６に蓄積されてい
た信号電荷Ｑ1が完全に電荷検出用のフローティングダ
イオード７に転送され、転送残りを防止している。ま
た、この場合には、第１可変出力ゲート電極４下のチャ
ネル電位ＶS2H'と最終転送電極３下のチャネル電位ＶSL
の電位差をより大きくし信号電荷Ｑの転送スピードの遅
れを防止している。

【００３９】この場合、電荷検出用のフローティングダ
イオード７の信号電荷Ｑの電位変化をΔＶとすると、Δ
Ｖは、フローティングダイオード７の接合容量をＣ１、
フローティングダイオード７とリセットゲート電極８の
間のカップリング容量をＣ２、同じくフローティングダ
イオード７と第２出力ゲート電極５電圧の間のカップリ
ング容量をＣ３、フローティングダイオード７からＭＯ
Ｓトランジスタ１０への配線容量をＣ４、ＭＯＳトラン
ジスタ１０の入力容量をＣ５として下記数式２のように
表すことができる。

【００４０】

【数２】 ΔＶ＝Ｑ1／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５）

【００４１】この電位変化ΔＶはＭＯＳトランジスタ１
０と負荷抵抗１１により構成される出力アンプに入力さ
れ、その出力端子１２から出力電圧ＶOUTとして検出さ
れる。

【００４２】図４（ｄ）に示すように、時刻ｔ＝ｔ3に
おいて時刻ｔ＝ｔ2で電圧として検出された信号電荷Ｑ1
はリセットゲート電極８にＶRHが印加されることにより
リセットドレイン９を通して外部に排出され、同時に次
の信号電荷Ｑ2が最終段転送電極３下のストレージ領域
１６に蓄積される。

【００４３】続いて、図４（ｅ）に示すように、時刻ｔ
＝ｔ4においてリセットゲート電極８にＶRLが印加され
て時刻ｔ＝ｔ1の状態に戻る。

【００４４】以下、これらの一連の動作を繰り返すこと
によって信号電荷Ｑ1、Ｑ2、Ｑ3…Ｑｎが出力電圧とし
て順次検出される。

【００４５】本実施例においては、第１可変出力ゲート
電極４を、φ２の転送クロックと振幅が異なる第２転送
クロックφ２’で駆動させることにより、第１可変出力
ゲート電極４下のチャネル電位を可変させることができ
る。これにより、信号電荷Ｑが確実に蓄積され、最終転
送電極３のストレージ領域１６に蓄積される信号電荷Ｑ
の先送り、転送スピードの遅れ、及び転送不良を防止す
ることができる。

【００４６】次に、本発明の他の実施例について、添付
した図面を参照して説明する、なお、図１乃至図４に示
す実施例と同一構成には、同一符号を付しその詳細な説
明は省略する。図５は、本発明の他の実施例に係る固体
撮像素子に用いられるＣＣＤの出力部付近を示す模式図
である。図６は、図５のＢ−Ｂ線断面図である。図７
は、本発明の他の実施例に係る固体撮像素子に用いられ
るＣＣＤの駆動パルスのタイミングチャートと印加電圧
の電位を示すグラフ図である。図８（ａ）は、ＣＣＤの
断面図を示し、（ｂ）乃至（ｅ）は、図７の各時刻にお
ける電荷のポテンシャル及び電荷転送の状態を示す模式
図である。

【００４７】図５及び図６に示すように、本実施例は実
施例と比較して第１可変出力ゲート電極４として、転送
電極がバリヤ領域１５の上に形成されている点で異な
り、それ以外は、実施例と同一構成である。即ち、第１
可変出力ゲート電極４下に同一電極下のチャネルに電位
差をつけるためにｐ型不純物を注入して形成されるバリ
ヤ領域１５が設けられている。また、最終転送電極３は
２層のポリシリコンで形成されている。

【００４８】次に、本実施例のＣＣＤ１の動作について
説明する。転送電極２には、２相の転送クロックφ１、
φ２が、最終転送電極３には転送クロックφ１、第１可
変出力ゲート電極４には、転送クロックと同じφ２が、
第２出力ゲート電極５には固定の第２出力ゲート電圧Ｖ
OG2が、リセットゲート電極８にはリセットパルスΦRが
印加され、リセットドレイン９には固定のリセットドレ
イン電圧ＶRDが印加される。

【００４９】図８（ｂ）に示すように、時刻ｔ＝ｔ1に
おいて信号電荷Ｑ1は最終転送電極３下のストレージ領
域１６に蓄積されている。この間、第１可変出力ゲート
電極４には、Ｖ2Lが印加され、第１可変出力ゲート電極
４下のチャネル電位が浅くなり（従来より）、信号電荷
Ｑ1が最終転送電極３下のストレージ領域１６よりフロ
ーティングダイオ−ド７側に先送りされるのを防止す
る。

【００５０】図８（ｃ）に示すように、時刻ｔ＝ｔ2に
おいて信号電荷Ｑ1は第１可変出力ゲート電極４、第２
出力ゲート電極５下を通過して電荷検出用のフローティ
ングダイオード７に注入される。この間、第１可変出力
ゲート電極４には、Ｖ2Hが印加され、第１可変出力ゲー
ト電極４下のチャネル電位が深くなり時刻ｔ＝ｔ1で最
終転送電極３下のストレージ領域１６に蓄積されていた
電荷Ｑ1が完全に転送され、転送スピードの遅れと転送
残りを防止する。

【００５１】図８（ｄ）に示すように、時刻ｔ＝ｔ3に
おいて時刻ｔ＝ｔ2で電圧として検出された信号電荷Ｑ1
はリセットゲート電極８にＶRHが印加されることにより
リセットドレイン９を通して外部に排出され、同時に次
の信号電荷Ｑ2が最終段転送電極３下のストレージ領域
１６に蓄積される。

【００５２】続いて、図８（ｅ）に示すように、時刻ｔ
＝ｔ4においてリセットゲート電極８にＶRLが印加され
て時刻ｔ＝ｔ1の状態に戻る。

【００５３】本実施例においては、第１可変出力ゲート
電極４として、転送電極がバリヤ領域１５の上に形成し
て、２相クロックの一方の駆動パルスである転送クロッ
クφ２を第１可変出力ゲート電極４に印加することによ
り、信号電荷Ｑをポテンシャルの井戸に閉じ込めること
ができ、信号電荷Ｑのストレージ領域１６での蓄積を確
実にし、転送漏れ、先送り及び転送不良を起こすことな
く信号電荷Ｑを転送することができる。

【００５４】上述のいずれの実施例においても出力ゲー
ト電極を２個形成されている構成としたが、これに特に
限定されるものではなく、第１可変出力ゲート電極４を
最終転送電極３のフローティングダイオード７側に隣接
して１個設けると共に、出力ゲート電極を複数個設ける
構成とすることができる。

【００５５】

【発明の効果】以上詳述したように本発明においては、
第１の可変出力ゲート電極を、最終転送電極に印加され
る第１転送クロックと逆位相の第２転送クロックで駆動
させて、第１の可変出力ゲート電極の高位の電位は、前
記第１の可変出力ゲート電極下のストレージ領域のチャ
ネル電位が最終転送電極に低位の電位が印加されている
ときの前記最終転送電極下のストレージ領域のチャネル
電位より深く、この第１の可変出力ゲート電極に隣接す
る第２の出力ゲート電極下のストレージ領域のチャネル
電位より浅くなるようにし、第１の可変出力ゲート電極
の低位の電位は、この第１の可変出力ゲート電極下のス
トレージ領域のチャネル電位が最終転送電極のストレー
ジ領域のチャネル電位より浅くなるようにしているの
で、第１の可変出力ゲート電極下のチャネル電位を可変
させることができ、信号電荷が確実に蓄積され、最終転
送電極のストレージ領域に蓄積される信号電荷の先送
り、転送スピードの遅れ、及び転送不良を防止すること
ができる。また、信号電荷が第１の可変出力ゲート電極
及び第２の出力ゲート電極下を通過して電荷検出用のフ
ローティングダイオードに注入される間、第１の可変出
力ゲート電極下のチャネル電位を深くすることにより、
最終転送電極下のストレージ領域に蓄積されていた信号
電荷が完全にフローティングダイオードに転送され、信
号電荷の転送スピードの遅れと転送残りを防止すること
ができる。

【００５６】また、駆動パルスの１成分である転送クロ
ックφ２を第１の可変出力ゲート電極に印加することに
より、電荷をポテンシャルの井戸に閉じ込めることがで
き、電荷のストレージ領域での蓄積を確実にし、転送漏
れ、先送り及び転送不良を起こすことなく電荷を転送す
ることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係るＣＣＤの出力部の模式図
である。

【図２】図１のＡ−Ａ線断面図である。

【図３】本発明の実施例に係るＣＣＤの駆動パルスのタ
イミングチャート及び印加電圧の電位を示すグラフ図で
ある。

【図４】（ａ）は、ＣＣＤの断面図を示し、（ｂ）乃至
（ｅ）は、図３の各時刻におけるチャネル電位及び電荷
転送状態を示す模式図である。

【図５】本発明の他の実施例に係るＣＣＤの出力部の模
式図である。

【図６】図５のＢ−Ｂ線断面図である。

【図７】本発明の他の実施例に係るＣＣＤの駆動パルス
のタイミングチャート及び印加電圧の電位を示すグラフ
図である。

【図８】（ａ）は、ＣＣＤの断面図を示し、（ｂ）乃至
（ｅ）は、図７の各時刻におけるチャネル電位及び電荷
転送状態を示す模式図である。

【図９】従来のＣＣＤの出力部を示す模式図である。

【図１０】図９のＣ−Ｃ線断面図である。

【図１１】従来のＣＣＤの駆動パルスのタイミングチャ
ート及び印加電圧の電位を示すグラフ図である。

【図１２】（ａ）は、ＣＣＤの断面図を示し、（ｂ）乃
至（ｅ）は、図１１の各時刻におけるチャネル電位及び
電荷転送状態を示す模式図である。

【図１３】（ａ）は、ＣＣＤの断面図を示し、（ｂ）乃
至（ｅ）は、転送不良時のチャネル電位及び電荷転送状
態を示す模式図である。

【符号の説明】

１、１００；電荷結合素子（ＣＣＤ） ２、１０１；転送電極 ３、１０２；最終転送電極 ４；第１可変出力ゲート電極 ５、１０４；第２出力ゲート電極 ６、１０５；ｎ型不純物層 ７、１０６；フローティングダイオード ８、１０７；リセットゲート電極 ９、１０８；リセットドレイン １０、１０９；ＭＯＳトランジスタ １１、１１０；負荷抵抗 １２、１１１；プリアンプ出力端子 １３、１１２；ｐ型不純物層 １４、１１３；ｎ型半導体基板 １５、１１４；バリヤ領域 １６、１１５；ストレージ領域 １０３；第１出力ゲート電極 Ｑ；信号電荷 φ２’；第２転送クロック

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/14 - 27/148

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 信号電荷が移動自在な電荷転送領域と、
   ２相クロックの転送クロックにより前記信号電荷を転送
   する複数の転送電極と、前記信号電荷の逆転送を防ぐ複
   数のバリヤ領域と、前記信号電荷を出力ゲート電極を介
   して取り出して電圧変換する出力部と、を有し、前記転
   送電極と出力部との間には、複数の出力ゲート電極が設
   けられ、前記転送電極の内、前記出力部に最も近い位置
   に形成されている最終転送電極の出力部側に隣接する出
   力ゲート電極が第１の可変出力ゲート電極であり、前記
   第１の可変出力ゲート電極に印加される転送クロック
   は、前記転送クロックのうち、前記最終転送電極に印加
   される転送クロックと逆位相の転送クロックと同期し、
   前記第１の可変出力ゲート電極の高位の電位は、前記第
   １の可変出力ゲート電極下のストレージ領域のチャネル
   電位が前記最終転送電極に低位の電位が印加されている
   ときの前記最終転送電極下のストレージ領域のチャネル
   電位より深く、前記第１の可変出力ゲート電極に隣接す
   る第２の出力ゲート電極下のストレージ領域のチャネル
   電位より浅くなるようにし、前記第１の可変出力ゲート
   電極の低位の電位は、前記第１の可変出力ゲート電極下
   のストレージ領域のチャネル電位が前記最終転送電極の
   ストレージ領域のチャネル電位より浅くなるようにする
   ことを特徴とする固体撮像素子。
2. 【請求項２】 前記第１の可変出力ゲート電極は、前記
   転送電極に印加される前記転送クロックと同一周期で振
   幅が異なる転送クロックにより駆動され、前記第２の出
   力ゲート電極にはクロックが印加されず、固定電圧が印
   加されることを特徴とする請求項１に記載の固体撮像素
   子。
3. 【請求項３】 前記第１の可変出力ゲート電極には、前
   記転送クロックのうち、前記最終転送電極に印加される
   転送クロックと逆位相の転送クロックが印加され、前記
   第２の出力ゲート電極下のストレージ領域のチャネル電
   位は前記第１の可変出力ゲート電極下のストレージ領域
   のチャネル電位よりも常に深く、前記第１の可変出力ゲ
   ート電極の低位の電位は前記最終転送電極のストレージ
   領域のチャネル電位より浅いことを特徴とする請求項１
   又は２に記載の固体撮像素子。
4. 【請求項４】 前記出力ゲート電極は、２個形成されて
   いることを特徴とする請求項１乃至３のいずれか１項に
   記載の固体撮像素子。
5. 【請求項５】 信号電荷が移動自在な電荷転送領域と、
   ２相クロックの転送クロックにより前記信号電荷を転送
   する複数の転送電極と、前記信号電荷の逆転送を防ぐ複
   数のバリヤ領域と、前記信号電荷を出力ゲート電極を介
   して取り出して電圧変換する出力部と、を有し、前記転
   送電極と出力部との間には、複数の出力ゲート電極が設
   けられ、前記転送電極の内、前記出力部に最も近い位置
   に形成されている最終転送電極の出力部側に隣接される
   と共に、前記バリヤ領域の上に第１の可変出力ゲート電
   極が形成されており、前記第１の可変出力ゲート電極に
   は前記最終転送電極に印加される転送クロックと逆位相
   の転送クロックが印加され、前記第１の可変出力ゲート
   電極の高位の電位は、前記第１の可変出力ゲート電極に
   隣接する第２の出力ゲート電極下のストレージ領域のチ
   ャネル電位が前記第１の可変出力ゲート電極下のストレ
   ージ領域のチャネル電位よりも常に深くなるようにし、
   前記第１の可変出力ゲート電極の低位の電位は、前記第
   １の可変出力ゲート電極下のストレージ領域のチャネル
   電位が前記最終転送電極のストレージ領域のチャネル電
   位より浅くなるようにすることを特徴とする固体撮像素
   子。
6. 【請求項６】 前記出力ゲート電極は、２個形成されて
   いることを特徴とする請求項５に記載の固体撮像素子。