JPH03291946A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リニアセンサ、２次元センサ（所謂イメージ
ヤ）等の固体撮像素子、特にその出力部に関する。

〔発明の概要］ 本発明は、固体撮像素子に係わＤ、その電荷転送部の最
終段の電荷を浮遊拡散領域に転送する読み出しゲート部
と、リセットパルスによって浮遊拡散領域の電荷をリセ
ットするリセットゲート部を有する出力部において、リ
セットゲート部のオフレベル時のポテンシャルと読み出
しゲート部のポテンシャルを一致させると共に、リセッ
トゲート部のオフレベルを０■とし、読み出しゲート部
に与えるＤ、Ｃ電圧をＯ■とすることによって、リセッ
トゲート部の電位に基づく浮遊拡散領域でのリセット電
位の変動を低減化し、且つ回路の筒略化及び読み出しゲ
ート部の電圧の安定化を図るようにしたものである。

〔従来の技術］ 第５図及び第６図は従来のリニアセンサ、２次元センサ
（所謂イメージヤ）等の固体撮像素子の出力部を示す。

第６図において、（１）は第１導電形例えばｎ形の半導
体基板を示し、この基板（１）上に第２導電形即ちｐ形
の半導体層（２）及び第１導電形即ちｎ形の埋込みチャ
ンネル層（３）が順次形成される。この埋込みチャンネ
ル層（３）上にゲート絶縁膜（４）を介してストレージ
電極（５Ｓ）及びトランスファ電極（５Ｔ）からなる転
送電極（６）が電荷転送方向に向って複数配列されて所
謂ＣＣＤ構造の電荷転送部即ち２相駆動の出力シフトレ
ジスタ部（７）が形成され、その最終段ビットの後段に
ゲート電極（８）を有してなる読み出しゲート部（９）
を介して浮遊拡散領域（１０）が形成される。浮遊拡散
領域（１０）は図示せざるも、同一基板上に形成された
検出用ＭＯ３）ランジスタのゲートに接続される。さら
に、浮遊拡散領域（１０）とリセット用ドレイン領域（
１２）との間にゲート電極（１３）を有してなるリセッ
トゲート部（１１）が設けられる。

ここで、通常、埋込みチャンネル層（４）において、出
力シフトレジスタ部（７）の各ビットのトランスファ領
域（１４Ｔ）は低濃度（図ではｎ−で示す）で形成され
、各ビットのストレージ領域（１４Ｓ）　、読み出しゲ
ート部（９）の領域（１５）、リセットゲート部（１１
）の領域（１６）は夫々同じ濃度で且つトランスファ領
域（１４Ｔ）より高い濃度（図ではｎで示す）で形成さ
れ、浮遊拡散領域（１０）及びリセット用ドレイン領域
（１２）は高濃度（図ではｎ゛で示す）で形成される。

そして、各転送電位（６）には２相クロックハルスφ１
．φｚ　　（例ｔばローレベルＯｖ、ハイレベル５ｖの
パルス）が印加され、読み出し部ゲート部（９）のゲー
ト電極（８）には特定のＤ、Ｃ電圧（例えば１．５Ｖ）
が印加され、リセットゲート部（１１）のゲート電極（
１３）にはリセットパルス（例えばオフレベルＯｖ１オ
ンレベル９ｖのパルス）が印加され、リセット用ドレイ
ン領域（１２）に特定のＤ、Ｃ電圧（例えば９Ｖ）が印
加される。そして、出力シフトレジスタ（７）の最終段
ビットの信号電荷を読み出しゲート部（９）を通して浮
遊拡散領域（１０）に読み出し、この浮遊拡散領域（１
０）の信号電位の変化を検出用ＭＯ３）ランジスタで増
幅して出力するようになされる。出力した後は、リセッ
トゲート部（１１）にリセットパルスが印加され、浮遊
拡散領域（１０）の信号電荷がドレイン領域（１２）に
流れ、浮遊拡散領域（１０）の電位がリセット用ドレイ
ン領域（１２）の電位にリセットされる。

〔発明が解決しようとする課題〕

従来の出力部においては、上述したようにリセットゲー
ト部（１１）の領域（１６）が読み出しゲート部（９）
の領域（１５）及び出力シフトレジスタ部（７）の各ビ
ットのストレージ領域（１４Ｓ）の濃度プロファイルと
同様であるため、第５図のポテンシャル図で示すように
読み出しゲート部（９）には特定のＤ、Ｃ電圧を印加し
てそのポテンシャルφ、をリセットゲート部（１工）の
オフレベル時のポテンシャルφ、より深くなるようにし
ている。従って、リセット用ドレイン領域（１２）のポ
テンシャルとリセットゲート部（１１）のオフレベル時
のポテンシャルの差Δφ。

は大きくなる。このポテンシャル差Δφ１が大きいと、
浮遊拡散領域（１０）の信号電荷をリセットした後、リ
セットゲート部（１１）をオフしたときに、このリセッ
トゲート部（１１）の電位に影響されて浮遊拡散領域（
１１）のリセット電位が変動する（即ちドレイン領域（
１２）と同じレベルのリセットレベル（２１）からレベ
ル（２２）にもち上がる）度合が大きくなる。所謂浮遊
拡散領域（１０）のリセットゲート部（１３）とそのカ
ップリングが大きくなる。

この結果浮遊拡散領域（ｌＯ）での最大取扱い電荷量が
低減し、所謂ダイナミックレンジが低減する。

本発明は、上述の点に鑑み、出力部における浮遊拡散領
域のリセットゲート部とのカップリングを低減すること
ができる固体撮像素子を提供するものである。

〔課題を解決するための手段］ 本発明に係る固体撮像素子は、電荷転送部（７）の最終
段の電荷を浮遊拡散領域（１０）に転送する読み出しゲ
ート部（９）と、リセットパルスによって浮遊拡散領域
（１０）の電荷をリセットするリセットゲート部（１１
）を有する出力部において、リセットゲート部（１１）
のオフレベル時のポテンシャルφ。と読み出しゲート部
（９）のポテンシャルφ、を一致させると共に、リセッ
トゲート部（１１）のオフレベルを０ｖとし、読み出し
ゲート部（９）に与えるＤ、Ｃ電圧をＯＶとして構成す
る。

〔作用〕

上述の構成によれば、リセットゲート部（１１）のオフ
レベル時のポテンシャルφ。を読み出しゲート部（９）
のポテンシャルφ、に一致させることによＤ、第１図に
示すようにリセットゲート部（１１）のオフレベル時の
ポテンシャルφ。が従来（第１のポテンシャルφｂ）よ
り深（なＤ、リセット用ドレイン領域（１２）のポテン
シャルとリセットゲート部（１１）のオフレベル時のポ
テンシャルとの差Δφ８が小さくなる。従って、リセッ
ト後、リセットゲート部（１１）をオフレベルとしたと
きにも浮遊拡散領域（１０）への影響が少なくなＤ、浮
遊拡散領域（１０）のリセット電圧の変動即ち浮遊拡散
領域（１０）のリセットゲート部（１１）との力・ノブ
リングが低減する。

また、ポテンシャル差Δφ２が小さくなるので、リセッ
トパルスの振幅を小さくすることができる。

さらに、読み出しゲート部（９）に与えるＤ、Ｃ電圧を
ＯＶとすることによＤ、回路が簡略化されると共に、読
み出しゲート部（９）の電圧が安定化する。

〔実施例〕

以下、第１図及び第２図を参照して本発明によるＣＣＤ
固体撮像素子、特にその出力部の実施例を説明する。

本例は、第２図に示すように前述と同様、第１導電形例
えばｎ形の半導体基板（１）上に第２導電形即ちｐ形の
半導体層（２）及び第１導電形即ちｎ形の埋込みチャン
ネル層（３）が順次形成され、この埋込みチャンネル層
（３）上にゲート絶縁膜（４）を介してストレージ電極
（５Ｓ）及びトランスファ電極（５Ｔ）からなる転送電
極（６）を電荷転送方向に向って複数配列されてＣＣＤ
構造の電荷転送部即ち２相駆動の出力シフトレジスタ部
（７）が形成される。

この出力シフトレジスタ部（７）の最終段ビットの後段
にゲート電極（８）を有してなる読み出しゲート部（９
）を介して浮遊拡散領域（１０）が形成され、二の浮遊
拡散領域（１０）は同一基板上に形成した検出用ＭＯ３
）ランジスタのゲートに接続される。さらに、浮遊拡散
領域（１０）とリセット用ドレイン領域（１２）との間
にゲート電極（１３）を有してなるリセットゲート部（
１１）が設けられる。

しかして本例では、特に第１図のポテンシャル図に示す
ようにリセットゲート部（１１）のオフレベル時のポテ
ンシャルφ。を読み出しゲート部（９）のポテンシャル
φ、に一致させるようになす。そして、リセットゲート
部（１１）のオフレベルをＯｖとすると共に、読み出し
ゲート部（９）に与えるＤ、Ｃ電圧をＯＶ（グランド電
位）にする。

リセットゲート部（１１）のオフレベル時のポテンシャ
ルφ。と読み出しゲート部（９）のポテンシャルφ１を
一致させる方法としては、例えば、第２図に示すように
出力シフトレジスタ部（７）のストレージ電極を構成す
る多結晶シリコンをマスクとして埋込みチャンネル層（
３）における読み出しゲート部（９）の領域（１５）〜
リセットゲート部（１１）の領域（１６）にわたってＮ
形不純物をイオン注入して、出力シフトレジスタ部（７
）のストレージ領域（１４Ｓ）の濃度より少し高い濃度
（図ではｎ゛で示す）にすることによって一致させるこ
とができる。

尚、ここでは埋込みチャンネル層（３）における他の出
力シフトレジスタ部（７）のストレージ領域（１４Ｓ）
、トランスファ領域（１４Ｔ）　、浮遊拡散領域（１０
）及びリセット用ドレイン領域（１２）の濃度プロファ
イルは前述の第６図と同様にしている。また、出力シフ
トレジスタ部（７）に与える２相クロツクパルス、リセ
ットゲート部（１１）に与えるリセットパルス及びリセ
ット用ドレイン領域（１２）に与えのＤ、Ｃ電圧は夫々
前述の第６図の場合と同じにしてもよい。

かかる構成によれば、リセットゲート部（１１）のオフ
レベル時のポテンシャルφ、を読み出しゲート部（９）
のポテンシャルφ１に一致させることによＤ、そのポテ
ンシャルφ。が従来より深くなった分、リセット用ドレ
イン領域（１２）とのポテンシャル差Δφ２が従来のポ
テンシャル差Δφ１より小さくなる（Δφ２〈ΔφＩ）
。従って、浮遊拡散領域（１０）の信号電荷をリセット
した後、リセントゲ−ト部（１１）をオフしたときにリ
セットゲート部（１１）の電位の影響による浮遊拡散領
域（１０）でのリセット電位の変動（即ちリセットゲー
ト部（１１）とのカップリング）が小さくなる。その結
果、従来に比して浮遊拡散領域（１０）での最大取扱い
電荷量を増すことができ、ダイナミックレンジが上がる
。

また、ポテンシャル差Δφ２が小さ（なることによＤ、
リセットパルスの振幅を小さ（する、ことができる。例
えばオフレベルがＯｖでオンレベルが５ｖのリセットパ
ルスを用いることができる。そして、リセットゲート部
（１１）のオフレベルが０■のとき、読み出しゲート部
（９）のＤ、Ｃ電圧がＯｖであるので、回路を簡略化す
ることができ、且つ読み出しゲート部（９）の電圧を安
定化することができる。さらに、リセットゲート部（１
１）のオフレベル時のポテンシャルφ。と読み出しゲー
ト部（９）のポテンシャルφ、を一致させる手段として
、セルファラインによるイオン注入法を用いることによ
Ｄ、本出力部を容易形成することができる。

一方、埋込みチャンネル層（３）における浮遊拡散領域
（ｌＯ）、リセットゲート部（１１）及びリセット用ド
レイン領域（１２）の平面的なパターンレイアウトは通
常、第４図に示すように形成される。この場合、リセッ
トゲート部の領域（１６）と浮遊拡散領域（１０）との
接する長さａ、かりセットゲート部（１１）と浮遊拡散
領域（１０）間の容量として効いてくる。

この容量を小さくすることによっても、上述のカップリ
ングを改善することができる。

第３図はその実施例を示す。本例においてはイオン注入
によって浮遊拡散領域（１０）を形成するに際し、幅む
は従来と同じにするも、リセットゲート部（１１）の領
域（１６）と接する部分では幅ａ１より小なる幅ｂｉ（
＜ａｔ）で接するくびれ部（１０ａ）を有するように形
成する。くびれ部（１０ａ）の幅ｂ１は浮遊拡散領域（
９）の信号電荷をリセットゲート部（１１）を通してリ
セット用ドレイン領域（１２）に完全にリセットさせる
のに影響がない程度とする。

この第３図の構成によれば浮遊拡散領域（１０）とリセ
ットゲート部（１１）の領域（１６）と接する長さす。

が短かくなることから、浮遊拡散領域（１０）とりセッ
トゲート部（１１）間との容量が小さ（なＤ、浮遊拡散
領域（１０）のリセットゲート部（１１）とのカップリ
ングを改善することができる。

〔発明の効果］ 本発明によれば、固体撮像素子の出力部において、リセ
ットゲート部のオフレベル時のポテンシャルを読み出し
ゲート部のポテンシャルに一致させるようにしたことに
よＤ、リセットゲート部の電位による浮遊拡散領域のリ
セット電位の変動を低減することができる。その結果浮
遊拡散領域の最大取扱電荷量を増すことができダイナミ
ックレンジを大きくすることができる。同時に、リセッ
トパルスの振幅を小さくすることもできる。さらに、読
み出しゲート部のゲート電圧をＯｖとすることによＤ、
回路の簡略化及び読み出しゲートｐのゲート電圧の安定
性が図れるものである。

従って、本発明は、リニアセンサ、２次元センサ等のＣ
ＣＤ固体撮像素子の出力部に適用して好適ならしめるも
のである。

【図面の簡単な説明】

第１図は本発明による固体撮像素子の出力部の一例を示
すポテンシャル図、第２図はその出力部の例を示す構成
図、第３図は本発明による固体撮像素子の出力部の他の
例を示す平面図、第４図は従来の出力部の平面図、第５
図は従来の固体撮像素子の出力部のポテンシャル図、第
６図はその出力部の構成図である。 （７）は出力シフトレジスタ部、（９）は読み出しゲー
ト部、（１０）は浮遊拡散領域、（１１）はリセットゲ
ート部、（１２）はリセット用ドレイン領域である。 代 理 人 松 隈 秀 盛 第 ２ 区

Claims (1)

【特許請求の範囲】
1. 　電荷転送部の最終段の電荷を浮遊拡散領域に転送する
   読み出しゲート部と、リセットパルスによって上記浮遊
   拡散領域の電荷をリセットするリセットゲート部を有す
   る出力部において、上記リセットゲート部のオフレベル
   時のポテンシャルと上記読み出しゲート部のポテンシャ
   ルを一致させると共に、上記リセットゲート部のオフレ
   ベルを０Ｖとし、上記読み出しゲート部に与えるＤ、Ｃ
   電圧を０Ｖとすることを特徴とする固体撮像素子。