JPS59963A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPS59963A JPS59963A JP10970882A JP10970882A JPS59963A JP S59963 A JPS59963 A JP S59963A JP 10970882 A JP10970882 A JP 10970882A JP 10970882 A JP10970882 A JP 10970882A JP S59963 A JPS59963 A JP S59963A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reset
- capacitor
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電荷転送装置（以下（、’ Ｔ Ｄと略称する
）Ｋ係シ、特ＶＣＣＴＤの出力信号の取シ出しに好適な
装置に関する。
）Ｋ係シ、特ＶＣＣＴＤの出力信号の取シ出しに好適な
装置に関する。
周知のよ５ＴＩＣＣＴＤは電荷を転送し、その転送時間
を利用して、アナログ量の遅延素子として、＠号処理の
分野で応用されている。出力信号は一般に電荷ではなく
、電圧または電流として取り出されている。従来の信号
電荷を出力信号電圧に変換するＣＴＤの出力部の構成を
第１図に示す。第１図はＣＴＤを構成する半導体の断面
図と周辺回路を示す図であシ、１はＰ型半導体基板、２
は埋込チャネル、３はイオン打込層、４は出力用Ｎ型拡
散層であシ、リセッ））ランジスタのソース電極、５は
リセットトランジスタのドレイン電極、６は転送ゲート
電極。
を利用して、アナログ量の遅延素子として、＠号処理の
分野で応用されている。出力信号は一般に電荷ではなく
、電圧または電流として取り出されている。従来の信号
電荷を出力信号電圧に変換するＣＴＤの出力部の構成を
第１図に示す。第１図はＣＴＤを構成する半導体の断面
図と周辺回路を示す図であシ、１はＰ型半導体基板、２
は埋込チャネル、３はイオン打込層、４は出力用Ｎ型拡
散層であシ、リセッ））ランジスタのソース電極、５は
リセットトランジスタのドレイン電極、６は転送ゲート
電極。
７は蓄積ゲート電極、８はリセットトランジスタのゲー
ト電極、９は絶縁物、１８は駆動パルス−１，−２発生
用電源で電圧ＶＢ、１９は駆動パルスφ、。
ト電極、９は絶縁物、１８は駆動パルス−１，−２発生
用電源で電圧ＶＢ、１９は駆動パルスφ、。
−２発生回路、１２は電源１８を昇圧し、リセット電圧
Ｖｍを発生する昇圧回路を示す。一般にリセット電圧ｆ
ｎは内部の最も深い電位井戸をリセットするため最も高
い電圧を必要とし１通常駆動パルス−１，−２を電圧９
Ｖの信号とすると、１６Ｆ（ボルト）程度必要とする。
Ｖｍを発生する昇圧回路を示す。一般にリセット電圧ｆ
ｎは内部の最も深い電位井戸をリセットするため最も高
い電圧を必要とし１通常駆動パルス−１，−２を電圧９
Ｖの信号とすると、１６Ｆ（ボルト）程度必要とする。
そのためこの電圧を外部からＣＴＤへ与えるか、第１図
の従来例に示すよ５に昇圧回路１２で内部的に昇圧する
必要がある。第１図の昇圧回路１２は、昇圧用コンデン
サ１２１．半導体で構成されるスイッチ１２２．１２５
平１’！コンデンサ１２４とからなる。その動作は。
の従来例に示すよ５に昇圧回路１２で内部的に昇圧する
必要がある。第１図の昇圧回路１２は、昇圧用コンデン
サ１２１．半導体で構成されるスイッチ１２２．１２５
平１’！コンデンサ１２４とからなる。その動作は。
いまスイッチ１２２を電源１８側、スイッチ１２５をア
ース側にして、コンデンサ１２１へ電圧Ｖａの電荷を蓄
積し１次の時刻でスイッケ１２２をコンデンサ１２４側
、スイッチ１２５を電源１８側にして。
ース側にして、コンデンサ１２１へ電圧Ｖａの電荷を蓄
積し１次の時刻でスイッケ１２２をコンデンサ１２４側
、スイッチ１２５を電源１８側にして。
コンデンサ１２１の電荷と電源１８の電圧１／ｎとをコ
ンデンサ１２４へ蓄積する。この動作を繰返し。
ンデンサ１２４へ蓄積する。この動作を繰返し。
コンデンサ１２４へ電源１８の電圧ｉｎのほぼ２倍の電
圧を蓄積し、リセット電圧Ｖｓとする。その蓄積された
電圧１／ｎをリセットパルス−１′によシリセットトラ
ンジスタを通して、出力拡散層４へ印加しリセットする
。
圧を蓄積し、リセット電圧Ｖｓとする。その蓄積された
電圧１／ｎをリセットパルス−１′によシリセットトラ
ンジスタを通して、出力拡散層４へ印加しリセットする
。
上記したように、昇圧回路１２を有することにより電源
を一系統でＣＴＤの出力部を構成でき。
を一系統でＣＴＤの出力部を構成でき。
る利点はあるが、前記昇圧回路１２においては比較的大
容量の平滑コンデンサを必要とし、ＣＴＤと同一半導体
基板上に集積化する場合、大きな面積を占める。そのた
め、製造原価が上昇するととも和１歩貿シの悪化要因と
もなる。
容量の平滑コンデンサを必要とし、ＣＴＤと同一半導体
基板上に集積化する場合、大きな面積を占める。そのた
め、製造原価が上昇するととも和１歩貿シの悪化要因と
もなる。
本発明の目的は上記従来技術の欠点を除去したリセット
電圧用昇圧回路を有するＣＴＤを提供することＫある。
電圧用昇圧回路を有するＣＴＤを提供することＫある。
本発明では駆動パルス−１，−２と同期した信号′−で
、スイッチとコンデンサから成るリセット電圧用外圧回
路のスイッチを開閉することＫよ、シ、。
、スイッチとコンデンサから成るリセット電圧用外圧回
路のスイッチを開閉することＫよ、シ、。
゛平滑用コンデンサを除去し１回路構成を簡易化する。
以下本発明の一実施例を第３図によシ説明する。２０は
電源１８の電圧１／ｎを昇圧し、リセット電圧ＦＮを発
生する昇圧回路、 ２１ 、２２は出力バッファ用のソ
ースフナロワーを構成するトランジスタと定電流源を示
す。また昇圧回路２ｏは駆動パルス−２で開閉するスイ
ッチ２０２ 、２０４ 、リセットパルス−１′で開閉
するスイッチ２ｏ５．昇圧コンデンサ２０１とから構成
される。第１図と同じ構成圧は同符号を付しである。
電源１８の電圧１／ｎを昇圧し、リセット電圧ＦＮを発
生する昇圧回路、 ２１ 、２２は出力バッファ用のソ
ースフナロワーを構成するトランジスタと定電流源を示
す。また昇圧回路２ｏは駆動パルス−２で開閉するスイ
ッチ２０２ 、２０４ 、リセットパルス−１′で開閉
するスイッチ２ｏ５．昇圧コンデンサ２０１とから構成
される。第１図と同じ構成圧は同符号を付しである。
駆動パルス−１，−３とリセットパルス−１′の関係は
第２図に示すと５シで、駆動パルス−２とφ、は同期し
ていて、逆相である。
第２図に示すと５シで、駆動パルス−２とφ、は同期し
ていて、逆相である。
いま時刻ｔ１で、駆動パルス−２Ｋよるスイッチ２０２
＊ ２０４ カ閉じ、リセットパルスφ、′にょるス
イッチ２０３および拡散層４．５を有するリセットトラ
ンジスタが開の状態圧ある。この時点で電源１８（電圧
値ＶＩＥ ）から外圧コンデンサ、２ｏ１を充電する。
＊ ２０４ カ閉じ、リセットパルスφ、′にょるス
イッチ２０３および拡散層４．５を有するリセットトラ
ンジスタが開の状態圧ある。この時点で電源１８（電圧
値ＶＩＥ ）から外圧コンデンサ、２ｏ１を充電する。
次の時刻ｔ２で、スイッチ２０２ 、２０４を開け、ス
イッチ２ｏ５．リセットトランジスタを閉じる。その結
果出力拡散層４へは電源１８の電圧Ｖｍと昇圧コンデン
サ２０１の電圧のほぼ和の電圧Ｖｔｔが印加され、その
出力拡散層４をリセットシ１次忙転送されてくる信号電
荷を取シ出す準備をする。本実施例に示したように、ス
イッチとコンデンサから成る外圧回路のスイッチなＣＴ
Ｄの駆動パルス−１，−２と同期した開閉を行なうこと
忙よシ、従来技術で必要であった比較的大容量の平滑コ
ンデンサを削除できる。ｃｒＤを構成する半導体基板上
に、前記昇圧回路用スイッチおよびコンデンサが容易に
集積でき。
イッチ２ｏ５．リセットトランジスタを閉じる。その結
果出力拡散層４へは電源１８の電圧Ｖｍと昇圧コンデン
サ２０１の電圧のほぼ和の電圧Ｖｔｔが印加され、その
出力拡散層４をリセットシ１次忙転送されてくる信号電
荷を取シ出す準備をする。本実施例に示したように、ス
イッチとコンデンサから成る外圧回路のスイッチなＣＴ
Ｄの駆動パルス−１，−２と同期した開閉を行なうこと
忙よシ、従来技術で必要であった比較的大容量の平滑コ
ンデンサを削除できる。ｃｒＤを構成する半導体基板上
に、前記昇圧回路用スイッチおよびコンデンサが容易に
集積でき。
ＣＴＤを構成要素とする装置の小形化が可能となる。
また本実施例の出力バッファ増幅器はしきい電圧がほぼ
リセット電圧ｒＲとドレイン電圧となる電源１８の電圧
ＶＢとの差板上を有するエンハンスメント型トランジス
タ２１と電流源２２とで構成されるソースフナロワーで
ある。その結果トランジスタ２１のドレイン電圧１／ｎ
よシ大きい電圧Ｖｎがゲートに入力されても、トランジ
スタ２１のソースへは信号が正常圧現われ出力として取
シ出せる。この手段によシ駆動パルス発生用の−っの電
源にて、ＣＴＤの出力拡散層をリセットし。
リセット電圧ｒＲとドレイン電圧となる電源１８の電圧
ＶＢとの差板上を有するエンハンスメント型トランジス
タ２１と電流源２２とで構成されるソースフナロワーで
ある。その結果トランジスタ２１のドレイン電圧１／ｎ
よシ大きい電圧Ｖｎがゲートに入力されても、トランジ
スタ２１のソースへは信号が正常圧現われ出力として取
シ出せる。この手段によシ駆動パルス発生用の−っの電
源にて、ＣＴＤの出力拡散層をリセットし。
さらに出力バッファをも動作させることができる。
以上説明したように本発明忙よれば、昇圧回路のスイッ
チをＣＴＤの駆動パルス−１，φ２と同期させて開閉す
るとと忙よシ、大容量の平滑用コンデンサを使用するこ
となく昇圧回路で出力拡散層をリセットするので、（、
’ＴＩ）と同一半導体基板上に昇圧回路を集積化する場
合、小さな面積で構成できるので１歩留シも悪化させる
ことはない。また、製造原価も安価となシ、経済的であ
る。
チをＣＴＤの駆動パルス−１，φ２と同期させて開閉す
るとと忙よシ、大容量の平滑用コンデンサを使用するこ
となく昇圧回路で出力拡散層をリセットするので、（、
’ＴＩ）と同一半導体基板上に昇圧回路を集積化する場
合、小さな面積で構成できるので１歩留シも悪化させる
ことはない。また、製造原価も安価となシ、経済的であ
る。
第１図は従来のＣＴＤの出力部の断面図と周辺回路図、
第２図はＣＴＤの駆動信号波形図。 第３図は本発明の一実施例のＣＴＤの出力部の断面図と
周辺回路図である。 ４・・・出力拡散層、１２・・・昇′圧回路、１２４・
・・平滑コンデンサ、１８・・・駆動パルス発生用電源
、２０・・・昇圧回路、 ２０２ 、２０！ｌ ｅ ２
０４・・・駆動パルスと同期して開閉する半導体スイッ
チ。 才 １ ２ 辺 才 ２ 図
第２図はＣＴＤの駆動信号波形図。 第３図は本発明の一実施例のＣＴＤの出力部の断面図と
周辺回路図である。 ４・・・出力拡散層、１２・・・昇′圧回路、１２４・
・・平滑コンデンサ、１８・・・駆動パルス発生用電源
、２０・・・昇圧回路、 ２０２ 、２０！ｌ ｅ ２
０４・・・駆動パルスと同期して開閉する半導体スイッ
チ。 才 １ ２ 辺 才 ２ 図
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上圧、駆動パルスと同期した信号で開閉
する半導体スイッチとコンデンサか。 ら成る昇圧回路と、前記昇圧回路の出力でリセットされ
る出力拡散層とが形成されていることを特徴とする電荷
転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10970882A JPS59963A (ja) | 1982-06-28 | 1982-06-28 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10970882A JPS59963A (ja) | 1982-06-28 | 1982-06-28 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59963A true JPS59963A (ja) | 1984-01-06 |
| JPS6251506B2 JPS6251506B2 (ja) | 1987-10-30 |
Family
ID=14517199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10970882A Granted JPS59963A (ja) | 1982-06-28 | 1982-06-28 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59963A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272742A (ja) * | 1989-04-14 | 1990-11-07 | Toshiba Corp | 電荷転送装置 |
| US4996686A (en) * | 1987-05-21 | 1991-02-26 | Kabushiki Kaisha Toshiba | Charge transfer device with reset voltage generating circuit |
| JPH0529360A (ja) * | 1991-07-18 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 昇圧装置 |
| US7570192B2 (en) * | 2007-01-19 | 2009-08-04 | Kenet Incorporated | Charge-domain pipelined analog-to-digital converter |
| US7719456B2 (en) | 2007-01-23 | 2010-05-18 | Kenet Incorporated | Analog error correction for a pipelined charge-domain A/D converter |
-
1982
- 1982-06-28 JP JP10970882A patent/JPS59963A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996686A (en) * | 1987-05-21 | 1991-02-26 | Kabushiki Kaisha Toshiba | Charge transfer device with reset voltage generating circuit |
| JPH02272742A (ja) * | 1989-04-14 | 1990-11-07 | Toshiba Corp | 電荷転送装置 |
| JPH0529360A (ja) * | 1991-07-18 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 昇圧装置 |
| US7570192B2 (en) * | 2007-01-19 | 2009-08-04 | Kenet Incorporated | Charge-domain pipelined analog-to-digital converter |
| US7719456B2 (en) | 2007-01-23 | 2010-05-18 | Kenet Incorporated | Analog error correction for a pipelined charge-domain A/D converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251506B2 (ja) | 1987-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| JPS6118415B2 (ja) | ||
| FR3068187A1 (fr) | Circuit a pompe de charges negative | |
| JPS61260717A (ja) | 半導体昇圧信号発生回路 | |
| JPS59963A (ja) | 電荷転送装置 | |
| EP0280097B1 (en) | Charge transfer device with booster circuit | |
| JPS6251508B2 (ja) | ||
| JPH0344423B2 (ja) | ||
| JPH082016B2 (ja) | 昇圧回路 | |
| KR900002804B1 (ko) | 고전위 보존회로 | |
| JPH0245275B2 (ja) | ||
| US4034242A (en) | Logic circuits and on-chip four phase FET clock generator made therefrom | |
| JPS6251507B2 (ja) | ||
| JPH0263299B2 (ja) | ||
| JP2786665B2 (ja) | 電荷転送装置 | |
| JPS61198813A (ja) | クロツクジエネレ−タ回路 | |
| JP2869989B2 (ja) | 静的昇圧回路 | |
| JP3569354B2 (ja) | 半導体昇圧回路 | |
| JPS6091671A (ja) | 電荷結合装置 | |
| JP2812269B2 (ja) | 昇圧回路 | |
| JPS62206872A (ja) | 半導体装置 | |
| JPS5920203B2 (ja) | 信号変換回路 | |
| JPH0638466B2 (ja) | 半導体集積回路装置 | |
| KR19980036696A (ko) | 부트-스트랩프 회로 | |
| JPS59117784A (ja) | 半導体集積回路 |