KR900002804B1 - 고전위 보존회로 - Google Patents

고전위 보존회로 Download PDF

Info

Publication number
KR900002804B1
KR900002804B1 KR1019860008902A KR860008902A KR900002804B1 KR 900002804 B1 KR900002804 B1 KR 900002804B1 KR 1019860008902 A KR1019860008902 A KR 1019860008902A KR 860008902 A KR860008902 A KR 860008902A KR 900002804 B1 KR900002804 B1 KR 900002804B1
Authority
KR
South Korea
Prior art keywords
mos transistor
high potential
potential
connection point
growth
Prior art date
Application number
KR1019860008902A
Other languages
English (en)
Other versions
KR870004451A (ko
Inventor
고이치 마고메
히로유키 고이누마
하루키 토다
Original Assignee
가부시키가이샤 도시바
와타리 스기이치로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 와타리 스기이치로 filed Critical 가부시키가이샤 도시바
Publication of KR870004451A publication Critical patent/KR870004451A/ko
Application granted granted Critical
Publication of KR900002804B1 publication Critical patent/KR900002804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Abstract

내용 없음.

Description

고전위 보존회로
제1 도는 본 발명의 1실시예에 관한 고전위보존회로를 설명하기 위한 회로도.
제 2 도 내지 제 6 도는 본 발명의 다른 실시예를 각각 설명하기 위한 회로도.
제 7 도는 신호지연회로에다 본 발명에 따른 고전위발생회로를 설치할때 다른 구성예를 나타내는 도면.
제 8 도 및 제 9 도는 종래의 고전위보존회로를 각각 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
Q1-Q15: MOS트랜지스터 N1-N8: 접속점
C1 : 캐패시터 VDD: 전원
Vss : 접지점 øin: 입력신호
Figure kpo00001
: 클록신호
본 발명은 게이트전위를 기준접지전위로 유지시켜 줌에 따라 MOS트랜지스터가 비도통상태로 설정되어 상기 MOS트랜지스터의 드레인측(또는 소오스측) 고전위를 보존시켜 줄 수 있도록 된 고전위보존회로에 관한 것이다.
종래의 고전위보존회로는 예컨대 다이나믹형 RAM으로 사용되고 있는 신호지연회로등에서 사용되고 있는바, 제 8 도는 이와같은 신호지연회로의 구성예를 나타낸 것으로, 즉 전원(VDD)과 접지점(Vss)사이에는 입력신호(øin)가 공급됨에 따라 도통제어되는 MOS트랜지스터(Q1) 및 클록신호
Figure kpo00002
가 공급됨에 따라 도통제어되는 MOS트랜지스터(Q2)가 직렬로 접속되게 되고, 이들 MOS트랜지스터(Q1)(Q2)와의 접속점(N1)에는 일단의 접지점(Vss)에 접속되어져 있는 MOS트랜지스터(Q3)의 게이트가 접속될 뿐만 아니라 상기 MOS트랜지스터(Q3)의 타단과 전원(VDD)사이에는 상기 클록신호
Figure kpo00003
가 공급됨에 따라 도통제어되는 MOS트랜지스터(Q4)가 접속되어 있다. 그러나, 상기 MOS트랜지스터(Q3)(Q4)와의 접속점(N2)에는 게이트에 전원(VDD)전압이 인가되는 MOS트랜지스터(Q5)의 일단 및 접지점(VSS)에 일단이 집속되어져 있는 MOS트랜지스터(Q6)(Q7)의 게이트가 각각 접속되게 되고, 상기 MOS트랜지스터(Q5)의 타단인 접속점(N3)에는 일단으로부터 입력신호(øin)가 공급되는 MOS트랜지스터(Q8)의 게이트가 접속될 뿐만아니라 상기 MOS트랜지스터(Q8)의 타단과 접지점(VSS)사이에는 클록신호(ø')가 공급됨에 따라 도통제어되는 MOS트랜지스터(Q9)가 접속되게 된다. 또 상기 MOS트랜지스터(Q8)(Q9)의 접속점(N4)에는 성장형 MOS캐패시터(C1)의 한쪽전극과, 상기 MOS캐피시터(C1)의 다른 쪽 전극인 접속점(N5)과 전원(VDD)사이에 접속되는 MOS트랜지스터(Q10)의 게이트 및, 상기 MOS트랜지스터(Q7)의 타단과 전원(VDD)사이에 접속되는 MOS트랜지스터(Q11)의 게이트가 각각 접속되게 되고, 상기 MOS캐패시터(C1)의 다른쪽전극에는 상기 MOS트랜지스터(Q6)의 타단이 접속되게 된다. 따라서, 상기 MOS트랜지스터(Q11)(Q7)와의 접속점으로부터는 상기 입력신호(øin)를 지연시킨 신호(øout)를 얻을 수 있도록 되어 있다.
이어 상기와 같이 구성되어져 있는 종래의 고전위보존회로에 대한 동작을 설명하면, 미리 클록신호
Figure kpo00004
가 하이레벨로 트랜지스터(Q2)(Q4)(Q9)의 게이트에 각각 공급되고 있으므로, 접속점(N2)(N3)의 전위는「VDD-VTH」로 충전되고 있는 되는데, 여기서 VTH는 MOS트랜지스터의 임계전압으로써 편의상 설명을 간단하게 하기위해 전체의 MOS트랜지스터의 임계전압을 동일한 값으로 설정하게 된다. 이때 상기 접속점(N2)(N3)외의 접속점(N1)(N4)(N5)과 입력신호(øin) 및 출력신호(øout)는 접지점(VSS)의 전위로 있게 된다. 그러나, 상기 트랜지스터(Q1)(Q4)(Q9)의 게이트에 클록신호
Figure kpo00005
가 로우레벨로 변경되어 공급되면서 입력신호(øin)가 상승하게 된다면 MOS트랜지스터(Q8)는 전술한 바 있는 접속점(N2)의 전위가 「VDD-VTH」로 충전되어 있으므로 비도통상태로 되고, 그로부터 입력신호(øin)의 상승에 따른 MOS트랜지스터(Q8)의 게이트와 드레인사이의 용량결합에 따라 접속점(N3)의 V3전위는 상승하게 된다. 이상과 같은 동작 때문에 MOS트랜지스터(Q8)는 3극관영역의 동작을 행하게 되므로 접속점(N4)의 V4전위는 입력신호(øin)와 동일하게 된다. 그러나, 접속점(N4)의 V4전위가 MOS트랜지스터(Q10)의 임계전압(VTH)을 넘게 된다면 상기 MOS트랜지스터(Q10)는 도통되어 접속점(N5)을 충전시키게 되는데, 이 정도로는 MOS트랜지스터(Q3)가 도통됨에 따라 접속점(N2)의 전위가 저하되어 MOS트랜지스터(Q6)는 비도통상태로 되기 때문에 MOS트랜지스터(Q10)를 통해 전원(VDD)으로부터 공급되는 전화는 접속점(N5)에 갖혀 있게 된다. 따라서, MOS캐패시터(C1)의 용량결합에 따른 접속점(N4)의 V4전위상승은 가속화되게 된다.
그러나, 접속점(N4)의 V4전위가 전원(VDD)의 전압보다 높아지게 될정도로는 접속점(N3)의 V3전위는 MOS트랜지스터(Q3)(Q5)가 도통됨에 따라 접지점(VSS)의 전위로 되고, 그로부터 MOS트랜지스터(Q8)는 비도통상태로 되므로 접속점(N4)에 축적된 전하는 방전되지 않아 고전위가 보존되게 된다. 이때 MOS트랜지스터(Q11)는 3극관동작을 행하기 때문에 임계전압(VTH)에 따른 손실없는 입력신호(øin)의 지연신호(øout)가 얻어지게 된다.
또 이러한 상태를 리셋트하기 위해서는 MOS트랜지스터(Q1)(Q8)에 공급하는 입력신호(øin)를 로우레벨로 하면서 MOS트랜지스터(Q2)(Q4)(Q9)의 게이트에 공급되는 클록신호
Figure kpo00006
를 하이레벨로 하면 좋다. 그런데, 입력신호(øin)를 정확하게 지연시켜 출력신호(øout)를 얻기 위해서는 MOS트랜지스터(Q11)의 게이트전위(V4)를 「VDD+VTH」이상으로승압시켜 주고서 그 상태를 보존시켜 주는 것이 필요하게 된다. 그러나, 제 8 도의 고전위보존회로에서는 MOS트랜지스터(Q8)를 통해 접속점(N4)으로 전하를 공급하게 되므로 그후 MOS트랜지스터(Q8)가 비도통상태로 따라 접속점(N4)의 전위는 보존되게 된다.
이상과 같이 종래의 고전위보존회로는 고전위를 보존시킬 때 MOS트랜지스터(Q8)(Q9)의 게이트전위를 접지점(VSS)의 전위로 설정하게 되는데, 이러한 상태에서는 MOS트랜지스터(Q8)(Q9)의 게이트와 드레인( 또는 소오스)사이의 전계가 꽤 강하기 때문에 드레인과 소오스 사이의 전계도 게이트와 드레인사이의 전계에다 첨가하는 형태로 되므로 표면항복을 일으키기 쉽게 된다. 또 MOS트랜지스터(Q8)(Q9)의 게이트와 드레인(또는 소오스)사이의 산화막은 대단히 얇아서 그 내압이 그다지 높지않기 때문에 가령 한번에 대해서는 짧은 시간으로 유지해도 강한 전계가 반복해서 인가하게 된다면 상기 MOS트랜지스터의 신뢰성을 손상시키게 되고, 상기 MOS트랜지스터의 미세화가 진행됨에 따라 소오스와 드레인사이의 거리가 단축되어 진다면 펀치스루우현상이 용이하게 발생되지만 이러한 경우에도 소오스와 드레인사이의 전압은 낮아지는 쪽이 좋게 된다.
상기와 같은 결점을 해결시켜줄 수 있는 신호지연회로로써는 제9도에 도시된 바와같이 고전위보존회로가 제안된 바 있으나, 상기와 같은 고전위보존회로는 고전위접속점(N4)과 MOS트랜지스터(Q9)사이에 전원(VDD)의 전압이 공급됨에 따라 도통설정되는 MOS트랜지스터(Q12)를 삽입시킨 구성이 제 8 도의 회로구성과 다른점이고, 여기서 제 8 도와 동일구성부분에는 동일부호를 붙히므로 그에 대한 상세한 설명을 생략한다. 즉, 이상과 같은 회로구성에서 MOS트랜지스터(Q9)(Q12)와의 접속점(N6)전위는 접속점(N4)의 V4 전위가 대단히 높을 경우에도 「VDD-VTH」나타나게 되고, 여기서 VTH는 MOS트랜지스터(Q12)의 임계전압을 나타낸다. 따라서, MOS트랜지스터(Q9)의 게이트와 드레인(또는 소오스)사이의 전위차는 제 8 도의 고전위보존회로에서 「VDD+VTH」로부터 「VDD-VTH」2VTH이상으로도 완화시키는 것으로 되어 있으므로 내압이나 신뢰성을 향상시켜주게 되고, 또 MOS트랜지스터(Q9)의 소오스와 드레인사이의 전위차도 작아지기 때문에 펀치스루우 대책도 되게된다. 그러나, 접속점(N4)과 MOS트랜지스터(Q8)사이에는 상기 MOS트랜지스터(Q12)와 같이 전원(VDD)의 전압이 공급됨에 따라 도통설정되는 MOS트랜지스터를 설치시켜 줄 수 없게 되는데, 이는 MOS트랜지스터(Q8)와 접속점(N4)사이에 MOS트랜지스터를 설치하게 된다면 그 임계전압(VTH)분만큼 접속점(N4)의 전위가 저하되어 접속점(N4)의 전위상승이 지연됨과 더불어 최종적인 전위도 저하되어 버리기 때문에 설치할 수 없게 된다. 그 때문에 입력신호(øin)가 능동상태로 될 때 접지점(Vss)의 전위로 저하하게 되는 경우에는 MOS트랜지스터(Q8)는 MOS트랜지스터(Q9)와 동일한 신뢰성 문제가 있는 상태로 있음에도 불구하고 MOS트랜지스터(Q9)와 동등한 대책을 행할 수가 없다는 결점이 있었다.
본 고안은 상기와 같은 결점을 감안하여 발명된 것으로, 고전위접속점을 충전시킴과 더불어 게이트전위를 개준접지전위로 유지해주게 되므로써 MOS트랜지스터를 비도통상태로 설정시켜 줌에 따라 드레인측(또는 소오스측)의 고전위를 보존시켜주기위한 MOS트랜지스터에서 게이트와 드레인(또는 소오스) 사이의 내압특성을 본래의 특성이 손상되지 않게 향상시켜 줄 수 있도록 된 고전위보존회로를 제공함에 그 목적이 있는 것이다.
상기와 같은 목적을 달성시키기 위해 본 발명은, 제9도에서의 MOS트랜지스터(Q8)와 접속점(N4)사이에 전계완화용 MOS트랜지스터의 게이트와 전원사이에 이 게이트전위를 충방전하는 충방전수단을 설치해 놓고, 즉 구체적으로는 게이트를 전원에 접속시킨 제1MOS트랜지스터 및 입력신호가 공급됨에 따라 도통제어되는 공핍형 제2MOS트랜지스터를 각각 설치하여, 상기 전계완화용 MOS트랜지스터를 도통제어할 수 있도록 되어있고, 상기 제 1, 제 2 MOS트랜지스터에 의해 전계완화용 MOS트랜지스터를 도통제어함에 따라 상기 전계완화용 MOS트랜지스터를 설치하는 것에 따른 접속점(N4)이 충전될 때 임계전압분의 전위전하를 방지시켜 줌과 더불어 MOS트랜지스터(Q8)의 게이트와 소오스사이의 전위차가 작아지도록 한 것이다.
이하 본 발명의 1실시예에 대해 예시도면을 참조해서 설명하면 다음과 같다. 제1 도는 본 발명의 1실시예에 관한 고전위보존회로를 설명하기 위한 회로도로써, 여기서 제 8 도 또는 제 9 도와 동일부분에는 동일부호를 붙히게 되므로 그에 대한 상세한 설명을 생략하기로 한다. 즉, 제 9 도에서의 MOS트랜지스터(Q8)와 접속점(N4)사이에 전계환화용 MOS트랜지스터(Q13)가 설치되게 되고, 또 상기 MOS트랜지스터(Q13)의 게이트와 전원(VDD)사이에는 MOS트랜지스터(Q14)(Q15)가 설치되게 된다. 그러면, 상기 MOS트랜지스터(Q14)의 게이트는 전원(VDD)에 접속되고 상기MOS트랜지스터(Q15)의 게이트에는 입력신호(øin)을 공급하게 된다. 또 각 MO트랜지스터(Q1-Q14)는 성장형인데 반해 상기 MOS트랜스터는 공핍형으로 되어 있다.
상기와 가리킨 구성에 따른 동작상태를 설명한다. 여기서 기본적인 동작은 제8도 및 제9도와 동일하게 되어 있으므로 다른 부분에만 착안해서 설명하면 다음과 같다. 먼저 클록신호
Figure kpo00007
가 하이레벨이면서 입력신호(øin)가 로우레벨일 때 MOS트랜지스터(Q13)의 게이트(접속점(N7))전위는 MOS트랜지스터(Q14)의 도통에 따라 「VDD-VTH」충전하게 되는바, 여기서 입력신호(øin)의 레벨의 상승됨에 따른 MOS트랜지스터(Q8)(Q13)와의 접속점(N8)과 접속점(N7)과의 용량결합에 따라 접속점(N7)의 V7전위가 상승되게 되고, 그로부터 MOS트랜지스터(Q13)가 3극관동작을 행하기 때문에 접속점(N4)의 V4전위는 입력신호(øin)와 동일변화율로 상승하게 된다. 따라서, MOS트랜지스터(Q13)를 설치함에 따른 접속점(N4)의 전위가 저하되지 않으므로 레벨의 상승이 지연되지 않게 된다.
한편, MOS트랜지스터(Q15)는 공핍형이므로 그 임계전압을 VTHD로 하면 입력신호(øin)가 VDD+VTHD=VDD-VTHD」로 되어 도통되고, 그로부터 접속점(N7)의 V7전위가 전원(VDD)의 전위를 향해 저하하기 시작한다. 따라서 입력신호(øin) 즉 접속점(N8)의 V8전위가 전원(VDD)의 전위로 될 정도로는 상기 접속점(N7)의 N7전위가 전원(VDD)의 레벨로 되어 MOS트랜지스터(Q13)가 비도통상태로 되기 때문에 접속점(N4)에 층전되는 고전위를 보존할 수 있게 된다.
한편 이때 접속점(N3)의 V3전위는 접지점(VSS)의 전위로 되어 있지만 접속점(N8)의 V8전위는 거의 전원(VDD) 레벨까지 밖에 상승하지 않으므로 MOS트랜지스터(Q8)의 게이트와 소오스 사이의 전위차를 적게할 수 있어 신뢰성을 향상시켜 줄 수 있게 된다.
상기 MOS트랜지스터(Q13-Q15)의 작용을 요약하면 다음과 같다. 즉, MOS트랜지스터(Q14)의 작용은 접속점(N7)의 충전 및 전하를 가두어두게 하는 한편, MOS트랜지스터(Q15)는 접속점(N4)이 전원(VDD)의 전위보다 높게될 때 전하가 접속점(N4)으로부터 접속점(N8)으로 떨어지지 않도록 용량결합에 따라 상승되는 접속점(N7)의 전하를 전원(VDD)으로 도출하게 된다. 또 MOS트랜지스터(Q13)는 접속점(N8)의 V8전위가 전원(V8)보다 높아지지 않도록 동작하게 된다.
상기한 바와같이 구성에 의하면, 전계완화용 MOS트랜지스터(Q13)를 설치함에 따른 접속점(N4)이 충전할 때 전위의 저하 및 전위의 상승지연을 방지한 다음 MOS트랜지스터(Q8)의 게이트와 소오스사이의 전위차를 작게해서 내압특성을 향상시킬 수 있으므로 그에 대한 신뢰성을 높힐 수 있게 된다.
또 본 발명에 관한 실시예에서는 MOS트랜지스터(Q15)의 게이트에 입력신호(øin)를 공급하도록 했지만 입력신호(øin)와 동일한 동작으로 상승되어 지는 신호가 있으면 바람직하므로, 제 2 도 또는 제 3 도에 도시된 바와같이, MOS트랜지스터(Q15)의 게이트를 접속점(N4) 또는 접속점(N8)에 접속시켜도 마찬가지 동작을 행해 동일효과가 얻어지게 된다.
또 MOS트랜지스터(Q14)의 임계전압을 VTH로 하면서 MOS트랜지스터(Q15 )의 임계전압을 VTHD할 경우에는 「｜VTHD｜=VDD-VTHD」로 이루어지는 관계를 만족시켜줄 수 있도록 MOS트랜지스터(Q15)의 임계전압(VTHD)을 설정해놓게 되면, 입력신호
Figure kpo00008
가 로우레벨일 때 프리챠지기간에서도 접속점(N7)은 「VSS-VTHD=VSS+｜VTHD｜=VDD-VTHD」로충전되므로 MOS트랜지스터(Q15)를 생략할 수 있게 된다. 이러한 경우에 대한 회로구성예가 제 4 도 내지 제 6 도에 도시되어져 있다.
제 7 도는 신호지연회로의 다른 구성예를 나타낸 것으로, 즉 제 1 도에서의 전계완화용 MOS트랜지스터(Q13)를 MOS트랜지스터(Q8)(Q9)와의 접속점과 MOS캐패시터(C1)의 한쪽전극(접속점(N4))사이에다 설치해 놓은 것이다.
이와 같은 구성에서는 MOS트랜지스터(Q13)가 제 1 도에서 MOS트랜지스터(Q12)의 작용도 겸용하게 되므로 MOS트랜지스터(Q12)를 생략할 수 있게 된다. 또 위와 같은 동작은 제1 도의 고전위로전회로와 동일하므로써 동일효과를 얻을 수 있게 된다.
상기한 바와 같이 본 발명은 고전위접속점을 충전시킴과 더불어 게이트전위를 기준접지전위로 유지하므로써 MOS트랜지스터를 비도통상태로 설정시켜 줌에 따라 드레인측( 또는 소오스측)의 고전위를 보존시켜주기 위한 MOS트랜지스터에서 게이트와 드레인( 또는 소오스)사이의 내압 특성을 본래의 특성이 손상되지 않도록 향상시켜 줄 수 있도록 된 고전위보존회로가 제공되는 것이다.

Claims (10)

  1. 한쪽단자에 입력신호(øin)가 입력되면서 다른쪽 단자에 고전위접속점(N4)이 접속되고 상기 고전위접속점을 충전시킨후 게이트에 기준접지전위가 인가되어 비도통상태로 설정됨에 따라 이 고전위접속점(N4)의 전위를 보존하는 전위보존용성장형 MOS트랜지스터(Q8)와, 상기 고전위접속점(N4)을 방전하는 방전용 성장형 MOS트랜지스터(Q9)와, 상기 고전위접속점(N4)을 방전하는 방전용 성장형 MOS트랜지스터(Q9)를 구비하여서된 고전위보존회로에 있어서, 상기 전위보존용 MOS트랜지스터(Q8) 및 방전용 성장형 MOS트랜지스터(Q9)상기 고전위접속점(N4)사이에 설치되는 전계완화용 성장형 MOS 트랜지스터(Q13)와, 상기 전계완화용 MOS트랜지스터(Q13)의 게이트와 전원사이에 설치되어 상기 MOS트랜지스터(Q13)의 게이트전위를 충방시키는 충반전수단(Q15)를 구비한 것을 특징으로 하는 고전위보존회로.
  2. 제 1 항에 있어서, 상기 충방전수단을 게이트에 입력신호가 인가되는 공핍형 MOS트랜지스터(Q15)인 것을 특징으로 하는 고전위보존회로.
  3. 제 1 항에 있어서, 상기 충방전수단은 게이트에 상기 고전위접속점이 접속되는 공핍형 MOS트랜지스터(Q15)인 것을 특징으로 하는 고전위보존회로.
  4. 제 1 항에 있어서, 상기 충방전수단은 게이트에 상기 전위보존용 성장형 MOS트랜지스터(Q8)의 다른 단자가 접속되는 공핍형 MOS트랜지스터(Q15)인 것을 특징으로 하는 고전위보존회로.
  5. 제 2 항에 있어서, 상기 충방전수단은 그위에 게이트가 전원(VDD)에 접속되는 성장형 MOS트랜지스터(Q14)를 구비한 것을 특징으로 하는 고전위보존회로.
  6. 제 3 항에 있어서, 상기 충방전수단은 그위에 게이트가 전원(VDD)에 접속되는 성장형MOS트랜지스터(Q14)를 구비하여서 된 것을 특징으로 하는 고전위보존회로
  7. 제 4 항에 있어서, 상기 충방전수단은 그위에 게이트가 전원(VDD)에 접속되는 성장형 MOS트랜지스터(Q14)를 구비하여서 된 것을 특징으로 하는 고전위보존회로.
  8. 제 1 항에 있어서, 그위에 상기 고전위접속점(N4)에 한쪽단자가 접속되면서 다른쪽단자에 상기 방전용 성장형 MOS트랜지스터(Q9)가 접속됨과 더불어 게이트에 전원(VDD)이 인가되는 성장형 MOS트랜지스터(Q12)를 구바하여서 된 것을 특징으로 하는 고전위보존회로.
  9. 제 1 항에 있어서, 상기 방전용 성장형 MOS트랜지스터(Q9)의 일단이 상기 전위보존용 성장형 MOS트랜지스터(Q8)와 상기 전계완화용 성장형 MOS트랜지스터(Q13)의 접속점에 접속되고 있는 것을 특징으로 하는 고전위보존회로.
  10. 제 1 항에 있어서, 상기 방전용 성장형 MOS트랜지스터(Q9)의 일단이 상기 고전위접속점(N4)에 접속되고 있는 것을 특징으로 하는 고전위보존회로.
KR1019860008902A 1985-10-25 1986-10-24 고전위 보존회로 KR900002804B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60239012A JPS6298915A (ja) 1985-10-25 1985-10-25 高電位保持回路
JP60-239012 1985-10-25

Publications (2)

Publication Number Publication Date
KR870004451A KR870004451A (ko) 1987-05-09
KR900002804B1 true KR900002804B1 (ko) 1990-04-30

Family

ID=17038579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008902A KR900002804B1 (ko) 1985-10-25 1986-10-24 고전위 보존회로

Country Status (5)

Country Link
US (1) US4746824A (ko)
EP (1) EP0220953B1 (ko)
JP (1) JPS6298915A (ko)
KR (1) KR900002804B1 (ko)
DE (1) DE3688234T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652694B2 (ja) * 1988-12-28 1997-09-10 三菱電機株式会社 昇圧回路
JP2001127616A (ja) * 1999-10-29 2001-05-11 Oki Electric Ind Co Ltd バッファ回路
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5589903B2 (ja) * 2011-03-04 2014-09-17 ソニー株式会社 インバータ回路および表示装置
US8928647B2 (en) 2011-03-04 2015-01-06 Sony Corporation Inverter circuit and display unit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296335A (en) * 1979-06-29 1981-10-20 General Electric Company High voltage standoff MOS driver circuitry
JPS5648715A (en) * 1979-09-28 1981-05-02 Nec Corp Delay signal generating circuit
JPS5687933A (en) * 1979-12-19 1981-07-17 Fujitsu Ltd Bootstrap circuit
JPS56162537A (en) * 1980-05-19 1981-12-14 Nec Corp Switching circuit with high dielectric strength
US4508978A (en) * 1982-09-16 1985-04-02 Texas Instruments Incorporated Reduction of gate oxide breakdown for booted nodes in MOS integrated circuits

Also Published As

Publication number Publication date
US4746824A (en) 1988-05-24
DE3688234T2 (de) 1993-08-12
KR870004451A (ko) 1987-05-09
EP0220953A3 (en) 1990-02-21
JPS6298915A (ja) 1987-05-08
JPH0550893B2 (ko) 1993-07-30
DE3688234D1 (de) 1993-05-13
EP0220953B1 (en) 1993-04-07
EP0220953A2 (en) 1987-05-06

Similar Documents

Publication Publication Date Title
US4321661A (en) Apparatus for charging a capacitor
US4473762A (en) Semiconductor integrated circuit with a response time compensated with respect to temperature
EP0485016A2 (en) Integrated charge pump circuit with back bias voltage reduction
US4628214A (en) Back bias generator
US4443714A (en) Semiconductor buffer circuit having compensation for power source fluctuation
US3996482A (en) One shot multivibrator circuit
US4443720A (en) Bootstrap circuit
US4239991A (en) Clock voltage generator for semiconductor memory
US4455493A (en) Substrate bias pump
KR900002804B1 (ko) 고전위 보존회로
US4542307A (en) Double bootstrapped clock buffer circuit
US4049979A (en) Multi-bootstrap driver circuit
US4352996A (en) IGFET Clock generator circuit employing MOS boatstrap capacitive drive
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
US4656429A (en) Voltage comparison circuit with ripple component elimination
US20230238959A1 (en) Stress reduction on stacked transistor circuits
US4697111A (en) Logic boatstrapping circuit having a feedforward kicker circuit
US4239990A (en) Clock voltage generator for semiconductor memory with reduced power dissipation
US4079332A (en) High gain differential amplifier
EP0058509A2 (en) Semiconductor circuit for driving clock signal line
US4490627A (en) Schmitt trigger circuit
CA1252520A (en) High reliability complementary logic
US4525640A (en) High performance and gate having an "natural" or zero threshold transistor for providing a faster rise time for the output
JPS6143799B2 (ko)
JP2904962B2 (ja) 昇圧装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee