KR870004451A - 고전위 보존회로 - Google Patents

고전위 보존회로 Download PDF

Info

Publication number
KR870004451A
KR870004451A KR1019860008902A KR860008902A KR870004451A KR 870004451 A KR870004451 A KR 870004451A KR 1019860008902 A KR1019860008902 A KR 1019860008902A KR 860008902 A KR860008902 A KR 860008902A KR 870004451 A KR870004451 A KR 870004451A
Authority
KR
South Korea
Prior art keywords
mos transistor
high potential
growth
connection point
gate
Prior art date
Application number
KR1019860008902A
Other languages
English (en)
Other versions
KR900002804B1 (ko
Inventor
고이치 마고메
히로유키 고이누마
하루키 토다
Original Assignee
와타리 스기이치로
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와타리 스기이치로, 가부시키가이샤 도시바 filed Critical 와타리 스기이치로
Publication of KR870004451A publication Critical patent/KR870004451A/ko
Application granted granted Critical
Publication of KR900002804B1 publication Critical patent/KR900002804B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

고전위 보존회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 1실시예에 관한 고전위보존회로를 설명하기 위한 회로도.
제 2 도 내지 제 6 도는 본 발명의 다른 실시예를 각각 설명하기 위한 회로도.
제 7 도는 신호지연회로에다 본 발명에 따른 고전위발생회로를 설치할때 다른 구성예를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
Q1-Q15: MOS트랜지스터 N1-N8: 접속점
C1 : 캐패시터 VDD: 전원
Vss : 접지점 øin: 입력신호
: 클록신호

Claims (10)

  1. 한쪽단자에 입력신호(øin)가 입력되면서 다른쪽 단자에 고전위접속점(N4)이 접속되고 상기 고전위접속점을 충전시킨후 게이트에 기준접지전위가 인가되어 비도통상태로 설정됨에 따라 이 고전위접속점(N4)의 전위를 보존하는 전위보존용성장형 MOS트랜지스터(Q8)와, 상기 고전위접속점(N4)을 방전하는 방전용 성장형 MOS트랜지스터(Q9)와, 상기 고전위접속점(N4)을 방전하는 방전용 성장형 MOS트랜지스터(Q9)를 구비하여서된 고전위보존회로에 있어서, 상기 전위보존용 MOS트랜지스터(Q8) 및 방전용 성장형 MOS트랜지스터(Q9)상기 고전위접속점(N4)사이에 설치되는 전계완화용 성장형 MOS 트랜지스터(Q13)와, 상기 전계완화용 MOS트랜지스터(Q13)의 게이트와 전원사이에 설치되어 상기 MOS트랜지스터(Q13)의 게이트전위를 충방시키는 충반전수단(Q15)를 구비한 것을 특징으로 하는 고전위보존회로.
  2. 제 1 항에 있어서, 상기 충방전수단을 게이트에 입력신호가 인가되는 공핍형 MOS트랜지스터(Q15)인 것을 특징으로 하는 고전위보존회로.
  3. 제 1 항에 있어서, 상기 충방전수단은 게이트에 상기 고전위접속점이 접속되는 공핍형 MOS트랜지스터(Q15)인 것을 특징으로 하는 고전위보존회로.
  4. 제 1 항에 있어서, 상기 충방전수단은 게이트에 상기 전위보존용 성장형 MOS트랜지스터(Q8)의 다른 단자가 접속되는 공핍형 MOS트랜지스터(Q15)인 것을 특징으로 하는 고전위보존회로.
  5. 제 2 항에 있어서, 상기 충방전수단은 그위에 게이트가 전원(VDD)에 접속되는 성장형 MOS트랜지스터(Q14)를 구비한 것을 특징으로 하는 고전위보존회로.
  6. 제 3 항에 있어서, 상기 충방전수단은 그위에 게이트가 전원(VDD)에 접속되는 성장형MOS트랜지스터(Q14)를 구비하여서 된 것을 특징으로 하는 고전위보존회로
  7. 제 4 항에 있어서, 상기 충방전수단은 그위에 게이트가 전원(VDD)에 접속되는 성장형 MOS트랜지스터(Q14)를 구비하여서 된 것을 특징으로 하는 고전위보존회로.
  8. 제 1 항에 있어서, 그위에 상기 고전위접속점(N4)에 한쪽단자가 접속되면서 다른쪽단자에 상기 방전용 성장형 MOS트랜지스터(Q9)가 접속됨과 더불어 게이트에 전원(VDD)이 인가되는 성장형 MOS트랜지스터(Q12)를 구바하여서 된 것을 특징으로 하는 고전위보존회로.
  9. 제 1 항에 있어서, 상기 방전용 성장형 MOS트랜지스터(Q9)의 일단이 상기 전위보존용 성장형 MOS트랜지스터(Q8)와 상기 전계완화용 성장형 MOS트랜지스터(Q13)의 접속점에 접속되고 있는 것을 특징으로 하는 고전위보존회로.
  10. 제 1 항에 있어서, 상기 방전용 성장형 MOS트랜지스터(Q9)의 일단이 상기 고전위접속점(N4)에 접속되고 있는 것을 특징으로 하는 고전위보존회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008902A 1985-10-25 1986-10-24 고전위 보존회로 KR900002804B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60239012A JPS6298915A (ja) 1985-10-25 1985-10-25 高電位保持回路
JP60-239012 1985-10-25

Publications (2)

Publication Number Publication Date
KR870004451A true KR870004451A (ko) 1987-05-09
KR900002804B1 KR900002804B1 (ko) 1990-04-30

Family

ID=17038579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008902A KR900002804B1 (ko) 1985-10-25 1986-10-24 고전위 보존회로

Country Status (5)

Country Link
US (1) US4746824A (ko)
EP (1) EP0220953B1 (ko)
JP (1) JPS6298915A (ko)
KR (1) KR900002804B1 (ko)
DE (1) DE3688234T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652694B2 (ja) * 1988-12-28 1997-09-10 三菱電機株式会社 昇圧回路
JP2001127616A (ja) * 1999-10-29 2001-05-11 Oki Electric Ind Co Ltd バッファ回路
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8928647B2 (en) 2011-03-04 2015-01-06 Sony Corporation Inverter circuit and display unit
JP5589903B2 (ja) * 2011-03-04 2014-09-17 ソニー株式会社 インバータ回路および表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296335A (en) * 1979-06-29 1981-10-20 General Electric Company High voltage standoff MOS driver circuitry
JPS5648715A (en) * 1979-09-28 1981-05-02 Nec Corp Delay signal generating circuit
JPS5687933A (en) * 1979-12-19 1981-07-17 Fujitsu Ltd Bootstrap circuit
JPS56162537A (en) * 1980-05-19 1981-12-14 Nec Corp Switching circuit with high dielectric strength
US4508978A (en) * 1982-09-16 1985-04-02 Texas Instruments Incorporated Reduction of gate oxide breakdown for booted nodes in MOS integrated circuits

Also Published As

Publication number Publication date
JPS6298915A (ja) 1987-05-08
EP0220953B1 (en) 1993-04-07
EP0220953A3 (en) 1990-02-21
KR900002804B1 (ko) 1990-04-30
DE3688234D1 (de) 1993-05-13
US4746824A (en) 1988-05-24
EP0220953A2 (en) 1987-05-06
JPH0550893B2 (ko) 1993-07-30
DE3688234T2 (de) 1993-08-12

Similar Documents

Publication Publication Date Title
US4628214A (en) Back bias generator
TW353806B (en) Intermediate voltage generator and nonvolatile semiconductor memory including the same
KR970703600A (ko) 일정 임피던스 샘플링 스위치(a constant impedance sampling switch)
KR840004835A (ko) 집적가능 반도체계 전기용 회로
KR960032721A (ko) P 채널 mis 트랜지스터로 구현된 부하 저항을 갖는 입력 보호 회로
JPS5563871A (en) Protector for field-effect transistor with insulated gate
EP0404124A3 (en) Charge pump having pull-up circuit operating with two clock pulse sequences
GB1491846A (en) Monostable multivibrator circuit
KR890005753A (ko) 샘플된 아날로그 전기신호 처리방법 및 장치
KR870004451A (ko) 고전위 보존회로
EP0032017A1 (en) Bootstrap circuit
GB1459951A (en) Shift registers
GB1256780A (ko)
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
GB1364799A (en) Field effect transistor circuits for driving capacitive loads
KR920019076A (ko) 지연-펄스 발생기
GB915314A (en) Improvements in or relating to electric waveform generators
KR960043528A (ko) 부스트회로
DE3278450D1 (en) Clock circuit
KR870010632A (ko) 반도체장치
JP2904962B2 (ja) 昇圧装置
JPS57157638A (en) Phase inversion changeover circuit
AU7118987A (en) Semiconductor device
KR840005288A (ko) 샘플회로
KR980005016A (ko) 플래쉬 메모리 소자의 소거방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee