JP2875132B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP2875132B2 JP2875132B2 JP5037086A JP3708693A JP2875132B2 JP 2875132 B2 JP2875132 B2 JP 2875132B2 JP 5037086 A JP5037086 A JP 5037086A JP 3708693 A JP3708693 A JP 3708693A JP 2875132 B2 JP2875132 B2 JP 2875132B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- diffusion layer
- transfer device
- floating diffusion
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 67
- 238000001514 detection method Methods 0.000 claims description 41
- 239000010409 thin film Substances 0.000 claims description 22
- 239000007772 electrode material Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 57
- 239000010408 film Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 101100489577 Solanum lycopersicum TFT10 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、イメージセンサや遅延
素子に好適な電荷転送装置およびその製造方法に関し、
特にＦＤＡ（フローティング・ディフュージョン・アン
プリファイア）型電荷検出部を有する電荷転送装置に関
する。
素子に好適な電荷転送装置およびその製造方法に関し、
特にＦＤＡ（フローティング・ディフュージョン・アン
プリファイア）型電荷検出部を有する電荷転送装置に関
する。
【０００２】
【従来の技術】図５および図６はこの種の電荷転送装置
の一従来例を示す。図５において、転送電極等を備えた
転送チャネル１２０の図上左側に相当する後段側には、
出力ゲートＯＧ、浮遊拡散層（浮遊拡散領域）からなる
電荷検出部１２１、リセットゲートＲＧおよびリセット
ドレインＲＤがこの順に配設され、電荷検出部１２１に
は、ＭＯＳトランジスタ（ＭＯＳアンプ）１１０により
構成されたソースフォロワ回路が隣接して設けられてい
る。
の一従来例を示す。図５において、転送電極等を備えた
転送チャネル１２０の図上左側に相当する後段側には、
出力ゲートＯＧ、浮遊拡散層（浮遊拡散領域）からなる
電荷検出部１２１、リセットゲートＲＧおよびリセット
ドレインＲＤがこの順に配設され、電荷検出部１２１に
は、ＭＯＳトランジスタ（ＭＯＳアンプ）１１０により
構成されたソースフォロワ回路が隣接して設けられてい
る。
【０００３】転送チャネルの転送電極には、２相のクロ
ックパルスφ1、φ2が印加され、クロックパルスφ1、
φ2のレベルφ1L、φ2L（ローレベル）とφ1H、φ
2H（ハイレベル）とに応じて転送電極下にポテンシャル
が誘起され、これにより転送電荷（信号電荷）が電荷検
出部１２１の方向に順次転送される。今少し補足する
と、転送電荷が出力ゲートＯＧ下のポテンシャル障壁を
越えて電荷検出部１２１である浮遊拡散層Ｎ+１０５に
流入して蓄積されるようになっている。そして、浮遊拡
散層Ｎ+１０５に蓄積された電荷量に対応した電圧がソ
ースフォロワ回路により出力信号として検出される。す
なわち、電荷／電圧変換されて出力信号として検出され
る。
ックパルスφ1、φ2が印加され、クロックパルスφ1、
φ2のレベルφ1L、φ2L（ローレベル）とφ1H、φ
2H（ハイレベル）とに応じて転送電極下にポテンシャル
が誘起され、これにより転送電荷（信号電荷）が電荷検
出部１２１の方向に順次転送される。今少し補足する
と、転送電荷が出力ゲートＯＧ下のポテンシャル障壁を
越えて電荷検出部１２１である浮遊拡散層Ｎ+１０５に
流入して蓄積されるようになっている。そして、浮遊拡
散層Ｎ+１０５に蓄積された電荷量に対応した電圧がソ
ースフォロワ回路により出力信号として検出される。す
なわち、電荷／電圧変換されて出力信号として検出され
る。
【０００４】出力信号が検出されると、リセットゲート
ＲＧにリセットパルスφRGが印加され、これにより浮遊
拡散層Ｎ+１０５に蓄積された電荷がリセットドレイン
ＲＤに排出される。
ＲＧにリセットパルスφRGが印加され、これにより浮遊
拡散層Ｎ+１０５に蓄積された電荷がリセットドレイン
ＲＤに排出される。
【０００５】上記のソースフォロワ回路を構成するＭＯ
Ｓトランジスタ１１０は、メタル配線１０６を介して浮
遊拡散層Ｎ+１０５に電気的に接続されている。すなわ
ち、図６に示すように、ＭＯＳトランジスタ１１０のゲ
ート電極１１１の一端部にはメタル配線１０６の一端部
が重畳して接続され、メタル配線１０６の他端部には浮
遊拡散層Ｎ+１０５が重畳して接続されている。
Ｓトランジスタ１１０は、メタル配線１０６を介して浮
遊拡散層Ｎ+１０５に電気的に接続されている。すなわ
ち、図６に示すように、ＭＯＳトランジスタ１１０のゲ
ート電極１１１の一端部にはメタル配線１０６の一端部
が重畳して接続され、メタル配線１０６の他端部には浮
遊拡散層Ｎ+１０５が重畳して接続されている。
【０００６】なお、図中１０１はＮ型シリコン基板、１
０２は第１の拡散層Ｐ-、１０３は第２の拡散層Ｐ+であ
る。また、１１２はＭＯＳトランジスタ１１０のソース
電極、１１３はＭＯＳトランジスタ１１０のドレイン電
極である。
０２は第１の拡散層Ｐ-、１０３は第２の拡散層Ｐ+であ
る。また、１１２はＭＯＳトランジスタ１１０のソース
電極、１１３はＭＯＳトランジスタ１１０のドレイン電
極である。
【０００７】上記の構成において、電荷／電圧変換に寄
与する電荷検出容量ＣFDは下記式で表される。
与する電荷検出容量ＣFDは下記式で表される。
【０００８】ＣFD＝Ｃd＋Ｃg＋Ｃl… 但し、Ｃd：浮遊拡散層ｎ+１０５の接合容量 Ｃg：ＭＯＳトランジスタ（ＭＯＳアンプ）１１０ゲー
ト容量 Ｃl：その他の寄生容量 である。
ト容量 Ｃl：その他の寄生容量 である。
【０００９】現在ビデオムービー等に用いられている典
型的なＣＣＤ撮像素子の場合、上記の検出容量ＣFDは１
０〜１５（ｆＦ）程度の値であり、上記の各容量成分Ｃ
d、Ｃg、Ｃlは略均等な寄与をしているとみなされる。
型的なＣＣＤ撮像素子の場合、上記の検出容量ＣFDは１
０〜１５（ｆＦ）程度の値であり、上記の各容量成分Ｃ
d、Ｃg、Ｃlは略均等な寄与をしているとみなされる。
【００１０】
【発明が解決しようとする課題】ところで、近年、上記
のような電荷転送装置を備えた２次元イメージセンサに
おいては、デバイスの高画素化、小型化が進み、それに
伴って電荷／電圧変換率の向上が要請されている。
のような電荷転送装置を備えた２次元イメージセンサに
おいては、デバイスの高画素化、小型化が進み、それに
伴って電荷／電圧変換率の向上が要請されている。
【００１１】このような要請に応えるためには、電荷検
出部である浮遊拡散層ｎ+１０５の検出容量ＣFDを小さ
くする必要があり、そのためには上記式より明かなよ
うに、それぞれ均等に寄与するＣd、Ｃg、Ｃlの値を小
さくすればよい。
出部である浮遊拡散層ｎ+１０５の検出容量ＣFDを小さ
くする必要があり、そのためには上記式より明かなよ
うに、それぞれ均等に寄与するＣd、Ｃg、Ｃlの値を小
さくすればよい。
【００１２】ここで、浮遊拡散層Ｎ+１０５の接合容量
Ｃdの値は、最近の微細加工技術の進歩によって浮遊拡
散層Ｎ+１０５のサイズを縮小できるため、それに応じ
て低減化が可能である。
Ｃdの値は、最近の微細加工技術の進歩によって浮遊拡
散層Ｎ+１０５のサイズを縮小できるため、それに応じ
て低減化が可能である。
【００１３】しかるに、電荷転送部のチャネル幅を電荷
検出部である浮遊拡散層Ｎ+１０５に向けて狭くしてい
っても、電荷の転送取り残しを避ける必要から、５〜１
０μｍの幅は確保しなければならない。このため、Ｃd
の値を小さくして、検出容量ＣF Dを低減して電荷／電圧
変換率の向上を図るには自ずから限界がある。
検出部である浮遊拡散層Ｎ+１０５に向けて狭くしてい
っても、電荷の転送取り残しを避ける必要から、５〜１
０μｍの幅は確保しなければならない。このため、Ｃd
の値を小さくして、検出容量ＣF Dを低減して電荷／電圧
変換率の向上を図るには自ずから限界がある。
【００１４】このような事情により、電荷／電圧変換率
の一層の向上を図り、デバイスの高画素化、小型化が要
請される最近の技術傾向に対処するためには、ＭＯＳア
ンプのゲート容量Ｃg、その他の寄生容量Ｃlを低減する
ことが課題となっている。
の一層の向上を図り、デバイスの高画素化、小型化が要
請される最近の技術傾向に対処するためには、ＭＯＳア
ンプのゲート容量Ｃg、その他の寄生容量Ｃlを低減する
ことが課題となっている。
【００１５】本発明はこのような課題を解決するもので
あり、電荷検出容量を低減でき、電荷／電圧変換率の向
上が図れ、デバイスの高画素化および小型化が要請され
る最近の技術傾向に対処することが可能になる電荷転送
装置を提供することを目的とする。
あり、電荷検出容量を低減でき、電荷／電圧変換率の向
上が図れ、デバイスの高画素化および小型化が要請され
る最近の技術傾向に対処することが可能になる電荷転送
装置を提供することを目的とする。
【００１６】また、本発明の他の目的は、配置上の制約
が大幅に緩和され、製作性の向上および大幅なコストダ
ウンが可能になる電荷転送装置を提供することにある。
が大幅に緩和され、製作性の向上および大幅なコストダ
ウンが可能になる電荷転送装置を提供することにある。
【００１７】
【課題を解決するための手段】本発明の電荷転送装置
は、ＦＤＡ型電荷検出部を有する電荷転送装置であっ
て、該ＦＤＡ型電荷検出部の浮遊拡散層の上に、電荷／
電圧変換された信号を出力信号として検出する薄膜トラ
ンジスタを設け、電荷検出用の前記浮遊拡散層の上に、
該浮遊拡散層とオーミック・コンタクトを有する電極材
料が重畳され、該電極材料が前記薄膜トランジスタのゲ
ート電極として機能しており、そのことにより上記目的
が達成される。
は、ＦＤＡ型電荷検出部を有する電荷転送装置であっ
て、該ＦＤＡ型電荷検出部の浮遊拡散層の上に、電荷／
電圧変換された信号を出力信号として検出する薄膜トラ
ンジスタを設け、電荷検出用の前記浮遊拡散層の上に、
該浮遊拡散層とオーミック・コンタクトを有する電極材
料が重畳され、該電極材料が前記薄膜トランジスタのゲ
ート電極として機能しており、そのことにより上記目的
が達成される。
【００１８】好ましくは、転送されて来た電荷を前記浮
遊拡散層に出力する出力ゲートと、該浮遊拡散層に蓄積
された電荷を電位検出手段によって検出された後に後段
側に排出するリセットゲートとを互いに平行に配設し、
両者間に前記薄膜トランジスタを設け、該薄膜トランジ
スタがリセットドレインに直交する方向のチャネル長を
有する構造とする。
遊拡散層に出力する出力ゲートと、該浮遊拡散層に蓄積
された電荷を電位検出手段によって検出された後に後段
側に排出するリセットゲートとを互いに平行に配設し、
両者間に前記薄膜トランジスタを設け、該薄膜トランジ
スタがリセットドレインに直交する方向のチャネル長を
有する構造とする。
【００１９】
【００２０】また、好ましくは、前記電極材料として、
高融点金属材料を用いる。
高融点金属材料を用いる。
【００２１】また、好ましくは、前記電極材料を前記浮
遊拡散層よりも大きく形成する。
遊拡散層よりも大きく形成する。
【００２２】
【００２３】また、本発明の電荷転送装置は、ＦＤＡ型
電荷検出部を有する電荷転送装置であって、該ＦＤＡ型
電荷検出部の浮遊拡散層の上に、電荷／電圧変換された
信号を出力信号として検出する薄膜トランジスタを設
け、前記薄膜トランジスタの上にコントロールゲートを
付加しており、そのことにより上記目的が達成される。
電荷検出部を有する電荷転送装置であって、該ＦＤＡ型
電荷検出部の浮遊拡散層の上に、電荷／電圧変換された
信号を出力信号として検出する薄膜トランジスタを設
け、前記薄膜トランジスタの上にコントロールゲートを
付加しており、そのことにより上記目的が達成される。
【００２４】
【００２５】
【作用】上記のように、ＦＤＡ型電荷検出部の浮遊拡散
層の上に薄膜トランジスタ（以下ＴＦＴという）を設け
る構成によれば、従来構造の電荷転送装置とは異なり、
浮遊拡散層とＭＯＳアンプとして機能するＭＯＳトラン
ジスタとを電気的に接続するメタル配線が不要になる。
従って、このような構造によれば、電荷検出容量に含ま
れる、配線部に寄生する容量成分が無くなる。すなわ
ち、上記のＣlを無くすことができる。
層の上に薄膜トランジスタ（以下ＴＦＴという）を設け
る構成によれば、従来構造の電荷転送装置とは異なり、
浮遊拡散層とＭＯＳアンプとして機能するＭＯＳトラン
ジスタとを電気的に接続するメタル配線が不要になる。
従って、このような構造によれば、電荷検出容量に含ま
れる、配線部に寄生する容量成分が無くなる。すなわ
ち、上記のＣlを無くすことができる。
【００２６】ここで、上記の従来例において、メタル配
線の配線部に寄生する容量成分は、周囲のレイアウトパ
ターンや製造条件によって異なるが、通常、電荷検出容
量全体の約３０％前後の比率を占めるものと見積もられ
る。従って、上記の構造によれば、その分だけ電荷検出
容量を低減でき、電荷／電圧変換率を向上できる。
線の配線部に寄生する容量成分は、周囲のレイアウトパ
ターンや製造条件によって異なるが、通常、電荷検出容
量全体の約３０％前後の比率を占めるものと見積もられ
る。従って、上記の構造によれば、その分だけ電荷検出
容量を低減でき、電荷／電圧変換率を向上できる。
【００２７】
【実施例】以下に本発明の実施例を説明する。
【００２８】（実施例１）図１および図２は本発明電荷
転送装置の実施例１を示す。まず、図１に従いこの電荷
転送装置の概略構造を説明する。転送電極等を備えた転
送チャネル２０の図上左側に相当する後段側には、出力
ゲートＯＧ、電荷検出部２１、リセットゲートＲＧおよ
びリセットドレインＲＤがこの順に配設されている。出
力ゲートＯＧとリセットゲートＲＧとは互いに平行に配
置されており、両者の中間部に電荷検出部２１が配設さ
れている。電荷検出部２１となる浮遊拡散層Ｎ+５（図
２参照）の上には、ＴＦＴ１０が設けられている。ＴＦ
Ｔ１０にはソースフォロワ回路の負荷およびアンプ回路
（ＭＯＳ回路）が接続されている。
転送装置の実施例１を示す。まず、図１に従いこの電荷
転送装置の概略構造を説明する。転送電極等を備えた転
送チャネル２０の図上左側に相当する後段側には、出力
ゲートＯＧ、電荷検出部２１、リセットゲートＲＧおよ
びリセットドレインＲＤがこの順に配設されている。出
力ゲートＯＧとリセットゲートＲＧとは互いに平行に配
置されており、両者の中間部に電荷検出部２１が配設さ
れている。電荷検出部２１となる浮遊拡散層Ｎ+５（図
２参照）の上には、ＴＦＴ１０が設けられている。ＴＦ
Ｔ１０にはソースフォロワ回路の負荷およびアンプ回路
（ＭＯＳ回路）が接続されている。
【００２９】転送チャネルの転送電極には、２相のクロ
ックパルスφ1、φ2が印加され、クロックパルスφ1、
φ2のレベルφ1L、φ2Lとφ1H、φ2Hとに応じて転送電
極下にポテンシャルが誘起され、これにより転送電荷が
電荷検出部２１の方向に順次転送される。今少し補足す
ると、転送電荷が出力ゲートＯＧ下のポテンシャル障壁
を越えて電荷検出部２１である浮遊拡散層Ｎ+５に流入
して蓄積されるようになっている。そして、浮遊拡散層
Ｎ+５に蓄積された電荷量に対応した電圧がＴＦＴ１０
により構成されるソースフォロワ回路に出力信号として
検出される。すなわち、ソースフォロワ回路により電荷
／電圧変換された出力信号として検出される。ＴＦＴ１
０はソースフォロワ回路の初段ドライバ・トランジスタ
として機能する。
ックパルスφ1、φ2が印加され、クロックパルスφ1、
φ2のレベルφ1L、φ2Lとφ1H、φ2Hとに応じて転送電
極下にポテンシャルが誘起され、これにより転送電荷が
電荷検出部２１の方向に順次転送される。今少し補足す
ると、転送電荷が出力ゲートＯＧ下のポテンシャル障壁
を越えて電荷検出部２１である浮遊拡散層Ｎ+５に流入
して蓄積されるようになっている。そして、浮遊拡散層
Ｎ+５に蓄積された電荷量に対応した電圧がＴＦＴ１０
により構成されるソースフォロワ回路に出力信号として
検出される。すなわち、ソースフォロワ回路により電荷
／電圧変換された出力信号として検出される。ＴＦＴ１
０はソースフォロワ回路の初段ドライバ・トランジスタ
として機能する。
【００３０】出力信号が検出されると、リセットゲート
ＲＧにリセットパルスφRGが印加され、これにより浮遊
拡散層Ｎ+５に蓄積された電荷がリセットドレインＲＤ
に排出される。
ＲＧにリセットパルスφRGが印加され、これにより浮遊
拡散層Ｎ+５に蓄積された電荷がリセットドレインＲＤ
に排出される。
【００３１】次に、図２に従い本実施例１の電荷転送装
置の電荷検出部２１における断面構造を説明する。Ｎ型
シリコン基板１の表層部には、不純物領域である第１の
拡散層Ｐ-２が形成され、この拡散層Ｐ-２の表層部の中
央部を除く部分には、第２の拡散層Ｐ+３、３が形成さ
れている。第２の拡散層Ｐ+３、３の上には、絶縁膜と
して機能する素子分離用のＬＯＣＯＳ酸化膜４がそれぞ
れ形成されている。
置の電荷検出部２１における断面構造を説明する。Ｎ型
シリコン基板１の表層部には、不純物領域である第１の
拡散層Ｐ-２が形成され、この拡散層Ｐ-２の表層部の中
央部を除く部分には、第２の拡散層Ｐ+３、３が形成さ
れている。第２の拡散層Ｐ+３、３の上には、絶縁膜と
して機能する素子分離用のＬＯＣＯＳ酸化膜４がそれぞ
れ形成されている。
【００３２】一方、第２の拡散層Ｐ+３、３の対向部に
位置する第１の拡散層Ｐ-２の表層部には、電荷検出部
２１となる浮遊拡散層Ｎ+５が形成されている。浮遊拡
散層Ｎ+５の上には、この浮遊拡散層Ｎ+５とオーミック
・コンタクトを有する高融点金属材料からなるゲート電
極材６が重畳されている。このゲート電極材６は、その
上にゲート絶縁膜７を挟んで重畳されるＴＦＴ１０のゲ
ート電極として機能する。このゲート絶縁膜７は第２の
拡散層Ｐ+３、３の上にも形成されている。ＴＦＴ１０
は、シリコン薄膜からなるチャネル領域１１の両側に、
シリコン薄膜にＮ +を拡散したソース領域１２とドレイ
ン領域１３とを備えている。
位置する第１の拡散層Ｐ-２の表層部には、電荷検出部
２１となる浮遊拡散層Ｎ+５が形成されている。浮遊拡
散層Ｎ+５の上には、この浮遊拡散層Ｎ+５とオーミック
・コンタクトを有する高融点金属材料からなるゲート電
極材６が重畳されている。このゲート電極材６は、その
上にゲート絶縁膜７を挟んで重畳されるＴＦＴ１０のゲ
ート電極として機能する。このゲート絶縁膜７は第２の
拡散層Ｐ+３、３の上にも形成されている。ＴＦＴ１０
は、シリコン薄膜からなるチャネル領域１１の両側に、
シリコン薄膜にＮ +を拡散したソース領域１２とドレイ
ン領域１３とを備えている。
【００３３】上記断面構造の電荷転送装置は具体的に
は、以下の製造プロセスで作製される。まず、Ｎ型シリ
コン基板１の表層部にＰ-イオンをドープして第１の拡
散層Ｐ-２を形成する。続いて、第１の拡散層Ｐ-２の中
央部（電荷検出部２１の幅方向中央部）を除く部分にＰ
+イオンをドープして第２の拡散層Ｐ+３、３を形成す
る。
は、以下の製造プロセスで作製される。まず、Ｎ型シリ
コン基板１の表層部にＰ-イオンをドープして第１の拡
散層Ｐ-２を形成する。続いて、第１の拡散層Ｐ-２の中
央部（電荷検出部２１の幅方向中央部）を除く部分にＰ
+イオンをドープして第２の拡散層Ｐ+３、３を形成す
る。
【００３４】続いて、第２の拡散層Ｐ+３、３の上に素
子分離用のＬＯＣＯＳ酸化膜４を形成する。その膜厚と
しては、通常１０００ｎｍ程度が一般的である。
子分離用のＬＯＣＯＳ酸化膜４を形成する。その膜厚と
しては、通常１０００ｎｍ程度が一般的である。
【００３５】次に、第１の拡散層Ｐ-２の上にＮ+イオン
をドープして浮遊拡散層Ｎ+５を形成し、その上にゲー
ト電極材６を重畳する。ゲート電極材６として、本実施
例１では高融点金属材料であるＴｉ−Ｗ合金を用いた。
なお、他にＮ+ポリシリコンを用いることも可能であ
る。
をドープして浮遊拡散層Ｎ+５を形成し、その上にゲー
ト電極材６を重畳する。ゲート電極材６として、本実施
例１では高融点金属材料であるＴｉ−Ｗ合金を用いた。
なお、他にＮ+ポリシリコンを用いることも可能であ
る。
【００３６】また、本実施例１では、ゲート電極材６の
形状を浮遊拡散層Ｎ+５よりも大きくしてある。ここ
で、浮遊拡散層Ｎ+５は、電荷検出容量に寄与する接合
容量をできる限り低くするためサイズを小さくする必要
がある。一方、ＴＦＴ１０の動作に十分なゲートのサイ
ズは、浮遊拡散層Ｎ+５にオーミック・コンタクトを有
するゲート電極材６のサイズを変えることによって、浮
遊拡散層Ｎ+５のサイズによって影響を受けずに選択す
ることができる。
形状を浮遊拡散層Ｎ+５よりも大きくしてある。ここ
で、浮遊拡散層Ｎ+５は、電荷検出容量に寄与する接合
容量をできる限り低くするためサイズを小さくする必要
がある。一方、ＴＦＴ１０の動作に十分なゲートのサイ
ズは、浮遊拡散層Ｎ+５にオーミック・コンタクトを有
するゲート電極材６のサイズを変えることによって、浮
遊拡散層Ｎ+５のサイズによって影響を受けずに選択す
ることができる。
【００３７】なお、実施例１の図では、通常起こり得る
例として、浮遊拡散層Ｎ+５よりもゲート電極材６が大
きく描かれている。
例として、浮遊拡散層Ｎ+５よりもゲート電極材６が大
きく描かれている。
【００３８】次に、素子分離用のＬＯＣＯＳ酸化膜４、
浮遊拡散層Ｎ+５およびゲート電極材６の上にゲート絶
縁膜７を所定厚みで形成する。続いて、ゲート絶縁膜７
の上に、減圧ＣＶＤ法により、５００℃〜６００℃の低
温でシリコン薄膜８を厚み５０〜１００ｎｍで積層す
る。続いて、Ｎ2ガス雰囲気中で１０〜２０時間熱処理
を行なう。次に、ＴＦＴ１０のチャネル領域（Ｐ−Ｓｉ
領域）１１となるシリコン薄膜８のゲート電極材６の上
に位置する部分以外の領域、すなわちシリコン薄膜８の
両側部に選択的にＮ+拡散を施し、これによりＴＦＴ１
０のソース領域１２およびドレイン領域１３を形成す
る。続いて、ソース領域１２およびドレイン領域１３は
後段のアンプ回路（ＭＯＳアンプ回路）に接続される。
なお、上記のプロセス中に、転送電極等の他の部材の形
成を行ってもよい。
浮遊拡散層Ｎ+５およびゲート電極材６の上にゲート絶
縁膜７を所定厚みで形成する。続いて、ゲート絶縁膜７
の上に、減圧ＣＶＤ法により、５００℃〜６００℃の低
温でシリコン薄膜８を厚み５０〜１００ｎｍで積層す
る。続いて、Ｎ2ガス雰囲気中で１０〜２０時間熱処理
を行なう。次に、ＴＦＴ１０のチャネル領域（Ｐ−Ｓｉ
領域）１１となるシリコン薄膜８のゲート電極材６の上
に位置する部分以外の領域、すなわちシリコン薄膜８の
両側部に選択的にＮ+拡散を施し、これによりＴＦＴ１
０のソース領域１２およびドレイン領域１３を形成す
る。続いて、ソース領域１２およびドレイン領域１３は
後段のアンプ回路（ＭＯＳアンプ回路）に接続される。
なお、上記のプロセス中に、転送電極等の他の部材の形
成を行ってもよい。
【００３９】以上のようにしてＦＤＡ型電荷検出部を有
する本発明の電荷転送装置が作製される。このようにし
て作製される本発明の電荷転送装置は、上記のように電
荷検出部２１となる浮遊拡散層Ｎ+５の上にアンプとし
て機能するＴＦＴ１０を形成する構造をとるので、従来
構造の電荷転送装置とは異なり、浮遊拡散層Ｎ+５とＴ
ＦＴとを電気的に接続するメタル配線が不要になる。従
って、本発明の電荷転送装置によれば、電荷検出容量に
含まれる、配線部に寄生する容量成分が無くなるので、
上記従来の電荷転送装置に比べて、その分だけ電荷検出
容量を低減でき、電荷／電圧変換率を向上できる。
する本発明の電荷転送装置が作製される。このようにし
て作製される本発明の電荷転送装置は、上記のように電
荷検出部２１となる浮遊拡散層Ｎ+５の上にアンプとし
て機能するＴＦＴ１０を形成する構造をとるので、従来
構造の電荷転送装置とは異なり、浮遊拡散層Ｎ+５とＴ
ＦＴとを電気的に接続するメタル配線が不要になる。従
って、本発明の電荷転送装置によれば、電荷検出容量に
含まれる、配線部に寄生する容量成分が無くなるので、
上記従来の電荷転送装置に比べて、その分だけ電荷検出
容量を低減でき、電荷／電圧変換率を向上できる。
【００４０】また、上記のように、ゲート絶縁膜７を挟
んで浮遊拡散層Ｎ+５の上にＴＦＴ１０を直接形成する
と、メタル配線部が不要になるので、パターンレイアウ
ト上の縮小化を図る上で有利であり、電荷転送装置の小
型化およびコストダウンに寄与できる。
んで浮遊拡散層Ｎ+５の上にＴＦＴ１０を直接形成する
と、メタル配線部が不要になるので、パターンレイアウ
ト上の縮小化を図る上で有利であり、電荷転送装置の小
型化およびコストダウンに寄与できる。
【００４１】また、本発明の電荷転送装置によれば、平
面構造を示す図１から明かなように、互いに平行な出力
ゲートＯＧとリセットゲートＲＧとの間の中間部に、こ
れらと平行に、かつチャネル長がリセットドレインＲＤ
に直交する方向にＴＦＴ１０を配置する構成をとるの
で、限られた領域内に電荷検出部２１を効果的に配置す
ることが可能になる。従って、この点においても、装置
構成の小型化およびコストダウンが可能になる。
面構造を示す図１から明かなように、互いに平行な出力
ゲートＯＧとリセットゲートＲＧとの間の中間部に、こ
れらと平行に、かつチャネル長がリセットドレインＲＤ
に直交する方向にＴＦＴ１０を配置する構成をとるの
で、限られた領域内に電荷検出部２１を効果的に配置す
ることが可能になる。従って、この点においても、装置
構成の小型化およびコストダウンが可能になる。
【００４２】（実施例２）図３は本発明の電荷転送装置
の実施例２を示す。この実施例２では、上記実施例１の
ゲート電極材６を設けず、熱酸化等により形成したゲー
ト絶縁膜７を挟んで浮遊拡散層Ｎ+５の上にＴＦＴ１０
のチャネル領域１１を直接配置する構成を採る。本実施
例２によれば上記実施例１の効果に加え、電荷検出部２
１の断面構造を更に一層簡潔化できるので、装置構成の
小型化、製造プロセスの簡略化およびコストダウンをよ
り一層図れる。
の実施例２を示す。この実施例２では、上記実施例１の
ゲート電極材６を設けず、熱酸化等により形成したゲー
ト絶縁膜７を挟んで浮遊拡散層Ｎ+５の上にＴＦＴ１０
のチャネル領域１１を直接配置する構成を採る。本実施
例２によれば上記実施例１の効果に加え、電荷検出部２
１の断面構造を更に一層簡潔化できるので、装置構成の
小型化、製造プロセスの簡略化およびコストダウンをよ
り一層図れる。
【００４３】なお、上記実施例１と対応する部分につい
ては同一の番号を付し、具体的な説明については省略す
る。
ては同一の番号を付し、具体的な説明については省略す
る。
【００４４】（実施例３）図４は本発明の電荷転送装置
の実施例３を示す。この実施例３では、実施例２と同構
造のＴＦＴ１０にコントロールゲートＣＧを付加する構
成を採る。すなわち、図４に示すように、本実施例４で
はゲート絶縁膜７を挟んで浮遊拡散層Ｎ+５の上にチャ
ネル領域１１が直接配置されるＴＦＴ１０のチャネル領
域１１の上にコントロールゲートＣＧを付加する構成を
採る。
の実施例３を示す。この実施例３では、実施例２と同構
造のＴＦＴ１０にコントロールゲートＣＧを付加する構
成を採る。すなわち、図４に示すように、本実施例４で
はゲート絶縁膜７を挟んで浮遊拡散層Ｎ+５の上にチャ
ネル領域１１が直接配置されるＴＦＴ１０のチャネル領
域１１の上にコントロールゲートＣＧを付加する構成を
採る。
【００４５】本実施例３によれば、コントロールゲート
ＣＧを付加したことにより、その直下に位置するＴＦＴ
１０のチャネル領域１１の電位の安定化を図ることがで
きるので、電荷転送装置の信頼性をより一層向上でき
る。
ＣＧを付加したことにより、その直下に位置するＴＦＴ
１０のチャネル領域１１の電位の安定化を図ることがで
きるので、電荷転送装置の信頼性をより一層向上でき
る。
【００４６】なお、実施例２と対応する部分については
同一の番号を付し、具体的な説明は省略する。
同一の番号を付し、具体的な説明は省略する。
【００４７】
【発明の効果】以上の本発明によれば、浮遊拡散層の上
に薄膜トランジスタを形成することにより、電荷検出部
を実現する構成をとるので、上記従来の電荷転送装置と
は異なり、電荷／電圧変換された出力信号を後段のアン
プに導くのにメタル配線が不要になる。従って、電荷検
出容量に含まれる、配線部に寄生する容量成分が無くな
るので、その分だけ電荷検出容量を低減でき、電荷／電
圧変換率を向上できる。それ故、素子の高感度化を実現
できる。
に薄膜トランジスタを形成することにより、電荷検出部
を実現する構成をとるので、上記従来の電荷転送装置と
は異なり、電荷／電圧変換された出力信号を後段のアン
プに導くのにメタル配線が不要になる。従って、電荷検
出容量に含まれる、配線部に寄生する容量成分が無くな
るので、その分だけ電荷検出容量を低減でき、電荷／電
圧変換率を向上できる。それ故、素子の高感度化を実現
できる。
【００４８】また、薄膜トランジスタが浮遊拡散層の上
に形成されているので、後段のアンプ回路を配置するに
当たって配置上の制約が大幅に低減される。また、パタ
ーンレイアウト上の縮小化が図れる。従って、装置構成
の小型化およびコストダウンを図ることができる。
に形成されているので、後段のアンプ回路を配置するに
当たって配置上の制約が大幅に低減される。また、パタ
ーンレイアウト上の縮小化が図れる。従って、装置構成
の小型化およびコストダウンを図ることができる。
【００４９】このような理由により、本発明の電荷転送
装置によれば、デバイスの高画素化、小型化が要請され
る最近の技術傾向に容易に対処することができる。
装置によれば、デバイスの高画素化、小型化が要請され
る最近の技術傾向に容易に対処することができる。
【００５０】また、特に請求項２記載の電荷転送装置に
よれば、限られた領域内に電荷検出部を効果的に配置す
ることが可能になる。従って、この点においても、装置
構成の小型化およびコストダウンを図る上で有利にな
る。
よれば、限られた領域内に電荷検出部を効果的に配置す
ることが可能になる。従って、この点においても、装置
構成の小型化およびコストダウンを図る上で有利にな
る。
【００５１】
【００５２】また、特に請求項５記載の電荷転送装置に
よれば、ＴＦＴにコントロールゲートを付加したことに
より、その直下に位置するチャネル領域の電位の安定化
を図ることができるので、電荷転送装置の信頼性をより
一層向上できる。
よれば、ＴＦＴにコントロールゲートを付加したことに
より、その直下に位置するチャネル領域の電位の安定化
を図ることができるので、電荷転送装置の信頼性をより
一層向上できる。
【図１】本発明電荷転送装置の実施例１を示す模式的平
面図。
面図。
【図２】図１のＡ−Ａ線による断面図。
【図３】本発明電荷転送装置の実施例２を示す部分断面
図。
図。
【図４】本発明電荷転送装置の実施例３を示す部分断面
図。
図。
【図５】電荷転送装置の一従来例を示す模式的平面図。
【図６】図５のＢ−Ｂ線による断面図。
１ Ｎ型シリコン基板 ２ 第１の拡散層Ｐ- ３ 第２の拡散層Ｐ+ ４ 素子分離用のＬＯＣＯＳ酸化膜 ５ 電荷検出用の浮遊拡散層Ｎ+ ６ ゲート電極材 ７ ゲート絶縁膜 ８ シリコン薄膜 １０ ＴＦＴ １１ ＴＦＴのチャネル領域 １２ ＴＦＴのソース領域 １３ ＴＦＴのドレイン領域 ２１ 電荷検出部 ＣＧ コントロールゲート ＯＧ 出力ゲート ＲＤ リセットドレイン ＲＧ リセットゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (5)
- 【請求項１】 ＦＤＡ型電荷検出部を有する電荷転送装
置であって、 該ＦＤＡ型電荷検出部の浮遊拡散層の上に、電荷／電圧
変換された信号を出力信号として検出する薄膜トランジ
スタを設け、 電荷検出用の前記浮遊拡散層の上に、該浮遊拡散層とオ
ーミック・コンタクトを有する電極材料が重畳され、該
電極材料が前記薄膜トランジスタのゲート電極として機
能する電荷転送装置。 - 【請求項２】 転送されて来た電荷を前記浮遊拡散層に
出力する出力ゲートと、該浮遊拡散層に蓄積された電荷
を電位検出手段によって検出された後に後段側に排出す
るリセットゲートとが互いに平行に配設され、両者間に
前記薄膜トランジスタが設けられ、該薄膜トランジスタ
がリセットドレインに直交する方向のチャネル長を有す
る請求項１記載の電荷転送装置。 - 【請求項３】 前記電極材料が、高融点金属材料である
請求項１記載の電荷転送装置。 - 【請求項４】 前記電極材料が前記浮遊拡散層よりも大
きくなっている請求項１記載の電荷転送装置。 - 【請求項５】 ＦＤＡ型電荷検出部を有する電荷転送装
置であって、 該ＦＤＡ型電荷検出部の浮遊拡散層の上に、電荷／電圧
変換された信号を出力信号として検出する薄膜トランジ
スタを設け、 前記薄膜トランジスタの上にコントロールゲートを付加
した電荷転送装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037086A JP2875132B2 (ja) | 1993-02-25 | 1993-02-25 | 電荷転送装置 |
| KR94003359A KR970010208B1 (en) | 1993-02-25 | 1994-02-24 | A charge transferring device having an fda type charge detecting section and a method for producing the same |
| US08/201,181 US5416346A (en) | 1993-02-25 | 1994-02-24 | Charge transferring device having an FDA type charge detecting section and a method for producing the same |
| DE69417790T DE69417790T2 (de) | 1993-02-25 | 1994-02-25 | Ladungsverschiebeanordnung mit einem FDA-Ladungsdetektor und Verfahren zu ihrer Herstellung |
| EP94301366A EP0613188B1 (en) | 1993-02-25 | 1994-02-25 | A charge transferring device having an FDA type charge detecting section and a method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037086A JP2875132B2 (ja) | 1993-02-25 | 1993-02-25 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252180A JPH06252180A (ja) | 1994-09-09 |
| JP2875132B2 true JP2875132B2 (ja) | 1999-03-24 |
Family
ID=12487751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5037086A Expired - Fee Related JP2875132B2 (ja) | 1993-02-25 | 1993-02-25 | 電荷転送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5416346A (ja) |
| EP (1) | EP0613188B1 (ja) |
| JP (1) | JP2875132B2 (ja) |
| KR (1) | KR970010208B1 (ja) |
| DE (1) | DE69417790T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758314A (ja) * | 1993-08-18 | 1995-03-03 | Nec Corp | 電荷結合素子 |
| US5557126A (en) * | 1994-09-30 | 1996-09-17 | Sgs-Thomson Microelectronics, Inc. | Thin-film transistor and method for forming the same |
| DE69738645T2 (de) * | 1996-05-22 | 2009-06-10 | Eastman Kodak Co. | Aktiver Pixelsensor mit Durchbruch-Rücksetzstruktur und Unterdrückung des Übersprechsignales |
| US5712498A (en) * | 1996-08-26 | 1998-01-27 | Massachusetts Institute Of Technology | Charge modulation device |
| JP3028074B2 (ja) * | 1997-05-26 | 2000-04-04 | 日本電気株式会社 | 電荷転送素子とその駆動方法 |
| FR2867308B1 (fr) * | 2004-03-02 | 2006-05-19 | Atmel Grenoble Sa | Circuit integre avec diode de lecture de tres petites dimensions |
| US7892045B2 (en) * | 2008-10-23 | 2011-02-22 | Tyco Electronics Corporation | Connector having interlocking components |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4672645A (en) * | 1978-10-23 | 1987-06-09 | Westinghouse Electric Corp. | Charge transfer device having an improved read-out portion |
| JPS5626467A (en) * | 1979-08-10 | 1981-03-14 | Toshiba Corp | Semiconductor device and the manufacturing process |
| WO1988002186A1 (en) * | 1986-09-18 | 1988-03-24 | Eastman Kodak Company | Output circuit for image sensor |
| US5192990A (en) * | 1986-09-18 | 1993-03-09 | Eastman Kodak Company | Output circuit for image sensor |
| JPS63244883A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 電荷検出装置 |
| JP2666928B2 (ja) * | 1987-07-13 | 1997-10-22 | 株式会社東芝 | 電荷転送素子の出力検出器 |
| JP2827327B2 (ja) * | 1989-09-29 | 1998-11-25 | ソニー株式会社 | 電荷転送装置 |
| JPH0411774A (ja) * | 1990-04-28 | 1992-01-16 | Nec Corp | 固体撮像素子 |
-
1993
- 1993-02-25 JP JP5037086A patent/JP2875132B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-24 US US08/201,181 patent/US5416346A/en not_active Expired - Lifetime
- 1994-02-24 KR KR94003359A patent/KR970010208B1/ko not_active IP Right Cessation
- 1994-02-25 EP EP94301366A patent/EP0613188B1/en not_active Expired - Lifetime
- 1994-02-25 DE DE69417790T patent/DE69417790T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252180A (ja) | 1994-09-09 |
| DE69417790T2 (de) | 1999-10-07 |
| EP0613188A1 (en) | 1994-08-31 |
| KR970010208B1 (en) | 1997-06-23 |
| DE69417790D1 (de) | 1999-05-20 |
| KR940020788A (ko) | 1994-09-16 |
| EP0613188B1 (en) | 1999-04-14 |
| US5416346A (en) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875132B2 (ja) | 電荷転送装置 | |
| JP2746154B2 (ja) | 固体撮像素子 | |
| JP3214428B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP3118889B2 (ja) | Ｃｃｄ撮像素子 | |
| JPS60136374A (ja) | 半導体装置 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JP3004764B2 (ja) | 電荷結合素子 | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JP2006228962A (ja) | 固体撮像装置および電子情報機器 | |
| JP3506298B2 (ja) | 半導体装置 | |
| JPH04332167A (ja) | 半導体集積回路 | |
| JPH04207043A (ja) | 電荷転送装置 | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JP2002076318A (ja) | 固体撮像素子 | |
| JPH07118535B2 (ja) | 電荷転送素子とその駆動方法 | |
| JPH05218104A (ja) | 電荷転送装置 | |
| JP2003209243A (ja) | 固体撮像装置 | |
| JP3139465B2 (ja) | 固体撮像装置 | |
| JPH04360578A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0463439A (ja) | 半導体装置 | |
| JPH0786568A (ja) | 電荷転送装置 | |
| JPH04315442A (ja) | 電荷結合装置 | |
| JPS62179760A (ja) | 光電変換装置の製造方法 | |
| JPH05152558A (ja) | 電荷転送装置 | |
| KR19980068985A (ko) | 고체 촬상 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981228 |
|
| LAPS | Cancellation because of no payment of annual fees |