JPH04345036A - 電荷結合素子及びその駆動方法 - Google Patents

電荷結合素子及びその駆動方法

Info

Publication number
JPH04345036A
JPH04345036A JP14996191A JP14996191A JPH04345036A JP H04345036 A JPH04345036 A JP H04345036A JP 14996191 A JP14996191 A JP 14996191A JP 14996191 A JP14996191 A JP 14996191A JP H04345036 A JPH04345036 A JP H04345036A
Authority
JP
Japan
Prior art keywords
electrode
charge
sensitivity
potential
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14996191A
Other languages
English (en)
Inventor
Tadashi Shiraishi
匡 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14996191A priority Critical patent/JPH04345036A/ja
Publication of JPH04345036A publication Critical patent/JPH04345036A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は電荷結合素子に関し、
特にその電荷検出部の構造及び駆動方法に関するもので
ある。
【0002】
【従来の技術】図3(a) は従来の電荷結合素子の電
荷検出部の断面図とそのポテンシャルを示す図である。 図において、1は半導体基板であり、2及び3は半導体
基板1上に設けられた電荷転送のための第1及び第2の
転送電極でりそれぞれクロックφ1 ,φ2 が供給さ
れる。4は第2の転送電極3に接して設けられた出力障
壁電極、5は転送電荷を一時蓄積するための浮遊拡散領
域(以下、FDと呼ぶ)、6はFD5に蓄積された電荷
をリセットする動作を制御するリセット電極でありクロ
ックφR が印加される。7はFD5に蓄積された電荷
を排出するためのリセットドレイン、8はFD5に一時
蓄積された電荷を電圧に変換して外部に出力するための
出力アンプである。
【0003】次に動作について説明する。第1,第2転
送電極2,3及びリセット電極6に各々図3(b) に
示すクロックパルスφ1 ,φ2 及びφR が印加さ
れ、出力障壁電極4及びリセットドレイン7にDCバイ
アスが印加される。まず、時刻t1 において、電極2
にはクロックφ1 の低レベルの電圧が、電極3にはク
ロックφ2 の高レベルの電圧が、さらにリセット電極
6にはクロックφR の低レベルの電圧が印加される。 この時、信号電荷は高レベルのクロックφ2が印加され
る電極3下に蓄積される。次に時刻t2 になると、電
極2には高レベルのクロックφ1 が、また電極3には
低レベルのクロックφ2 が印加されるため、クロック
φ2 が印加される電極3下のポテンシャルが低くなり
、信号電荷は出力障壁電極4下を通過してFD5に転送
されここに蓄積される。このFD5に蓄積された信号電
荷は出力アンプ8を通して外部に出力される。そして時
刻t3 になると、クロックφR に高レベルの電圧が
印加されリセット電極6が開き、FD5がリセットドレ
イン7の電位にリセットされ信号電荷が排出される。
【0004】次に、電荷検出の原理について説明する。 上記構成においてFD5は一種のコンデンサの働きをし
ている。すなわちリセット電極6のオン動作により、F
D5がある電位にリセットされ、その後電荷が転送され
るとFD5の電位はその電荷量に応じて変化する。FD
5の容量をCFD、信号電荷量をQsig とすると、
FD5の電位変化量ΔVFDは、 ΔVFD=Qsig /CFD で表わされる。この電位変動を出力アンプ(通常ソース
フォロアアンプが用いられる)を用いて増幅し、外部に
出力される。この出力アンプの利得をGとすると、信号
出力の電位変化量ΔVsig は、 ΔVsig =G×ΔVFD=G×Qsig /CFD
で表わされる。
【0005】
【発明が解決しようとする課題】従来の電荷結合素子の
電荷検出部は以上のように構成されているので、FD5
の容量CFDや出力アンプの利得Gを電気的に変化させ
ることは不可能であり、そのため電荷検出部の感度を変
化させることができないという問題点があった。また、
小信号電荷を高感度で検出するためにはFD5の容量を
小さくしなければならず、そのためダイナミックレンジ
が大きくとれないという問題点があった。
【0006】この発明は上記のような問題点を解消する
ためになされたもので、電気的に電荷検出部の感度を変
化させることのできる電荷結合素子を得ることを目的と
する。
【0007】また、小信号電荷を高感度で検出し、かつ
ダイナミックレンジを大きくとることができる電荷結合
素子を得ることを目的とする。
【0008】
【課題を解決するための手段】この発明に係る電荷結合
素子は、出力障壁電極と浮遊拡散領域との間に少なくと
の1個以上の感度変換用電極を設け、該電極に所定の電
圧を印加させて浮遊拡散領域の容量を変化させるように
したものである。
【0009】また、この発明に係る電荷結合素子の駆動
方法は、信号電荷の少ない時には浮遊拡散領域のみに、
かつ信号電荷が多くなるにつれて、浮遊拡散領域と感度
変換用電極下に信号電荷が蓄積するポテンシャルが形成
されるように上記感度変換用電極に所定の電圧を印加す
るようにしたものである。
【0010】
【作用】この発明における電荷結合素子は、出力障壁電
極と電荷蓄積領域との間に設けられた少なくとの1個以
上の感度変換用電極に印加する電位を変化させることに
よりできるポテンシャルウエルによって浮遊拡散領域の
容量CFDを変化させることで、電荷検出部の感度を変
化させることができる。
【0011】また、この発明における電荷結合素子の駆
動方法は、信号電荷の小さい時には浮遊拡散領域のみに
、かつ信号電荷が多くなるにつれて、浮遊拡散領域と感
度変換用電極下に信号電荷が蓄積されるポテンシャルが
形成されるように上記感度変換用電極に所定の電圧を印
加するようにしたから、小信号を高感度で検出し、かつ
ダイナミックレンジを大きくとることができる。
【0012】
【実施例】以下、この発明の一実施例を図を用いて説明
する。図1及び図2において、図3と同一符号は同一ま
たは相当部分を示し、11は出力障壁電極4と浮遊拡散
領域5の間に設けられた感度変換電極である。
【0013】次に動作を低感度モード及び高感度モード
の2つに分けて説明する。まずはじめに高感度モードに
ついて説明する。図1は高感度モード時における電荷検
出部の断面図と各タイミングにおけるポテンシャルを示
した図である。従来と同様に各電極には図3(b) に
示すクロックφ1 ,φ2 ,φR を印加し、出力障
壁電極4,リセットドレイン7及び感度変換電極11に
はDCバイアスを印加する。この時、感度変換電極11
にはFD5のみに電荷が蓄積するようなポテンシャルに
なるようなDCバイアスを印加する。
【0014】時刻t1 において、電極2にはクロック
φ1 の低レベルの電圧が、電極3にはクロックφ2 
の高レベルの電圧が、さらにリセット電極6にはクロッ
クφR の低レベルの電圧が印加される。この時、信号
電荷はクロックφ2 が印加される電極3下に蓄積され
る。次に、時刻t2 になると、電極2には高レベルの
クロックφ1 が、また電極3には低レベルのクロック
φ2 が印加されるため、クロックφ2 が印加される
電極3下のポテンシャルが低くなり、信号電荷は出力障
壁電極4及び感度変換電極11下を通過してFD5に転
送されここに蓄積される。このFD5に蓄積された信号
電荷は出力アンプ8を通して外部に出力される。そして
時刻t3 になると、クロックφR に高レベルの電圧
が印加されリセット電極6が開き、FD5がリセットド
レイン7の電位にリセットされ信号電荷が排出される。
【0015】次に低感度モードに関して説明する。図2
は低感度モード時における電荷検出部の断面図と各タイ
ミングにおけるポテンシャルを示した図である。この低
感度モード時には感度変換電極11に印加するDCバイ
アスレベルが上記高感度モードの時と異なるだけで、そ
の他動作に関しては高感度モードにおけるものと同様で
ある。すなわち低感度モード時には、感度変換電極11
の電位を十分大きくすることにより、電極3下に転送さ
れてきた信号電荷がFD5と感度変換電極11下の両方
に蓄積される。これはFD5の領域を増加させたことに
なり、換言すればFD5の容量が大きくなることを意味
し、電荷検出部の感度が下がることになる。
【0016】このように本実施例によれば、出力障壁電
極4と電荷蓄積領域5との間に感度変換用電極11を設
け、該電極11に印加する電圧を変化させ、即ち、低感
度モード時には、感度変換電極11の電位を大きくして
信号電荷がFD5と感度変換電極11下の両方に蓄積さ
れ、また高感度モード時には感度変換電極11の電位を
小さくしてFD5のみに電荷が蓄積されるようなポテン
シャルレベルを形成するようにしたから、FD5の容量
CFDを変化させることで、電荷検出部の感度を変化さ
せることができる。
【0017】次に図4に上記第1の実施例の変形例によ
る電荷結合素子の電荷検出部の断面図とポテンシャル図
を示す。この実施例では、2つの感度変換電極12,1
3を設け、これら電極に印加するバイアスレベルを変化
させることにより、感度を3種類に変化させるようにし
たものである。すなわち図4(a) は高感度モードの
時刻t2 のポテンシャル図を、同図(b) は中感度
モードの時刻t2 のポテンシャル図を、同図(c) 
は低感度モードの時刻t2 のポテンシャル図を示す。
【0018】図5は本発明の第2の実施例を示す電荷結
合素子の断面図とそのポテンシャル図である。この実施
例による動作は感度変換電極11に印加する電圧レベル
が異なる点を除いて、上記第1の実施例に示したものと
同一である。すなわちこの実施例においては、感度変換
電極11下のポテンシャルがFD5のリセットレベルよ
りも小さくなるように、感度変換電極11に印加する電
圧を設定する。このようにすると、FD5のみに蓄積で
きる信号電荷量Q0 よりも感度変換電極11下のポテ
ンシャルが小さい時はFD5のみに信号電荷が蓄積され
る(図5(a))。この場合、電荷量変化ΔQsig 
に伴う電位変化ΔVFDは、 ΔVFD=ΔQ/CFD  (CFDはFD5の容量)
となる。
【0019】一方、感度変換電極11下のポテンシャル
がFD5のみに蓄積できる信号電荷量Q0 より大きく
なると、感度変換電極11とFD5の両方に蓄積される
(図5(c))。この場合、電荷量変化ΔQsig に
伴う電位変化ΔVFDは、 ΔVFD=(ΔQsig /CFD)+C  (Cは感
度変換電極11下の容量) となる。つまり、電荷検出感度を転送される電荷量Q0
 を境に変化させ、電荷量が少ない時は検出感度が高く
、逆に電荷量が多い時には検出感度が低くなるようにす
ることができる。図6にこの実施例における信号電荷量
Q0と信号出力電圧との関係を示す。
【0020】図7は上記第2の実施例の変形例による電
荷結合素子の断面図とそのポテンシャル図である。この
実施例では図4に示した第1の実施例の変形例と同一の
構成の装置構造を有し、2つの感度変換電極12,13
に印加する電圧を異なるものとし、かつ感度変換電極1
3下のポテンシャルがFD5のリセットレベルよりも小
さくなるように設定したものであり、その基本的な動作
は上記第2の実施例と同様である。
【0021】すなわちこの実施例では、FD5のリセッ
トレベルをΦFD,第2の感度変換電極13下のポテン
シャルをΦG13 、第1の感度変換電極下のポテンシ
ャルをΦG12 とすると、ΦFD>ΦG13 >ΦG
12 の関係になるように第1及び第2の感度変換電極
12,13に所定の電圧を印加する。このようにするこ
とにより、検出感度は信号電荷量に応じて3段階に変化
することになる。図8にこの実施例における信号電荷量
と信号出力電圧の関係を示す。
【0022】なお、上記実施例では1個または2個の感
度変換電極を設けたものを示したが、さらに複数個の感
度変換電極を設け、さらに検出感度を複数段階設定する
ようにしてもよい。
【0023】
【発明の効果】以上のように、この発明に係る電荷転送
素子によれば、出力障壁電極と電荷蓄積領域との間に設
けられた少なくとの1個以上の感度変換用電極に印加す
る電位を変化させることによりできるポテンシャルウエ
ルによって浮遊拡散領域の容量を変化させるようにしか
ので、電気的に電荷検出部の感度を変化することができ
るという効果がある。
【0024】また、この発明に係る電荷転送素子の駆動
方法によれば、信号電荷の小さい時には浮遊拡散領域の
みに、かつ信号電荷が多くなるにつれて、浮遊拡散領域
と感度変換用電極下に信号電荷が蓄積されるポテンシャ
ルが形成されるように上記感度変換用電極に所定の電圧
を印加するようにしたので、小信号時には高感度で、か
つダイナミックレンジの大きい電荷結合素子を得ること
ができるという効果がある。
【図面の簡単な説明】
【図1】この発明の第1の実施例による電荷結合素子の
断面図と高感度時におけるポテンシャル図。
【図2】この発明の第1の実施例による電荷結合素子の
断面図と低感度時におけるポテンシャル図。
【図3】従来の電荷結合素子の断面図とポテンシャル図
とクロックタイミング図。
【図4】この発明の第1の実施例の変形例による電荷結
合素子の断面図とポテンシャル図。
【図5】この発明の第2の実施例による電荷結合素子の
断面図とポテンシャル図。
【図6】この発明の第2の実施例による電荷結合素子の
信号電荷量と信号出力電圧の関係を示す図。
【図7】この発明の第2の実施例の変形例による電荷結
合素子の断面図とポテンシャル図。
【図8】この発明の第2の実施例の変形例による電荷結
合素子の信号電荷量と信号出力電圧の関係を示す図。
【符号の説明】
1    半導体基板 2    第1の転送電極 3    第2の転送電極 4    出力障壁電極 5    浮遊拡散領域 6    リセット電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板上に設けられ信号電荷を転
    送するための転送電極を有する電荷転送部と、該電荷転
    送部の最終段に設けられ常時一定の電圧が印加される出
    力障壁電極と、該出力障壁電極に隣接して配置され、上
    記電荷転送部からの信号電荷を一定期間蓄積する浮遊拡
    散領域と、該浮遊拡散領域の電荷を外部に取出す信号出
    力部とを有する電荷結合素子において、上記出力障壁電
    極と上記浮遊拡散領域との間に少なくとも1個以上の感
    度変換用電極を設け、該電極に所定の電圧を印加し該電
    極下に形成されるポテンシャルウエルによって上記浮遊
    拡散領域に蓄積される信号電荷量を可変とするようにし
    たことを特徴とする電荷結合素子。
  2. 【請求項2】  上記感度調整用電極には、電荷転送部
    で転送される信号電荷量に応じてその量が少ない時には
    上記浮遊拡散領域のみに信号電荷が蓄積され、また信号
    電荷量が多くなるにつれて上記浮遊拡散領域及び感度調
    整用電極下にも同時に信号電荷が蓄積されるようなポテ
    ンシャルとなるように電圧が印加されることを特徴とす
    る請求項1記載の電荷結合素子の駆動方法。
JP14996191A 1991-05-22 1991-05-22 電荷結合素子及びその駆動方法 Pending JPH04345036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14996191A JPH04345036A (ja) 1991-05-22 1991-05-22 電荷結合素子及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14996191A JPH04345036A (ja) 1991-05-22 1991-05-22 電荷結合素子及びその駆動方法

Publications (1)

Publication Number Publication Date
JPH04345036A true JPH04345036A (ja) 1992-12-01

Family

ID=15486390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14996191A Pending JPH04345036A (ja) 1991-05-22 1991-05-22 電荷結合素子及びその駆動方法

Country Status (1)

Country Link
JP (1) JPH04345036A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157053A (en) * 1997-05-26 2000-12-05 Nec Corporation Charge transfer device and method of driving the same
JP2011525983A (ja) * 2008-06-26 2011-09-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改良された信号対ノイズ比を用いる高ダイナミックレンジx線検出器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157053A (en) * 1997-05-26 2000-12-05 Nec Corporation Charge transfer device and method of driving the same
JP2011525983A (ja) * 2008-06-26 2011-09-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改良された信号対ノイズ比を用いる高ダイナミックレンジx線検出器

Similar Documents

Publication Publication Date Title
JPH0435106B2 (ja)
JPH084136B2 (ja) 電荷転送装置
EP0559155A1 (en) Charge-to-voltage converter
US5602407A (en) Switched CCD electrode photodetector
US4616249A (en) Solid state image pick-up element of static induction transistor type
US5276723A (en) Floating diffusion type charge detection circuit for use in charge transfer device
JPH0771235B2 (ja) 電荷検出回路の駆動方法
JPH04345036A (ja) 電荷結合素子及びその駆動方法
JP3259573B2 (ja) 電荷転送装置及びその駆動方法
JPS6112408B2 (ja)
US6157053A (en) Charge transfer device and method of driving the same
US5426318A (en) Horizontal charge coupled device having a multiple reset gate
JPS6358968A (ja) 電荷結合素子
US6677997B1 (en) Amplifying solid-state imaging device, and method for driving the same
JP3055635B2 (ja) 電荷結合素子
JPH05292406A (ja) 電荷転送装置
JP3173806B2 (ja) 電荷検出回路の駆動方法
JP3302834B2 (ja) 電荷転送方法及びその装置
JPS6213827B2 (ja)
JPH06268923A (ja) 固体撮像装置の駆動方法
JPH01251756A (ja) 電荷結合装置
JPH0714048B2 (ja) 電荷転送素子およびその駆動方法
JP2982258B2 (ja) 電荷結合装置
JPH01225355A (ja) 電荷転送固体撮像素子
JPH03181284A (ja) 電荷結合装置及び該装置を用いた固体撮像装置