JPH03181284A - 電荷結合装置及び該装置を用いた固体撮像装置 - Google Patents
電荷結合装置及び該装置を用いた固体撮像装置Info
- Publication number
- JPH03181284A JPH03181284A JP1319959A JP31995989A JPH03181284A JP H03181284 A JPH03181284 A JP H03181284A JP 1319959 A JP1319959 A JP 1319959A JP 31995989 A JP31995989 A JP 31995989A JP H03181284 A JPH03181284 A JP H03181284A
- Authority
- JP
- Japan
- Prior art keywords
- output
- charge transfer
- level
- drive clock
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 title claims 2
- 238000010168 coupling process Methods 0.000 title claims 2
- 238000005859 coupling reaction Methods 0.000 title claims 2
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、電荷転送装置及び該装置を用いた固体撮像装
置に関し、特に、低電圧、高周波駆動に適した電荷転送
装置と固体撮像装置に関する。
置に関し、特に、低電圧、高周波駆動に適した電荷転送
装置と固体撮像装置に関する。
[従来の技術]
電荷結合装置(以下、CCDと記す)は、固体撮像装置
やメモリ等に広く用いられている。
やメモリ等に広く用いられている。
第2図(a)は、埋め込みチャネル型で2相駆動力式の
CODの断面図である。同図において、1はp型半導体
基板、2はnウェル、3は浮遊拡散層、4はリセットド
レイン、5a、6aはそれぞれ第1層電極、5b、6b
はそれぞれ第2層電極、7は出力ゲート、8はリセット
ゲート、10は出力増幅器である。
CODの断面図である。同図において、1はp型半導体
基板、2はnウェル、3は浮遊拡散層、4はリセットド
レイン、5a、6aはそれぞれ第1層電極、5b、6b
はそれぞれ第2層電極、7は出力ゲート、8はリセット
ゲート、10は出力増幅器である。
このCODにおいて、第、1層電極5a、6aは蓄積ゲ
ートを、また、第2層電極5b、6bは障壁ゲートを構
成しており、これらの電極には2相の駆動クロックφ1
、φ2が印加される。出力ゲート7には、電源電圧VD
Dを抵抗R4、R5で分圧しコンデンサC3で平滑化し
た定電圧が、リセットゲート8にはリセットパルスφR
が、リセットドレイン4にはリセット電圧VRが印加さ
れている。浮遊拡散層3の電位は出力増幅器10を介し
て出力信号Outとして出力される。
ートを、また、第2層電極5b、6bは障壁ゲートを構
成しており、これらの電極には2相の駆動クロックφ1
、φ2が印加される。出力ゲート7には、電源電圧VD
Dを抵抗R4、R5で分圧しコンデンサC3で平滑化し
た定電圧が、リセットゲート8にはリセットパルスφR
が、リセットドレイン4にはリセット電圧VRが印加さ
れている。浮遊拡散層3の電位は出力増幅器10を介し
て出力信号Outとして出力される。
第2図(b)は、各部のポテンシャル状態を示す図面で
ある。同図において、ψa、ψbは、それぞれ、駆動ク
ロックφ2がハイレベルであるときの電極6a、6b下
のポテンシャルを、また、ψCは出力ゲート7下のポテ
ンシャルを示している。
ある。同図において、ψa、ψbは、それぞれ、駆動ク
ロックφ2がハイレベルであるときの電極6a、6b下
のポテンシャルを、また、ψCは出力ゲート7下のポテ
ンシャルを示している。
ところで、近年、固体撮像素子においては、解像度の向
上を目的として高密度化が進められているが、このため
CCD固体撮像素子の水平転送レジスタの駆動周波数は
、水平解像度の増加と比例して高くなってきている。而
して、駆動周波数が高周波数化した場合には、電磁輻射
ノイズが大きくなるが、これを抑制するには駆動クロッ
クの振幅を下げる必要がある。その場合には、蓄積ゲー
)(6a>、障壁ゲート(6b)間の電位障壁ψb−ψ
aを駆動クロックの振幅の低下に応じて下げなければな
らない。
上を目的として高密度化が進められているが、このため
CCD固体撮像素子の水平転送レジスタの駆動周波数は
、水平解像度の増加と比例して高くなってきている。而
して、駆動周波数が高周波数化した場合には、電磁輻射
ノイズが大きくなるが、これを抑制するには駆動クロッ
クの振幅を下げる必要がある。その場合には、蓄積ゲー
)(6a>、障壁ゲート(6b)間の電位障壁ψb−ψ
aを駆動クロックの振幅の低下に応じて下げなければな
らない。
[発明が解決しようとする課題〕
従来のCODにおいては、駆動クロックの振幅を小さく
していくと、駆動クロックφ2のハイレベル時に、第2
図(c)に示すように、最終転送電極下の信号電荷の一
部が浮遊拡散層3内に流入してしまう現象が発生し、C
ODの取扱い電荷量の低下、すなわちダイナミックレン
ジの減少がもたらされる。これを避けるために、出力ゲ
ート7に印加される電圧を低く設定すると、今度は駆動
クロックφ2がローレベルへと変化した時に、最終段の
第1層電極6a下の電位が出力ゲート下の電位ψCを越
えるのに時間がかかることになり、電荷の読み出しに長
時間を要することになる。この電荷読み出し動作の遅れ
は駆動クロックの振幅の変化の影響を受けるので、この
振幅が変化したときに信号電荷の出力位相が変化し、C
CD出力部の後段におけるサンプルホールド等の信号処
理により信号のりニアリティが劣化するという問題が起
る。
していくと、駆動クロックφ2のハイレベル時に、第2
図(c)に示すように、最終転送電極下の信号電荷の一
部が浮遊拡散層3内に流入してしまう現象が発生し、C
ODの取扱い電荷量の低下、すなわちダイナミックレン
ジの減少がもたらされる。これを避けるために、出力ゲ
ート7に印加される電圧を低く設定すると、今度は駆動
クロックφ2がローレベルへと変化した時に、最終段の
第1層電極6a下の電位が出力ゲート下の電位ψCを越
えるのに時間がかかることになり、電荷の読み出しに長
時間を要することになる。この電荷読み出し動作の遅れ
は駆動クロックの振幅の変化の影響を受けるので、この
振幅が変化したときに信号電荷の出力位相が変化し、C
CD出力部の後段におけるサンプルホールド等の信号処
理により信号のりニアリティが劣化するという問題が起
る。
[課題を解決するための手段]
本発明によるCCDは、電荷転送部と、電荷転送部の後
段に設けられた電荷転送部内を転送されてきた信号電荷
を検出するための浮遊拡散層と、電荷転送部と浮遊拡散
層との間の半導体基板上に設けられた、電荷転送部から
浮遊拡散層への信号電荷をコントロールするための出力
ゲートと、電荷転送部と転送電極へ印加される駆動クロ
ックのパルス電圧を検出し、該検出値に応じた電圧を出
力ゲートに印加する出力ゲート制御手段とを有する。
段に設けられた電荷転送部内を転送されてきた信号電荷
を検出するための浮遊拡散層と、電荷転送部と浮遊拡散
層との間の半導体基板上に設けられた、電荷転送部から
浮遊拡散層への信号電荷をコントロールするための出力
ゲートと、電荷転送部と転送電極へ印加される駆動クロ
ックのパルス電圧を検出し、該検出値に応じた電圧を出
力ゲートに印加する出力ゲート制御手段とを有する。
また、本発明の固体撮像装置は、複数の光電変換素子と
、該複数の光電変換素子において発生した信号電荷の転
送手段とを有するものであって、その信号電荷の転送手
段として上記CCDを用いるものである。
、該複数の光電変換素子において発生した信号電荷の転
送手段とを有するものであって、その信号電荷の転送手
段として上記CCDを用いるものである。
[実施例〕
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第1図は、本発明の一実施例を示す構成国である。同図
において、第2図の部分と共通する部分については同一
の参照番号が付せられているので重複した説明は省略す
る。
において、第2図の部分と共通する部分については同一
の参照番号が付せられているので重複した説明は省略す
る。
この実施例では、第1図に示すように、駆動クロックφ
2のハイレベル時の電圧を、ダイオードD、コンデンサ
C1および抵抗R1からなる検出回路で検出し、その検
出出力を緩衝増幅器9によりバッファリングした後、こ
のM衝増幅器9の出力を抵抗R2、R3からなるブリー
ダ回路を介して出力ゲート7に出力ゲート制御信号OG
として印加している。このように構成すれば、出力ゲー
ト7下の電位ψCを駆動クロックのパルス振幅の変化に
追従させることができる。すなわち、パルス振幅が大き
いときに、第1図(b)に示すように、出力ゲート下の
電位がψCであったものが、パルス振幅がΔVだけ低下
すると出力ゲートにかかる電圧もΔV −R3/ (R
2+R3)だけ変化し、それに従って電位ψCも第1図
(C)に示すようにψC′と低くなる。
2のハイレベル時の電圧を、ダイオードD、コンデンサ
C1および抵抗R1からなる検出回路で検出し、その検
出出力を緩衝増幅器9によりバッファリングした後、こ
のM衝増幅器9の出力を抵抗R2、R3からなるブリー
ダ回路を介して出力ゲート7に出力ゲート制御信号OG
として印加している。このように構成すれば、出力ゲー
ト7下の電位ψCを駆動クロックのパルス振幅の変化に
追従させることができる。すなわち、パルス振幅が大き
いときに、第1図(b)に示すように、出力ゲート下の
電位がψCであったものが、パルス振幅がΔVだけ低下
すると出力ゲートにかかる電圧もΔV −R3/ (R
2+R3)だけ変化し、それに従って電位ψCも第1図
(C)に示すようにψC′と低くなる。
したがって、本実施例によれば、最終転送電極下のハイ
レベル時の電位ψaと出力ゲート下の電位ψCとの間の
レベル差は、転送りロックの振幅が変化しても僅かに変
化するにとどまるので、転送りロック振幅の変化に対す
るダイナミックレンジの変化は抑制され、また、転送り
ロックがローレベルへと変化するときの第1層電極6a
下の電位が電位ψCを越える迄の時間の変化も緩和され
る。
レベル時の電位ψaと出力ゲート下の電位ψCとの間の
レベル差は、転送りロックの振幅が変化しても僅かに変
化するにとどまるので、転送りロック振幅の変化に対す
るダイナミックレンジの変化は抑制され、また、転送り
ロックがローレベルへと変化するときの第1層電極6a
下の電位が電位ψCを越える迄の時間の変化も緩和され
る。
[発明の効果]
以上説明したように、本発明のCCDは、駆動クロック
の振幅を検出し、その検出出力により出力ゲートの電位
を抑制するものであるので、本発明によれば、転送可能
信号電荷量の低下を招くことなく、出力位相が駆動クロ
ックの振幅変動に依存しないようにすることができる。
の振幅を検出し、その検出出力により出力ゲートの電位
を抑制するものであるので、本発明によれば、転送可能
信号電荷量の低下を招くことなく、出力位相が駆動クロ
ックの振幅変動に依存しないようにすることができる。
したがって、このCCDを用いた撮像装置では、高画素
化によ1り低電圧で駆動されるようになってもダイナミ
ックレンジの低下や出力信号のリニアリティの劣化を招
かないようにすることができる。
化によ1り低電圧で駆動されるようになってもダイナミ
ックレンジの低下や出力信号のリニアリティの劣化を招
かないようにすることができる。
第1図(a)は、本発明の一実施例を示す構成図、第1
図(b)、(c)は、その動作説明図、第2図(a)は
、従来例を示す構成図、第2図(b)、(c)は、その
動作説明図である。 1・・・p型半導体基板、 2・・・nウェル、3・
・・浮遊拡散層、 4・・・リセットドレイン、5a
、6a・・・第1層電極(蓄積ゲート)、 5b、6
b・・・第2層電極(障壁ゲート)、 7・・・出力
ゲート、 8・・・リセットゲート、 9・・
・M衝増幅器、 lO・・−出力増幅器、 φ1
、φ2・・・駆動クロック、 φR・・・リセットパル
ス、Out・・・出力信号、 VR・・・リセット電
圧。
図(b)、(c)は、その動作説明図、第2図(a)は
、従来例を示す構成図、第2図(b)、(c)は、その
動作説明図である。 1・・・p型半導体基板、 2・・・nウェル、3・
・・浮遊拡散層、 4・・・リセットドレイン、5a
、6a・・・第1層電極(蓄積ゲート)、 5b、6
b・・・第2層電極(障壁ゲート)、 7・・・出力
ゲート、 8・・・リセットゲート、 9・・
・M衝増幅器、 lO・・−出力増幅器、 φ1
、φ2・・・駆動クロック、 φR・・・リセットパル
ス、Out・・・出力信号、 VR・・・リセット電
圧。
Claims (2)
- (1)半導体基板内に設けられた電荷転送領域と半導体
基板上に設けられた電荷転送電極とを備えた電荷転送部
と、該電荷転送部の後段の半導体基板内に設けられた浮
遊拡散層と、前記電荷転送部と前記浮遊拡散層との間の
半導体基板上に設けられた出力ゲートとを備えた電荷結
合装置において、前記出力ゲートには前記電荷転送電極
に印加される駆動パルスの波高値検出出力が印加される
ことを特徴とする電荷結合装置。 - (2)半導体基板内に複数の光電変換素子を有し、該複
数の光電変換素子の信号電荷に対する電荷転送手段とし
て第1項記載の電荷結合装置を用いた固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1319959A JPH03181284A (ja) | 1989-12-09 | 1989-12-09 | 電荷結合装置及び該装置を用いた固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1319959A JPH03181284A (ja) | 1989-12-09 | 1989-12-09 | 電荷結合装置及び該装置を用いた固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03181284A true JPH03181284A (ja) | 1991-08-07 |
Family
ID=18116159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1319959A Pending JPH03181284A (ja) | 1989-12-09 | 1989-12-09 | 電荷結合装置及び該装置を用いた固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03181284A (ja) |
-
1989
- 1989-12-09 JP JP1319959A patent/JPH03181284A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100542171B1 (ko) | 블루밍방지구조를구비한고체촬상소자의구동방법 | |
US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
US7667754B2 (en) | Amplifying solid-state imaging device | |
US6674471B1 (en) | Solid-state imaging device and method for driving the same | |
US4577233A (en) | Solid image-pickup device | |
US6724022B1 (en) | Solid-state imaging device | |
US5748232A (en) | Image sensor and driving method for the same | |
JP2008085755A (ja) | 画像撮像装置 | |
US8045028B1 (en) | Six transistor (6T) pixel architecture | |
US4631739A (en) | High dynamic range charge amplifier | |
US11095836B2 (en) | Image sensor far end driver circuitry providing fast settling row control signals | |
JPH03181284A (ja) | 電荷結合装置及び該装置を用いた固体撮像装置 | |
JP3008655B2 (ja) | 固体撮像装置 | |
JPH0214571A (ja) | 固体撮像装置 | |
JP3137808B2 (ja) | 電荷検出装置 | |
JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
JP2818193B2 (ja) | Ccd固体撮像装置の駆動方法 | |
JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
JPH0418737A (ja) | Ccd固体撮像素子 | |
JPH0654804B2 (ja) | 固体撮像装置 | |
JP2770367B2 (ja) | 固体撮像素子の駆動方法 | |
JPH0520892A (ja) | Ccd素子 | |
JPH05292406A (ja) | 電荷転送装置 | |
JPH01196175A (ja) | 電荷結合素子 | |
JPH04345036A (ja) | 電荷結合素子及びその駆動方法 |