KR19980087383A - 전하 전송 장치 및 그 구동 방법 - Google Patents

전하 전송 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR19980087383A
KR19980087383A KR1019980019112A KR19980019112A KR19980087383A KR 19980087383 A KR19980087383 A KR 19980087383A KR 1019980019112 A KR1019980019112 A KR 1019980019112A KR 19980019112 A KR19980019112 A KR 19980019112A KR 19980087383 A KR19980087383 A KR 19980087383A
Authority
KR
South Korea
Prior art keywords
charge
input
diffusion region
reset
floating diffusion
Prior art date
Application number
KR1019980019112A
Other languages
English (en)
Other versions
KR100272475B1 (ko
Inventor
아끼히또 다나베
Original Assignee
가네꼬 히사시
닛뽕덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴키 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980087383A publication Critical patent/KR19980087383A/ko
Application granted granted Critical
Publication of KR100272475B1 publication Critical patent/KR100272475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808—Input structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(a) 이를 통하여 신호 전화를 전송하는 전하 전송 채널(2)과, (b) 상기 전하 전송 채널(2)에서 전송된 전하를 그 안에 축적하는 부유 확산 영역(floating diffusion region;11)과, (c) 부유 확산 영역(11)이 소정의 전위가 되도록 부유 확산 영역(11)을 리세팅하는 전계 효과 트랜지스터(20)와, (d) 이를 통하여 바이어스 전하가 입력되며 전하 전송 채널(2)과 부유 확산 영역(11)의 하나에 접속되는 바이어스 전하 입력부(19)로 구성되며, 전계 효과 트랜지스터(20)는 제 1 리세트 게이트 전극(9)과 리세트 드레인(10)을 포함하며, 제 1 리세트 게이트 전극(9)의 아래에 위치된 전하 전송 채널(2)은, 전송된 전하가 전자인 경우에 부유 확산 영역(11)이 리세트될 때 리세트 드레인(10)의 전위보다 더 낮은 전위를 받도록 설계되며, 전송되는 전하가 홀인 경우에 부유 확산 영역(11)이 리세트될 때 리세트 드레인(10)의 전위보다 더 높은 전위를 받도록 설계되는 특징이 있다. 상기 전하 전송 장치는, 리세트 드레인에서의 전위가 리세트 게이트 전극 아래에 위치된 채널에서의 전위보다 더 크거나 작은 것에 관계없이 부유 확산 영역을 리세트 하는 것을 보장한다.

Description

전하 전송 장치 및 그 구동 방법
본 발명은 고체 상태 이미지 센서 및 지연 소자에 사용되는 전하 전송 장치 및 그 구동 방법에 관한 것이다.
부유 확산 증폭 회로 (floating diffusion amplifying circuit, FDA)는 전하 전송 장치에서 신호 전하를 검출하는 회로로서 널리 사용되어 왔다. 예를 들어, 이러한 부유 확산 증폭 회로는 고체상태 이미지 센서 (1986, 쇼코도 (Shokodo)출판, 73-77페이지) 및 전하 결합 장치를 사용한 고체상태 이미징 (1995, 크루베어 아카데믹 출판, 76-79페이지)에서 공개되어 있다.
도 1a 내지 1c는 FDA 를 포함하는 종래의 전하 전송 장치에 대하여 나타낸다. 도시된 전하 전송 장치는 전자 전송형이다. 도 1a 는 전하 전송 장치의 상면도이며, 도 1b 는 도 1a 의 선 1B-1B 를 따라 취한 단면도이며, 도 1c 는 하기할 n+ 부유 확산 영역 (211)이 리세트되는 때의 채널 전위를 도시한다. 도 1a 및 1b 에 도시된 바와 같이, 일렬로 교대로 배열되는 제 1 전송 전극 쌍(261, 262) 및 제 2 전송 전극 쌍(271,272)을 포함하는 전하 전송부 (218)와, 전하 전송부 (218)의 최종단에 접속된 출력 게이트 전극 (208), n+ 부유확산 영역 (211), n+ 부유 확산 영역의 전압을 증폭하는 증폭기 (212), n+ 부유 확산 영역을 리세트시키는 리세트 게이트 전극(209), n+ 확산 영역으로 구성된 리세트 드레인(210) 및 전하가 전송되는 활성 영역의 둘레에 위치한 p+채널 스토퍼(stopper)(203)로 구성된다.
제 1 및 제 2 전송 전극 쌍(261, 262, 271 및 272)은 p형 실리콘 기판 (201)에 형성된 n형 웰 영역 (202) 상에 형성되며, 이산화 실리콘막(205)은 전달전극 (261, 262, 271 및 272)과 n형 웰 영역 (202) 사이에 삽인되어 있다. 전하 전송 채널은 n형 웰 영역에 형성된다. n형 영역 즉, n형 웰 영역 (202)보다 n 형 불순물이 더 얇게 도핑된 영역은 전송 전극(262, 272)의 아래에 하나씩 걸러 형성되어 채널전위의 차이를 발생시킨다.
펄스전압 (ΦH1)은 제 1 전송 전극쌍(261, 262)에 인가되며, 펄스전압 (ΦH2)은 제 2 전송 전극 쌍(271, 272)에 인가된다. 이 펄스전압 (ΦH1 및 ΦH2)은 교대로 인가된다. 즉, 신호전하는 2개 위상 드라이브(two phase drive)로 전달된다.
전하 전송 채널의 최종단에 전송된 신호 전하는 출력 게이트전극 (208)의 아래에 형성된 전위장벽을 넘어서 n+ 부유 확산 영역 (211)으로 전송된다. 그 결과, 이 n+ 부유 확산 영역 (211)에서의 전위가 변하게 된다. 이 n+ 부유 확산 영역 (211)에서의 전위는 증폭기 (212)에 의하여 증폭되고, 이후에 증폭기(212)로부터 출력된다.
이 신호 전하가 상기 방식으로 출력된 후, n+ 부유 확산 영역(211)에서의 전위가 리세트된다. 리세트 게이트 전극(209)에 고전압을 인가함으로써 n+ 부유 확산 영역(211)은 리세트되어서, 리세트 게이트 전극 (209)의 아래에 위치한 전하 전송 채널의 전위가 리세트 드레인의 전위보다 더 높게 하고, 그 결과, n+부유 확산 영역 (211)의 전위가, 도 1c 에 도시된 바와 같이, 리세트 드레인 (210)의 전위와 같게 된다.
상기한 바와 같이, n+ 부유 확산 영역(211)을 리세트시키는 종래의 방법에 따르면, 리세트 게이트 전극(209)의 아래에 위치된 전하 전송 채널이 리세트 드레인(210)에서의 전위보다 더 높은 전위를 갖게 하는 것이 절대적으로 필요하다. 리세트 게이트 전극(209)의 아래에 위치된 전하 전송 채널이 리세트 드레인 (210)의 전위보다 더 낮은 전위를 갖게 되면, n+ 부유 확산 영역 (211)이 불량하게 리세트되어, 노이즈의 증가를 가져온다.
따라서, 이 n+ 부유 확산 영역 (211)을 적절하게 리세트 시키기 위해서는, 리세트 게이트 전극 (209)의 아래에 위치한 전하 전송채널이 리세트 드레인 (210)의 전위보다 더 높은 전위를 갖는 것이 매우 중요하다. 외부 회로가 소정의 전위를 이 리세트 드레인에 인가하므로, 리세트 드레인 (210)의 전위에는 거의 아무런 편차(dispersion)가 없게 된다. 반면에, 리세트 게이트 전극(209)의 아래에 위치한 전하 전송 채널에서의 전위는 불순물의 프로 파일 및/또는 리세트 게이트의 치수에 의존하게 된다. 따라서, 리세트 게이트 전극(209)의 제조시 오차에 기인하여, 리세트 게이트 전극 (209)의 아래에 위치한 전하 전송 채널에서의 전위의 편차를 발생하는 경향이 있다.
이 리세트 게이트 전극 (209)의 아래에 위치한 전하 전송 채널에서의 전위에 편차가 있을지라도, n+ 부유 확산 영역(211)이 바람직하게 리세트 되는 것을 보장하기 위해서, 이 리세트 게이트 전극(209)의 아래에 위치한 전하 전송 채널에서의 전위를 리세트 드레인 (210)의 전위보다 더 높게 유지하기 위해서 리세트 게이트 전극(209)에 마진(margin)을 갖는 충분히 높은 전압을 인가하는 것이 가능하다. 그러나, 구동전압의 크기가 감소되면, 충분한 마진을 보장하기가 불가능하게 되고, 그 결과, 이 n +부유 확산 영역 (211)이 불량하게 리세트되어서, 전하 전송 장치의 산출량이 감소된다.
따라서, 본 발명의 목적은 리세트 게이트 전극의 아래에 위치한 전하 전송채널에서의 전위가 리세트 드레인에서의 전위보다 높든지 낮든지에 무관하게 부유 확산 영역을 적절하게 리세트 시킬 수 있는 전하 전송 장치를 제공하는 것이다. 또한, 본 발명의 목적은 이러한 전하 전송 장치를 구동시키는 방법을 제공하는 것이다.
본 발명의 일 양상으로, (a) 이를 통하여 신호전하를 전달하는 전하 전송채 널과,
(b) 전하 전송 채널로부터 전달된 전하를 축적하는 부유 확산 영역과,
(c) 부유 확산 영역이 소정의 전위에 있도록 부유 확산 영역을 리세트 시키는 전계효과 트랜지스터와,
(d) 이를 통하여 바이어스 전하가 공급되고, 전하 전송 채널 및 부유 확산 영역의 하나에 접속되는 바이어스 전하 입력부를 포함하는 전하 전송 장치가 제공되며, 전계효과 트랜지스터는 제 1 리세트 게이트 전극 및 리세트 드레인을 포함하며, 제 1 리세트 게이트 전극의 아래에 위치한 전하 전송 채널은, 전달될 전하가 전자인 경우 부유확산 영역이 리세트될 때 리세트 드레인의 전위보다 더 낮은 전위를 받으며, 전송될 전하가 홀인 경우 부유확산 영역이 리세트될 때 리세트 드레인의 전위보다 더 높은 전위를 받은 특징이 있다.
본 발명의 다른 양상에서, (a) 신호 전하와 바이어스 전하의 합을 부유 확산 영역으로 전송하는 단계와,
(b) 신호전하와 바이어스 전하를 교대로 부유확산 영역으로 전송하는 단계와,
(c) 부유 확산 영역의 전위를 40 mV 이상으로 변화시키기 위하여 전하 전송 장치에 바이어스 전하를 충분히 인가하는 단계로 이루어지는 것을 특징으로 하는 전하 전송 장치를 구동시키는 방법을 제공한다.
상기한 전하 전송 장치 및 그 구동 방법에 따라서, 부유 확산 영역이 리세트될 때, 리세트 게이트 전극의 아래에 위치한 전하 전송채널의 전위에 편차가 있더라도 부유 확산 영역을 적절하게 리세트할 수 있게 된다. 따라서, 리세트 게이트 전극에 인가되는 전압을 더 높게 할 필요가 없게 되며, 이는 전하 전송 장치의 산출량에 감소 없이 구동 전압의 크기가 감소되는 것이 보장된다.
또한, 본 발명에 따른 전하 전송 장치는 구조상 간단하기 때문에, 이 전하 전송 장치의 제조비용이 절감된다.
도 1a 는 종래의 전하 전송 장치의 상면도이다.
도 1b 는 도 1a의 라인 1B-1B를 따라 취한 측면도이다.
도 1c 는 n+부유 확산 영역이 리세트될 때의 시간에서의 채널 전위를 도시한다.
도 2a 는 본 발명의 제 1 실시예에 따른 전하 전송 장치의 상면도이다.
도 2b 는 도 2a 의 라인 2B-2B를 따라 취한 측면도이다.
도 3 은 제 1 실시예에 따른 전하 전송 장치에 인가된 펄스전압을 도시한다.
도 4 는 제 1 실시예에 따른 전하 전송 장치에서 바이어스 전하 입력부 부근에서의 채널 전위를 도시한다.
도 5 는 제 1 실시예에 따른 전하 전송 장치에서 부유 확산 영역 부근의 채널 전위를 도시한다.
도 6 은 제 1 실시예에 따른 전하 전송 장치에서 신호 전하(signal charge)와 리세트 전위 사이의 관계를 도시하는 그래프이다.
도 7 은 제 1 실시예에 따른 전하 전송 장치에서 바이어스 전하와 리세트 전위 사이의 관계를 도시하는 그래프이다.
도 8 은 제 1 실시예에 따른 전하 전송 장치에서 신호 전하와 리세트 전위 사이의 관계를 도시하는 그래프이다.
도 9 는 제 1 실시예에 따른 전하 전송 장치에서 바이어스 전하와 리세트 전위 사이의 관계를 도시하는 그래프이다.
도 10 은 제 1 실시예의 변형예에 따라서 전하 전송 장치에 인가되는 펄스 전압을 도시한다.
도 11 은 본 발명의 제 2 실시예에 따른 전하 전송 장치의 상면도이다.
도 12 는 제 2 실시예에 따른 전하 전송 장치에 인가되어지는 펄스 전압을 도시한다.
도 13 은 제 2 실시예에 따른 전하 전송 장치의 부유확산 영역 부근에서의 채널 전위를 도시한다.
도 14 는 본 발명의 제 3 실시예에 따른 전하 전송 장치의 상면도이다.
도 15 는 본 발명의 제 4 실시예에 따른 전하 전송 장치의 상면도이다..
도 16 은 제 4 실시예에 따른 전하 전송 장치에 인가되어지는 펄스 전압을 도시한다.
도 17 은 제 4 실시예에 따른 전하 전송 장치의 부유 확산 영역 부근에서의채널 전위를 도시한다.
도 18a 는 제 5 실시예에 따른 전하 전송 장치에 인가되어지는 펄스 전압을 도시한다.
도 18b 는 도 18a 의 선 18B-18B 를 따라서 취한 측면도이다.
도 19 는 제 5 실시예에 따른 전하 전송 장치에 인가되는 펄스 전압을 도시한다.
도 20 은 제 5 실시예에 따른 전하 전송 장치의 부유 확산 영역 부근의 채널 전위를 도시한다.
도 21a 는 제 6 실시예에 따른 전하 전송 장치에 인가되는 펄스 전압을 도시한다.
도 21b 는 도 21a 의 선 21B-21B 를 따라서 취한 측면도이다.
*도면의 주요부분에 대한 부호의 설명*
1, 201 : p 형 실리콘 기판 2, 202 : n 형 웰
3, 203 : p+ 채널 스토퍼(stopper) 4, 203 : n- 형 영역
5, 205 : 산화막 8, 208 : 출력 게이트 전극
9, 209 : 리세트 게이트 전극 10, 210 : 리세트 드레인
11, 211 : n+ 부유 확산 영역 12, 212 : 증폭기
14, 114 : 입력 n+ 확산 영역 15, 115 : 입력 n+ 부유 확산 영역
16, 116 : 제 1 입력 게이트 전극 17, 117 : 제 2 입력 게이트 전극
18, 121, 123, 126, 218: 전하 전송부 19, 122, 124: 바이어스 전하 입력부
61, 62, 71, 72, 161, 162, 171, 172, 173, 181, 182, 191, 192 : 전송 전극
20, 125 : 전계 효과 트랜지스터 91, 93 : 제 1 리세트 게이트 전극
92, 94 : 제 2 리세트 게이트 전극 118 : 제 3 입력 게이트 전극
119 : 제 4 입력 게이트 전극
참조 도면을 참조하여 본 발명에 따른 바람직한 실시예를 하기한다. 하기된 실시예에서, 전자는 전하로 전송되어진다.
(제 1 실시예)
도 2a 와 도 2b 를 참조하여 제 1 실시예에 따른 전하 전송 장치를 설명한다.
도 2a 와 도 2b 에 도시된 바와 같이, 전하 전송 장치는 제 1 전송 전극쌍(61, 62)과, 제 2 전송 전극 쌍(71, 72)을 포함하는 전하 전송부(18)로 구성된다. 제 1 및 제 2 전송 전극쌍들은 교대로 일렬로 배치된다. 전하 전송 장치는 전하 전송부(18)의 최종단에 접속된 출력 게이트 전극(8)과, n+ 부유 확산 영역(11)과, n+ 부유 확산 영역(11)에서 전압을 증폭하기 위한 증폭기(12)와, n+ 부유 확산 영역(11)을 리세팅하는 리세트 게이트 전극(9)과, n+ 부유 확산 영역으로 구성된 리세트 드레인(10)을 추가로 포함한다. 리세트 게이트 전극(9)과, 리세트 드레인(10)과, n+ 부유 확산 영역(11)은 서로 협력하여 전계 효과 트랜지스터(20)를 형성한다.
제 1 및 제 2 전송 전극 쌍(61, 62, 71, 및 72)은 p 형 실리콘 기판(1)에 형성된 n 형 웰 영역(2) 상에, 전송 전극(61, 62, 71 및 72)과 n 형 웰(well) 영역(2) 사이에 끼워지는 이산화 실리콘막(5)과 함께 형성한다. 전하 전송 채널은 n 형 웰(2)에 형성한다. n 형 웰 영역(2)보다는 n 형 불순물이 얇게 도핑된 n- 형 영역(4)은, 두 전송 전극 아래마다 형성되어 채널 전위차를 생성한다. 본 실시예에서, n- 형 영역(4)은 전송 전극(62, 72) 아래에 형성한다.
펄스 전압(pulse voltage;ΦH1)은 제 1 전송 전극쌍(61, 62)에 인가되고, 펄스 전압(ΦH2)은 제 2 전송 전극쌍(71, 72)에 인가된다. 펄스 전압(ΦH1, ΦH2)은 교대로 인가된다. 즉, 신호 전하가 2 위상 드라이브(phase drive)로 전송된다.
전하 전송 장치는, 전하 전송 장치의 출력단부의 대향 단부에서 바이어스 전하 입력부(19)를 통하여 바이어스 전하가 입력되는 바이어스 전하 입력부(19)를 추가로 구비한다. 바이어스 전하 입력부(19)는 입력 n+ 확산 영역(14)과, 제 1 입력 게이트 전극(16)과, 입력 n+ 부유 확산 영역(15)과, 제 2 입력 게이트 전극(17)으로 구성된다. 입력 n + 확산 영역(14)과 입력 n+ 확산 영역(15)은 n 형 웰(2)과 p 형 실리콘 기판(1)에 형성된다. 제 1 입력 게이트 전극(16)은, n+ 형 확산 영역(14)과 n+ 부유 확산 영역(15) 사이에 있는 n 형 웰 영역(2) 위의 이산화 실리콘막(5) 상에 형성되고, 제 2 입력 게이트 전극(17)은, n 형 웰 영역(2) 위의 이산화 실리콘막(5) 상에, n+ 부유 확산 영역(15)에 인접하여 형성된다. p+ 채널 스토퍼(stopper;3) 또한, 전하가 전송되는 활성 영역 주위에 형성된다.
신호 전하 입력부를 도시하지는 않았지만, 신호 전하는, 바이어스 전하 입력부(19)보다 전하 전송 장치의 출력 단부에 더 근접한 위치에서 신호 전하 입력부로부터 전하 전송 채널(18)로 입력된다.
도 3 은 제 1 실시예에 따라서 전하 전송 장치를 구동하기 위해 사용된 펄스 전압을 도시한다. 펄스 전압(ΦH1)은 제 1 전송 전극 쌍(61, 62)에 인가되고, 펄스 전압(ΦH2)은 제 2 전송 전극 쌍(71, 72)에 인가되고, 펄스 전압(ΦIG2)은 제 2 입력 게이트 전극(IG2;17)에 인가되고, 펄스 전압(ΦID)은 입력 n+ 확산 영역(ID;14)에 인가되며, 펄스 전압(ΦR)은 리세트 게이트 전극(9)에 인가된다. 도 3 에 도시되지는 않았지만, 소정의 전압이 제 1 입력 게이트 전극(16)과, 출력 게이트 전극(8)과, 리세트 드레인(10)에 인가된다. 입력 n+ 부유 확산 영역(15)은 부유 상태에 있다. n+ 확산 영역(11)내의 전위에서의 요동(fluctuation)은 OUT으로 지시한다.
전하 전송 장치에 바이어스 전하를 입력하는 다수의 방법은 공지되어있다. 예컨대, 상기한 책 고체-상태 이미지 센서의 70-73 페이지에 몇몇 예가 도시된다. 본 실시예에서, 바이어스 전하는 다음과 같이 전하 전송 장치에 입력된다.
도 4 는, 도 3 에 도시된 시간 T1, T2 및 T4에서, 도 2a 의 선 2B-2B 를 따라서 바이어스 전하 입력부(19) 부근의 전하 전송 채널에서의 전위를 도시한다. 도 4 에 도시된 부호는 도 2a 와 2b 에 도시된 전하 전송 소자를 지시하는 참조 부호이다.
시간 T1 에서, 제 2 입력 게이트 전극(IG2;17) 아래에 위치된 전하 전송 채널의 전위(Φch(IG2))는 제 1 입력 게이트 전극(IG1;16) 아래에 위치된 전하 전송 채널의 전위(Φch(IG1))보다 더 작게 설정하고, 입력 n+ 확산 영역(ID;14) 내의 전위는 펄스 전압(ΦID)을 인가하여, 전위((Φch(IG1)) 와 (Φch(IG2))) 사이의 중간으로 만든다. 따라서, 입력 n+ 부유 확산 영역(15)은 충전된다.
시간 T2 에서, 펄스 전압 (ΦID)은 하이(high)가 되고, 입력 n+ 부유 확산 영역(15)에서의 전위는 전위(Φch(IG1)와 근접하게 된다.
시간 T4 에서, 펄스 전압(ΦIG2 와 ΦH1)은 하이가 되고, 전위(Φch(IG1) 와 Φch(IG2)) 에 의존하여 결정되는 바이어스 전하는, 펄스 전압(ΦH1)이 인가되는 전송 전극(61)의 아래에 위치된 전하 전송 채널에 입력된다. 제 1 전송 전극쌍과 제 2 전송 전극 쌍(61, 62, 71, 72)에 각각 인가된 펄스 전압(ΦH1 및 ΦH2)은, 전하 전송 장치의 출력 단부를 향하여 바이어스 전하를 연속적으로 전송한다. 신호 전하는, 바이어스 전하 입력부(19)보다 출력 단부(도 4의 좌측 단부)에 더 근접한 위치에서 바이어스 전하에 합산되고, n+ 부유 확산 영역(11)으로 전송된다. 전하는 전하 전극 상에 전송되는 것이 아니라, 전송 전극 아래에 위치된 전하 전송 채널을 통하여 전송된다.
이하, 도 5를 참조하여 n+ 부유 확산 영역(11)의 리세팅 방법을 설명한다. 도 5 는, 도 3 에 도시된 시간(T2 와 T3)에서 도 2a 의 선 2B-2B 을 따라서 n+ 부유 확산 영역(11) 근처에 있는 전하 전송 채널에서의 전위를 도시한다. 도 5 에 도시된 부호는 도 2a 와 도 2b 에 도시된 전하 전송 장치의 소자를 지시하는 참조 부호를 나타낸다.
시간 T2 에서, 펄스 전압(ΦH1)은 로우(low)가 되고, 펄스 전압(ΦH1)이 인가되는 전송 전극(61)의 아래에 위치된 채널 내에 축적되어진 바이어스 전하 및 신호 전하는 출력 게이트 전극(8)을 통하여 n+ 부유 확산 영역(11)으로 전송된다. 결과로서, n+ 부유 확산 영역(11)내의 전위는 요동한다. 이렇게 요동된 전위가 검출되고, 증폭기(12)에 의해서 증폭된다. 이렇게 증폭된 전위는 증폭기(12)에서 출력된다.
출력 신호로서, 바이어스 전하에 의해 발생된 가산분을 포함하는 신호가 얻어진다. 출력 신호로부터 가산분을 감산하는 것은 용이하다. 출력 신호가 비디오(video) 신호 형태라면, 출력 신호를 오프셋(offset)하는 것이 일반적으로 행하여지므로, 바이어스 전하와 관련된 가산분이 신호 전하에 가산될지라도 어떠한 문제도 야기되지 않는다.
시간 T3 에서, 펄스 전압(ΦR)은 하이가 되고, 리세트 게이트 전극(9)은 턴온(turn on)되어, 신호와 바이어스 전하를 리세트 드레인(10)으로 모두 보낸다. 이때, 리세트 게이트 전극(9)의 아래에 위치된 전하 전송 채널은, 리세트 드레인(10)내의 전위보다 더 낮은 전위를 갖도록 설정된다. 따라서, n+ 부유 확산 영역(11)내의 전위는 리세트 드레인(10)내의 전위와 같게 되는 것이 아니라, 전송된 전하량과 리세트 시간, 즉 펄스 전압(ΦR)이 하이가 되는 기간에 따라서 결정된 전위로 리세트된다.
이하, 리세트 동작의 원리를 설명한다. n+ 부유 확산 영역(11)이 리세트 되어질 때, n+ 부유 확산층(11)과, 리세트 게이트 전극(9)과, 리세트 드레인(10)은 상호 협력하여 MOS 전계 효과 트랜지스터(FET;20)로서 동작한다. n+ 부유 확산 영역(11)은 소스로서 동작하고, 리세트 게이트 전극(9)은 게이트로서 동작하고, 리세트 드레인(10)은 드레인으로서 동작한다. 소스는 부유 상태에 있다.
리세트 게이트 전극(9)이 시간 T3 에서 턴온된 직후에, n+ 부유 확산 영역(11)에 전송되어진 전하는, 트랜지스터의 드레인 전류-드레인 전압 특성의 포화 영역 특성 또는 선형 영역 특성에 따라, 리세트 드레인(10)으로 쓸어내어지므로, 소스 또는 n+ 부유 확산 영역(11)내의 전위는 증가한다.
그 후에, 소스내의 전위가 임계 전압보다 작게 되면, 드레인 전류는 서브 임계(sub-threshold) 특성에 의해 미소한 드레인 전류가 생성된다. 드레인 전류가 미소하기 때문에, 소스 전위는 낮은 속도로 변하고, 그 결과로써, 소스 전위가 포화하는데 시간이 많이 걸린다. 리세트 시간, 즉 리세트 게이트 전극(9)이 온(on)인 시간의 주기가 짧으면, 소스 전위는 포화에 도달할 수 없다. 따라서, 소스 또는 n+ 부유 확산 영역(11)은, 전송된 전하량과 리세트 시간의 함수에 따라서 결정된 전위로 리세트된다.
리세트 시간을 항상 일정하게 하면, 소스가 리세트되는 전위는 소스에 전송된 전하량에 따라서 결정된다. 리세트 전위가, 소스에 전송된 신호 전하량에 따라서 변하면, n+ 부유 확산 영역(11)은 적절하게 리세트되지 않는다. 따라서, 본 실시예에서는, n+ 부유 확산 영역(11)이 일정한 전위로 리세트되는 것을 보장하기 위하여, 소정의 값보다 더 큰 바이어스 전하가 n+ 부유 확산 영역(11)에 인가된다. 이하, n+ 부유 확산 영역(11)을 일정한 전위로 리세팅하는 원리를 설명한다.
서브 임계 영역에 도달할때가지 드레인 전류는 하이(high)에 유지되고, 소스 전위가 변하는 속도는 서브 임계 영역보다 더 크다. 따라서, 소스가 리세트되는 전위는 서브 임계 영역에 따라서 결정된다. n+ 부유 확산 영역(11)이 리세트될 때 드레인 전류(Id)는 다음식(1)으로 정의된다.
= I0exp(-βVs)
β= q/kT
이 등식에서, q 는 엘리멘터리 전하(elementary charge)를 지시하고, k 는 볼츠만 상수이며, T 는 절대 온도, I0는 게이트의 채널 치수나 전위 및 전자의 이동도(mobility)에 의해 정의되는 계수이다.
n+ 부유 확산 영역(11)은 t= O 에서 V0의 전위와, Cfd 의 용량을 갖는다고 하면, 시간 t 에서 n+ 부유 확산 영역의 의 전위 (Vfd)는, 다음식(2)으로 정의된다.
= (1/β)×ln{t/τ + exp(βV0)}
τ = Cfd/βI0
일정한 신호 전하(Vsig1)와 바이어스 전하(Vbias)는 n+ 부유 확산 영역(11)에 연속적으로 전송된다. n+ 부유 확산 영역(11)이 리세트시간 (Ton)에서 리세트된 후에, n+ 부유 확산 영역(11)은 정상 상태에 놓여진다. 정상 상태의 n+ 부유 확산 영역(11)이 리세트되는 전위(Vr)는 다음식(3)으로 정의된다.
하기의 등식(4)은 등식(3)을 기초로 얻어진다.
n+ 부유 확산 영역(11)이 전위(Vr)로 리세트된 후, 신호 전하(Vsig1)가 신호 전하(Vsig2)로 변하면, 리세트 전위의 요동(△Vr)은 다음식(5)으로 나타내어진다.
= (1/β)×ln[1-exp{-β(Vsig1 + Vbias)}
+ exp{-β(Vsig2+ Vbias)}]
도 6 은, Vsig1 = O V 일 때 신호 전하(Vsig2)에 따른 요동(△Vr)을 도시하고, 바이어스 전하(Vbias)는 매개변수로 사용되어진다. 도 6에서 신호 전하( Vsig2)가 증가할 때, △Vr 의 절대값은 증가되고, 신호 전하(Vsig2)가 약150 mV를 초과한 후 포화된다는 것을 알 수 있다.
도 7 은, Vsig1 = 0V 이고 Vsig2 = 500 mV 인 조건하에서 포화되는 △Vr를 Vbias 의 함수로서 도시한다.
도 8 은, Vsig1 = 500 mV 일 때 신호 전하(Vsig2)에 따른 요동(△Vr)을 도시하고, Vbias 가 매개변수로 사용되어진다. 신호 전하(Vsig2)의 증가에 따라 △Vr 은 지수 함수적으로 감소하는 것을 알 수 있다.
도 9 는, Vsig1 = 500 mV, Vsig2 = 0V 인 조건하에서, Vbias의 함수로서 △Vr를 도시한다.
도 7 에 도시한 △Vr 의 절대값은 도 9 에 도시한 △Vr 의 절대값보다 평균이 더 크지만, Vbias= 100 mV 이상일때의 △Vr 의 절대값은 거의 동일하다. 도 7 과 도 9 에 도시된 △Vr 의 절대값은 바이어스 전하(Vbias)에 의해서 야기된 리세트 전위에서의 편차을 지시하고, 도 7 과 도 9 에 도시된 △Vr 의 절대값 사이에서 더 큰 값은 리세트 전위에서 격차의 최대 값을 지시한다. 도 6 내지 도 9 의 어느 것에서든지, 리세트 전위에서의 편차를 지시하는 △Vr 의 절대값은, 바이어스 전하가 클 때 작다는 것을 알 수 있다.
리세트 전위에서의 편차는 노이즈에 합산된다. n+ 부유 확산 영역(11)을 리세팅하는 종래의 방법은 (kTCfd)1/2의 리세트 노이즈를 갖는다. 이것은 Cfd가 5fF 일때, 리세트 노이즈는 9.1×l0-4Vr.m.s. 임을 의미한다. 도 7에서, 바이어스 전하가 약 40 mV 일때, 리세트 전위의 편차는, 종래의 리세트 노이즈의 정점 대 정점값, 즉 kTC 노이즈에서의 리세트 전위의 편차의 최대치와 최소치와의 차이와 거의 같다. 또한, 바이어스 전하(Vbias)가 1OOmV 이상이면, 본 발명의 구동 방법에 의해 새롭게 가산되는 리세트 전위의 편차는, kTC 노이즈에 의해 야기된 편차의 약 1/10 정도에 불과하다. 그러므로, 본 발명에 의해 야기된 노이즈의 증가는 무시할 수 있다.
따라서, 어느 정도 큰 바이어스 전하가 인가되면 리세트 전위에서의 편차를 무시할 정도로 작게 하는 것이 가능하다. 새롭게 가산되는 노이즈를 무시할 수 있는 정도로 작게 만드든데 필요한 바이어스 전하량은, Cfd, 상관 2중 샘플링(correlated double sampling)에 의한 리세트 노이즈의 제거율, 증폭기의 노이즈 진폭 등과 같은 다양한 인자에 의존한다. Cfd 가 1 fF 이하이고, 바이어스 전하가 40 mV 이상이면, 리세트 전위의 편차에 의해 새롭게 가산된 노이즈는 20% 이하이다. 따라서, 전하 전송 장치에 인가되는 바이어스 전하는 40 mV 이상이 되는 것이 바래진다.
도 10 은, 도 2a 와 도 2b 에 도시된 제 1 실시예에 따라, 전하 전송 장치를 구동하는 제 2 방법에 사용되는 펄스 전압의 파형(waveform)을 도시한다. 본 방법에서, 바이어스 전하와 신호 전하가 교대로 전송된다.
도 3 의 펄스 전압과 유사하게, 펄스 전압(ΦH1)은 제 1 전송 전극쌍(61, 62)에 인가되고, 펄스 전압(ΦH2)은 제 2 전송 전극 쌍(71, 72)에 인가되며, 펄스 전압(IG2)은 제 2 입력 게이트 전극(17)에 인가되고, 펄스 전압(ΦID)은 입력 n+ 확산 영역(14)에 인가되며, 펄스 전압(ΦR)은 리세트 게이트 전극(9)에 인가된다. 도 10 에 도시하지 않았지만, 소정의 전압이 제 1 입력 게이트 전극(16)과, 출력 전극(8)과, 리세트 드레인(10)에 인가된다. 입력 n+ 부유 확산 영역(15)은 부유 상태에 있다. n+ 부유 확산 영역(11)에서의 전위의 요동은 OUT로 지시된다.
전하 전송 장치를 구동하는 제 2 방법은, 펄스 전압(ΦH1 와 ΦH2)을 전기한 방법에서의 펄스 전압의 주파수보다 두 배가 큰 주파수를 갖도록 설계하는 점에서 전기한 방법과는 다르다.
시간 T1 에서, 제 2 입력 게이트 전극(17) 의 아래를 통과하는 바이어스 전하는, 펄스 전압(ψH1)이 인가되는 전송 전극(61)에 입력된다. 시간 T2에서, 이전의 사이클에서 입력된 바이어스 전하는 제 2 전송 전극쌍(71, 72)을 넘어서 인접한 전송 전극(61)에 전송된다.
시간 T2 에서, 펄스 전압(ΦIG2)이 하이 레벨에 유지되지 않기 때문에, 바이어스 전하는 전하 전송 장치에 입력되지 않는다. 즉, 바이어스 전하는, 일렬로 인접하게 배치된 네 개의 전송 전극(61, 62, 71 및 72) 모두에 입력된다. 그러므로, 바이어스 전하가 입력되지 않는 전송 전극 아래에 위치된 채널로 신호 전하를 인가함으로써, 제 2 입력 게이트 전극(17)과 출력 게이트 전극(8) 사이에, 바이어스 전하와 신호 전하를 교대로 전송할 수 있다.
시간 T3 에서, 신호 전하는 n+ 부유 확산 영역(11)에 전송되어, 전송된 신호 전하에 대응하는 전위의 요동이 출력 파형에 나타난다. 이 전위의 요동이 검출된 후, 시간 T4 에서 바이어스 전하는 신호 전하에 가산된다.
시간 T5 에서, 하이 레벨 전압이 리세트 게이트 전극(9)에 인가되어, 리세트 n+ 부유 확산 영역(11)을 리세트한다. 이때, 리세트 게이트 전극(9) 아래에 위치된 전하 전송 채널은, 리세트 드레인(10)에서의 전위보다 낮은 전위를 갖도록 설정된다.
n+ 부유 확산 영역(11)이, 제 1 실시예와 유사하게, 신호와 바이어스 전하가 서로 가산되는 상태로 리세트되어지므로, 어느 정도 큰 바이어스 전하를 인가함으로써 리세트 전위에서의 요동을 억제시킬 수 있다. 제 1 실시예에 따라서 전하 전송 장치를 구동하는 제 2 방법에 따라서, 신호 전하 및 바이어스 전하는 전하 전송 장치에 의해서 개별적으로 전송될 수 있다. 따라서, 전하 전송 장치가, 제 1 실시예에 따른 전하 전송 장치의 채널 폭보다 더 작은 전하 전송 채널 폭을 갖도록 설계 할 수 있다.
(제 2 실시예)
도 11 은 본 발명의 제 2 실시예에 따른 전하 전송 장치를 도시한다.
전하 전송 장치는 제 1 전송 전극쌍(161, 162)과, 제 2 전송 전극쌍(171, 172)을 포함하는 전하 전송부(121)로 구성된다. 제 1 및 제 2 전송 전극쌍은 교대로 일렬로 배치된다. 도시된 전하 전송 장치는 전하 전송부(121)의 최종단에 접속된 출력 게이트 전극(8)과, n+ 부유 확산 영역(11)과, n+ 부유 확산 영역(11)의 전압을 증폭하는 증폭기(12)와, n+ 부유 확산 영역(11)을 리세팅하는 리세트 게이트 전극(9)과, n+ 부유 확산 영역(11)으로 구성된 리세트 드레인(10)을 추가로 포함한다. 리세트 게이트 전극(9)과, 리세트 드레인(10)과, n+ 부유 확산 영역(11)은 서로 협력하여 전계 효과 트랜지스터(20)를 형성한다.
제 1 실시예와 유사하게, 전하 전송 장치는 바이어스 전하 입력부(122)로 구성되고, 이를 통하여 바이어스 전하가 전하 전송 장치로 전송된다. 바이어스 전하 입력부(122)는 입력 n+ 확산 영역(114)과, 제 1 입력 게이트 전극(116)과, 입력 n+ 부유 확산 영역(115)과, 제 2 입력 게이트 전극(117)과, 제 3 입력 게이트 전극(118)으로 구성된다. 입력 n+ 확산 영역(114)과 입력 n+ 부유 확산 영역(115)은 n 형 웰(2)과 p 형 실리콘 기판(1)에 형성된다. 제 1 입력 게이트 전극(116)은, 입력 n+ 확산 영역(114)과 입력 n+ 부유 확산 영역(115) 사이에 끼워진 n 형 웰(2) 위의 이산화 실리콘막(5) 상에 형성되고, 제 2 입력 게이트(117)는, 입력 n+ 부유 확산 영역(115)에 인접하여 위치된 n 형 웰(2) 위의 이산화 실리콘막(5) 상에 형성되며, 제 3 입력 게이트 전극(118)은 이산화 실리콘막(5) 상에서 제 2 입력 게이트 전극(117)에 인접하여 형성된다. 또한 p+ 채널 스토퍼(stopper;3)는, 전하가 전송되는 활성 영역 주변에 형성시킨다.
제 2 실시예는, 바이어스 전하 입력부(122)가 출력 게이트 전극(8) 부근의 전하 전송 채널에 접속된다는 점에서 제 1 실시예와 다르다. 신호 전하 입력부를 도시하지는 않았지만, 신호 전하는, 바이어스 전하 입력부(122)보다 전하 전송 장치의 입력 단부(도 11 의 우측 단부)에 더 인접한 위치에서 신호 전하 입력부로부터 전하 전송 채널로 입력된다.
전하 전송 채널이 형성된 n 형 웰(2)은, 펄스 전압(ΦH2)이 인가되는 전송 전극(173)에서 상방으로 분기된다. 바이어스 전하 입력부(122)는 n 형 웰(2)의 분기점에 형성된다.
본 발명의 제 2 실시예에 따른 전하 전송 장치는, 바이어스 전하 입력부(122)가 제 1 실시예의 바이어스 전하 입력부(19)와 다르게 위치된다는 것을 제외하고는, 도 2b 에 도시된 바와 같이 제 1 실시예의 단면부와 같이 선 2b-2b 를 따라서 거의 동일한 단면을 갖는다.
다시 도 2b를 참조하면, 제 1 및 제 2 전송 전극 쌍(161, 162, 171 및 172)은 p 형 실리콘 기판(1)에 형성된 n 형 웰 영역(2) 상에 형성되고 이산화 실리콘막(5)은 전송 전극(161, 162, 171 및 172)과 n형 웰 영역(2) 사이에 끼워진다. 전하 전송 채널은 n 형 웰(2)에 형성된다. n- 형 영역(4)은 전송 전극의 아래에 하나 걸러서 형성된다. 제 2 실시예에서, n- 형 영역(4)은 전송 전극(162 및 172) 아래에 형성된다.
펄스 전압(ΦH1)은 제 1 전송 전극 쌍(161 및 162)에 인가되고, 펄스 전압(ΦH2)은 제 2 전송 전극 쌍(171 및 172)에 인가된다. 펄스 전압 (ΦH1 및 ΦH2)은 교대로 인가된다. 즉, 신호 전하는 두 위상 드라이브로 전송된다
바이어스 전하가 입력되는 전송 전극(173)은, 이들에 인가되는 바이어스 전하의 합산량 만큼 다른 전송 전극(161 및 171)보다 더 큰 크기를 갖도록 설계된다. 택일적으로, 전송 전극(173)은, 신호 및 바이어스 전하의 합을 전송하는데 충분한 다른 전송 전극(161 및 171) 과 동일한 크기를 갖도록 설계될 수도 있다.
이하, 도 12 와 도 13 을 참조하여 제 2 실시예에 따라서 구동되는 전하 전송 장치를 설명한다.
도 12 는 상기한 제 2 실시예에 따라서 전하 전송 장치를 구동하는데 상용된 펄스 전압을 도시한다. 펄스 전압(ΦH1)은 제 1 전송 전극 쌍(161 및 162)에 인가되고, 펄스 전압(ΦH2)은 제 2 전송 전극 쌍(171 및 172)에 인가되며, 펄스 전압(ΦR)은 리세트 게이트 전극(9)에 인가되고, 펄스 전압(ΦIG2)은 제 2 입력 게이트 전극(117)에 인가되고, 펄스 전압(ΦIG3)은 제 3 입력 게이트 전극(118)에 인가되며, 펄스 전압(ΦID)은 입력 n+ 확산 영역(114)에 인가된다. 도 12 에 도시하지 않았을지라도, 소정의 전압이 제 1 입력 게이트 전극(116)과, 출력 게이트 전극(8)과, 리세트 드레인(10)에 인가된다. 입력 n+ 부유 확산 영역(115)은 부유 상태에 있다. n+ 부유 확산 영역(11)에서의 전위의 요동은 OUT 으로 지시한다.
바이어스 전하를 n+ 부유 확산 영역(115)에서 제 3 입력 게이트 전극(118)에 입력하는 방법은, 펄스 전압(ΦH1)이 인가되는 전송 전극이 제 3 입력 게이트 전극(118)으로 대체된다면, 도 3 과 도 4를 참조하여 설명한 제 1 실시예에서의 방법과 같다.
이하, 도 12 에 도시한 시간 (T2, T3 및 T4)에서 도 11 에서의 선 2B-2B를 따라서 전하 전송 채널에서의 전위를 도시하는 도 13 을 참조하여 n+ 부유 확산 영역(11)을 리세팅하는 방법을 설명한다. 상기 도 13 에 도시한 부호는 도 11 에 도시한 전하 전송 장치의 소자를 지시하는 참조 부호를 지시한다.
시간 T1 에서, 펄스 전압(ΦIG3 및 IG2)은 하이 레벨에 유지되므로, 바이어스 전하는 제 2 입력 게이트 전극(117) 아래에 위치된 영역을 통하여 전송되어, 제 3 입력 게이트 전극(118)의 아래에 위치된 영역으로 입력된다.
시간 T2 에서, 펄스 전압(ΦH1)이 인가되는 전송 전극(161) 아래에 있는 신호 전하는 펄스 전압(ΦH2)이 인가되는 전송 전극(173) 아래에 위치된 영역으로 전송되며, 동시에, 바이어스 전하는 제 3 입력 게이트 전극(181)에서 전송 전극(173)으로 전송된다. 그리고 나서, 신호 전하와 바이어스 전하는, 전송 전극(173)의 아래에 위치된 영역에서 서로 합산된다.
시간 T3 에서, 이렇게 합산된 신호 및 바이어스 전하는 n+ 부유 확산 영역(11)으로 전송되며, 증폭기(12)에서 증폭된다. 이렇게 증폭된 전하는 증폭기(12)에서 신호로 출력된다.
시간 T4 에서, 펄스 전압(ΦR)은 하이 레벨에 유지되고, n+ 부유 확산 영역(11)은 리세트 된다. 이때, 리세트 게이트 전극(9) 아래에 위치된 전하 전송 채널은, 리세트 드레인(10)에서의 전위보다 더 낮은 전이를 갖도록 설정된다.
출력 신호로서, 바이어스 전하만큼 전송된 가산분을 포함하는 신호가 얻어진다. 출력 신호에서 가산분을 감산하는 것은 용이하다. 출력 신호가 비디오 신호의 형태라면, 출력 신호를 오프셋 하는 것이 일반적으로 행하여지므로, 바이어스 전하와 관련된 가산분이 신호 전하에 가산될지라도 어떠한 문제도 발생하지 않는다.
상기한 제 1 실시예에서, 전하 전송 장치에 의해서 전송된 최대 전하량이 신호 전하량과 바이어스 전하량의 전체 합보다 더 커야하기 때문에, 전하 전송 채널과 전송 전극을 큰 크기로 형성해야만 한다. 전기한 제 2 방법에 따라서, 전하 전송 장치를 구동하는 주파수는 두 배가 되어야만 한다. 그러므로, 전력 소비는 양쪽에서 증가한다. 이와는 반대로, 제 2 실시예는 전력 소비의 증가를 피할 수 있는 이점을 제공한다.
(제 3 실시예)
도 14 는 제 3 실시예에 따른 전하 전송 장치를 도시한다.
전하 전송 장치는 제 1 전송 전극 쌍(161 및 162)과, 제 2 전송 전극 쌍(171, 173, 및 172)을 포함하는 전하 전송부(123)로 구성된다. 제 1 및 제 2 전송 전극쌍은 일렬로 교대로 배치된다. 도시된 전하 전송 장치는, 전하 전송부(123)의 최종단에 접속된 출력 게이트 전극(8)과, n+ 부유 확산 영역(11)과, n+ 부유 확산 영역(11)내의 전압을 증폭하는 증폭기(12)와, n+ 부유 확산 영역(11)을 리세팅하는 리세트 게이트 전극(9)과, n+ 확산 영역으로 구성된 리세트 드레인(10)을 추가로 포함한다. 리세트 게이트 전극(9)과, 리세트 드레인(10)과, n+ 부유 확산 영역(11)은 서로 협력하여 전계 효과 트랜지스터(20)를 형성한다.
제 1 실시예와 유사하게, 전하 전송 장치는 바이어스 전하 입력부(124)로 구성되고 이를 통하여 바이어스 전하는 전하 전송 장치에 전송된다. 바이어스 전하 입력부(124)는, 입력 n+ 확산 영역(114)과, 제 1 입력 게이트 전극(116)과, 입력 n+ 부유 확산 영역(115)과, 제 2 입력 게이트 전극(117)과, 제 3 입력 게이트 전극(118)과, 제 4 입력 게이트 전극(119)으로 구성된다. 입력 n+확산 영역(114)과 입력 n+ 부유 확산 영역(115)은 모두 n형 웰(2)과 p형 실리콘 기판(1)에 형성된다. 제 1 입력 게이트 전극(116)은, 입력 n+ 확산 영역(114)과 입력 n+ 부유 확산 영역(115) 사이에 삽입된 n형 웰(2) 위의 이산화 실리콘막(5) 상에 형성되고, 제 2 입력 게이트 전극(117)은, n+ 부유 확산 영역(115)에 인접하여 위치된 n형 웰(2) 위의 이산화 실리콘막(5) 상에 형성되며, 제 3 입력 게이트 전극(118)은 이산화 실리콘막(5) 상에 제 2 입력 게이트 전극(117)에 인접하여 형성되고, 제 4 입력 게이트 전극(119)은 이산화 실리콘막(5) 상에 제 3 입력 게이트 전극(118)에 인접하여 형성된다. 또한 p+ 채널 스토퍼(3)는 전하가 전송되는 활성 영역 주변에 형성된다.
제 3 실시예는, 바이어스 전하 입력부(124)가 n+ 부유 확산 영역(11)에 접속된다는 점에서 제 1 실시예와 다르다. 신호 전하 입력부가 도시되지 않을지라도, 신호 전하는, 출력 게이트 전극(8)보다 전하 전송 장치의 입력 단부(도 4의 우측 단부)에 더 근접한 위치에서 신호 전하 입력부로부터 전하 전송 채널로 입력된다.
전하 전송 채널이 형성된 n형 웰(2)은 n+ 부유 확산 영역(11)에서 상방으로 분기한다. 바이어스 전하 입력부(124)는 n형 웰(2)의 분기점에 형성된다.
제 3 실시예에 따른 전하 전송 장치는 , 바이어스 전하 입력부(124)가 제 1 실시예의 바이어스 전하 입력부(19)와 다르게 위치되는 것을 제외하고는, 도 2b 에 도시된 제 1 실시예의 단면부와, 선2B-2B 따라서 거의 동일한 단면부를 갖는다.
바이어스 전하가 제 3 실시예에 따라서 전하 전송 장치에 입력될 때, 소정의 전압이 출력 게이트 전극(8)과, 제 1 입력 게이트 전극(116)과, 제 4 입력 게이트 전극(119)에 인가되고, 펄스전압(ΦIG2, ΦIG3 및 ΦID)은 반 주기씩 지연되어 인가된다. 제 3 실시예에 사용된 펄스 전압은 도 12 에 도시된 것과 동일한 파형을 갖지만, 반주기가 지연되어 인가된다.
시간 T3 에서, 펄스 전압(ΦIG3)은 로우 레벨에 유지되고, 바이어스 전하는, 제 4 입력 게이트 전극(119)의 아래에 위치된 영역을 통하여, 제 3 입력 게이트 전극(118)의 아래에 위치된 영역으로부터, n+ 부유 확산 영역(11)에 전송된다. 이렇게 전송된 바이어스 전하는, 전하 전송 채널로부터 n+ 부유 확산 영역(11)에 전송된 신호 전하에 합산된다.
시간 T4 에서, 펄스 전압(ΦR)은 하이 레벨로 유지되고, 따라서 n+ 부유 확산 영역(11)은 리세트된다. 이때, 리세트 게이트 전극(9)의 아래에 위치된 전하 전송 채널은, 리세트 드레인(10)에서의 전위보다 더 낮은 전위를 갖도록 설정된다.
제 3 실시예에서, 펄스 전압(ΦIG3)이 로우 레벨이 되는 시간을 늦춤으로써 펄스 전압(ΦIG3)이 로우 레벨에 있는 기간을 짧게 하여, 신호 전하가 검출된 후에, n+ 부유 확산 영역(11)으로 바이어스 전하를 입력할 수 있다.
(제 4 실시예)
도 15 는 제 4 실시예에 따른 전하 전송 장치를 도시한다.
전하 전송 장치는, 제 1 전송 전극 쌍(161 및 162)과, 제 2 전송 전극 쌍(171 및 172)과, 제 3 전송 전극 쌍(181 및 182)과, 제 4 전송 전극 쌍(191 및 192)을 포함하는 전하 전송부(126)로 구성된다. 제 1 및 제 2 전송 전극쌍은 교대로 일렬로 배치된다. 유사하게, 제 3 및 제 4 전송 전극쌍은 교대로 일렬로 배치된다. 전체적으로, 제 1 및 제 2 전송 전극쌍 그룹과 제 3 및 제 4 전극 그룹은 일렬로 배치된다.
도시된 전하 전송 장치는, 전하 전송부(126)의 최종단에 접속된 출력 게이트 전극(8)과, n+ 부유 확산 영역(11)과, n+ 부유 확산 영역(11)내의 전압을 증폭하는 증폭기(12)와, n+ 부유 확산 영역(11)을 리세팅하는 리세트 게이트 전극(9)과, n+ 확산 영역으로 구성된 리세트 드레인(10)을 추가로 포함한다. 리세트 게이트 전극(9)과, 리세트 드레인(10)과, n+ 부유 확산 영역(11)은 서로 협력하여 전계 효과 트랜지스터(20)를 형성한다.
제 1 실시예와 유사하게, 전하 전송 장치는 바이어스 전하 입력부(122)로 구성되고 이를 통하여 바이어스 전하는 전하 전송 장치에 전송된다. 바이어스 전하 입력부(122)는, 입력 n+ 확산 영역(114)과, 제 1 입력 게이트 전극(116)과, 입력 n+ 부유 확산 영역(115)과, 제 2 입력 게이트 전극(117)과, 제 3 입력 게이트 전극(118)으로 구성된다. 입력 n+확산 영역(114)과 입력 n+ 부유 확산 영역(115)은 모두 n형 웰(2)과 p형 실리콘 기판(1)에 형성된다. 제 1 입력 게이트 전극(116)은, 입력 n+ 확산 영역(114)과 입력 n+ 부유 확산 영역(115) 사이에 삽입된 n형 웰(2) 위의 이산화 실리콘막(5) 상에 형성되고, 제 2 입력 게이트 전극(117)은, n+ 부유 확산 영역(115)에 인접하여 위치된 n형 웰(2) 위의 이산화 실리콘막(5) 상에 형성되며, 제 3 입력 게이트 전극(118)은 이산화 실리콘막(5) 상에 제 2 입력 게이트 전극(117)에 인접하여 형성된다. 또한 p+ 채널 스토퍼(3)는 전하가 전송되는 활성 영역 주변에 형성된다.
제 4 실시예에서, 바이어스 전하 입력부(122)는 전송 전극(191)에 접속된다. 신호 전하 입력부가 도시되지 않을지라도, 신호 전하는, 바이어스 전하 입력부(122)보다 전하 전송 장치의 입력 단부(도 15 의 우측 단부)에 더 근접한 위치에서 신호 전하 입력부로부터 전하 전송 채널로 입력된다.
전하 전송 채널이 형성된 n형 웰(2)은 하기될 펄스 전압(ΦH2a)이 인가되는 전송 전극(191)에서 상방으로 분기한다. 바이어스 전하 입력부(122)는 n형 웰(2)의 분기점에 형성된다. 바이어스 전하 입력부(122)가 접속되는 전송 전극(191)은, 다른 전송 전극보다 더 큰 크기가 되도록 설계된다.
제 4 실시예에 따른 전하 전송 장치는 , 바이어스 전하 입력부(122)가 제 1 실시예의 바이어스 전하 입력부(19)와 다르게 위치되는 것을 제외하고는, 도 2b 에 도시된 바와 같이 제 1 실시예의 단면부와, 선2B-2B 따라서 거의 동일한 단면부를 갖는다.
다시 도 2b 를 참조하여, 제 1 내지 제 4 전송 전극 쌍(161, 162, 171, 172, 181, 182, 191 및 192)은, p 형 실리콘 기판(1)에 형성된 n 형 웰 영역(2)에 형성되며 이산화 실리콘막(5)은 이러한 전송 전극과 n 형 웰 영역(2)사이에 삽입되어진다. n-형 영역(4)은 전송 전극 아래에 하나 걸러 형성되어 채널 전압차를 발생시킨다. 제 4 실시예에서, n- 형 영역(4)은 전송 전극(162, 172, 182 및 192)의 아래에 형성된다.
펄스 전압(ΦH1)은 제 1 전송 전극 쌍(161 및 162)에 인가되고, 펄스 전압(ΦH2)은 제 2 전송 전극 쌍(171 및 172)에 인가되며, 펄스 전압(ΦH1a)은 제 3 전송 전극 쌍(181 및 182)에 인가되며, 펄스 전압(ΦH2a)은 제 4 전송 전극 쌍(191 및 192)에 인가된다.
이하 도 16 을 참조하여, 제 4 실시예에 따른 전하 전송 장치가 어떻게 구동되는지를 설명한다. 펄스 전압(ΦH1)은 제 1 전송 전극 쌍(161 및 162)에 인가되고, 펄스 전압(ΦH2)은 제 2 전송 전극 쌍(171 및 172)에 전송되며, 펄스 전압(ΦH1a)은 제 3 전송 전극 쌍(181 및 182)에 인가되고, 펄스 전압(ΦH2a)은 제 4 전송 전극 쌍(191 및 192)에 인가되며, 펄스 전압(ΦR)은 리세트 입력 게이트 전극(9)에 인가되고, 펄스 전압(IG2)은 입력 게이트 전극(117)에 인가되고, 펄스 전압(ΦIG3)은 제 3 입력 게이트 전극(118)에 인가되며, 펄스 전압(ΦID)은 입력 n+ 확산 영역(114)에 인가된다. 도 16 에 도시하지 않았을지라도, 소정의 전압이 제 1 입력 게이트 전극(116)과, 출력 게이트 전극(8)과, 리세트 드레인(10)에 인가된다. 입력 n+ 부유 확산 영역(115)은 부유 상태에 있다. n+ 부유 확산 영역(11)에서의 전위의 요동은 OUT 으로 지시한다.
도 16 에서 명백한 바와 같이, 펄스 전압(ΦH1a 및 ΦH2a)은 펄스 전압(ΦH1 및 ΦH2)의 주파수보다 두 배가 더큰 주파수를 갖도록 설계된다.
입력 n+ 부유 확산 영역(115)으로부터 제 3 입력 게이트 전극(118)에 바이어스 전하를 입력하는 방법은, 펄스 전압(ΦH1)이 인가되는 전송 전극(61)이 제 3 입력 게이트 전극(118)과 대체된다면, 도 3 및 도 4 를 참조하여 설명한 제 1 실시예에서의 방법과 동일하다.
이하, 도 16 에 도시된 시간(T1, T2, T3, T4 및 T5)에서 도 15 의 선 2B-2B 에 따른 전하 전송 채널에서의 전위를 도시하는 도 17 을 참조하여 n+ 부유 확산 영역(11)을 리세팅하는 방법을 설명한다. 상기 도 17 에 도시된 부호는 도 15 에 도시된 전하 전송 장치의 소자를 지시하는 참조 부호를 나타낸다.
시간 T1 에서, 펄스 전압(ΦIG3 및 IG2)은 하이 레벨에 유지되므로, 바이어스 전하는 제 2 입력 게이트 전극(117) 아래에 위치된 영역을 통하여 전송되어, 제 3 입력 게이트 전극(118)의 아래에 위치된 영역으로 입력된다. 펄스 전압(ΦH2 및 ΦH1a)이 하이 레벨에 유지되므로, 신호 전하는 펄스 전압(ΦH2)이 인가되는 전송 전극(171)의 아래에 위치된 영역에 머문다. 이전의 사이클에서 전송된 신호 전하는, 출력 게이트 전극(8)에 인접하고 펄스 전압(ΦH1a)이 인가되는 전송 전극(181)의 아래에 위치된 영역에 머문다.
시간 T2 에서, 신호 전하는 제 3 입력 게이트 전극(118) 아래에 위치된 영역으로부터 전송 전극(191) 아래에 위치된 영역으로 전송되고, 동시에 이전의 사이클의 신호 전하는 n+ 부유 확산 영역(11)에 전송된다. 따라서, 신호 전하에 의해서 야기된, n+ 부유 확산 영역(11)에서의 전위 편차가 검출된다.
시간 T3 에서, 바이어스 전하는, 출력 게이트 전극(8)에 인접하고 펄스 전압(ΦH1a)이 인가되는 전송 전극(181) 아래에 위치된 영역으로 전송되며, 신호 전하는, 펄스 전압(ΦH2)이 인가되는 전송 전극으로부터 전송 전극(171)에 인접하며 펄스 전압(ΦH1a)이 인가되는 전송 전극(181)의 아래 영역으로 전송된다.
시간 T4 에서, 바이어스 전하는 n+ 부유 확산 영역(11)으로 전송되고, 신호 전하와 합산된다.
시간 T5 에서, 펄스 전압(ΦR)은 하이 레벨에 유지되고, 리세트 게이트 전극(9)에 인가된다. 결과로써, n+ 부유 확산 영역(11)은 리세트된다. 이때, 리세트 게이트 전극(9) 아래에 위치된 전하 전송 채널은, 리세트 드레인(10)에서의 전위보다 더 낮은 전위를 갖도록 설정된다.
제 4 실시예에 따라서, 시간 T3 에서 OUT을 검출함으로써 신호 전하만을 검출할 수 있다.
(제 5 실시예)
도 18a 및 18b 는 제 5 실시예에 따른 전하 전송 장치를 도시한다.
전하 전송 장치는, 제 1 전송 전극쌍(161 및 162)과, 제 2 전송 전극 쌍(171, 172 및 173)을 포함하는 전하 전송부(121)로 구성된다. 제 1 및 제 2 전송 전극쌍은 교대로 일렬로 배치된다. 전하 전송 장치는, 전하 전송부(121)의 최종단에 접속된 출력 게이트 전극(8)과, n+ 부유 확산 영역(11)과, n+ 부유 확산 영역의 전압을 증폭하는 증폭기(12)와, 제 2 리세트 게이트 전극(92)과, n+ 확산 영역으로 구성된 리세트 드레인(10)으로 추가로 구성된다. 리세트 게이트 전극(91, 92)과, 리세트 드레인(10), n+ 부유 확산 영역(11)은 서로 협력하여 전계 효과 트랜지스터(125)를 형성한다.
제 1 및 제 2 리세트 게이트 전극(91 및 92)은 서로 인접하게 배치된다. 제 1 및 제 2 리세트 게이트 전극 (91 및 92)은 서로 협력하여 n+ 부유 확산 영역(11)을 리세트한다.
전하 전송 장치는, 바이어스 전하 입력부(122)로 구성되고 이를 통하여 바이어스 전하는 전하 전송 장치에 전송된다. 바이어스 전하 입력부(122)는, 입력 n+ 확산 영역(114)과, 입력 n+ 부유 확산 영역(115)과, 제 1 입력 게이트 전극(116)과, 제 2 입력 게이트 전극(117)과, 제 3 입력 게이트 전극(118)으로 구성된다. 입력 n+확산 영역(114)과 입력 n+ 부유 확산 영역(115)은 모두 n형 웰(2)과 p형 실리콘 기판(1)에 형성된다. 제 1 입력 게이트 전극(116)은, 입력 n+ 확산 영역(114)과 입력 n+ 부유 확산 영역(115) 사이에 삽입된 n형 웰(2) 위의 이산화 실리콘막(5) 상에 형성되고, 제 2 입력 게이트 전극(117)은, n+ 부유 확산 영역(115)에 인접하여 위치된 n형 웰(2) 위의 이산화 실리콘막(5) 상에 형성되며, 제 3 입력 게이트 전극(118)은 이산화 실리콘막(5) 상에 제 2 입력 게이트 전극(117)에 인접하여 형성된다. 또한 p+ 채널 스토퍼(3)는 전하가 전송되는 활성 영역 주변에 형성된다.
신호 전하 입력부가 도시되지 않을지라도, 신호 전하는, 바이어스 전하 입력부(122)보다 전하 전송 장치의 입력 단부(도 18a 의 우측 단부)에 더 근접한 위치에서 신호 전하 입력부로부터 전하 전송 채널로 입력된다.
전하 전송 채널이 형성된 n형 웰(2)은, 펄스 전압(ΦH2)이 인가되는 전송 전극(173)에서 상방으로 분기한다. 바이어스 전하 입력부(122)는 n형 웰(2)의 분기점에 형성된다.
18b 를 참조하여, 제 1 및 제 2 전송 전극 쌍(161, 162, 171, 172 및 173)은, p 형 실리콘 기판(1)에 형성된 n 형 웰 영역(2)상에 형성되며 이산화 실리콘막(5)은 전송 전극(161, 162, 171, 172 및 173)과 n 형 웰 영역(2)사이에 삽입되어진다. 전하 전송 채널은 n형 웰(2)에 형성된다. n- 형 영역(4)은 전송 전극의 아래에 하나씩 걸러서 형성된다. 제 5 실시예에서, n- 형 영역(4)은 전송 전극(162 및 172)의 아래에 형성된다.
펄스 전압(ΦH1)은 제 1 전송 전극 쌍(161 및 162)에 인가되고, 펄스 전압(ΦH2)은 제 2 전송 전극 쌍(171, 172 및 173)에 인가된다. 펄스 전압(ΦH1 및 ΦH2)은 교대로 인가된다. 즉, 신호 전하는 두 위상 드라이브로 전송된다
본 실시예는, 두 개의 리세트 게이트 전극(91 및 92)이 n+ 부유 확산 영역(11)을 리세팅하는 특징이 있다. 제 1 리세트 게이트 전극(91)은 n+ 부유 확산 영역(11)에 인접하여 위치되고, 제 2 리세트 게이트 전극(92)은 리세트 드레인(10)에 인접하여 위치된다.
상기한 실시예에서, 리세트 게이트 전극에 인가되는 펄스 전압(ΦR)은, 도 19a 에 도시된 바와 같이 직사각형 파형을 갖는다. 본 실시예에서, 펄스 전압은 도 19b 에 도시된 바와 같이 제 1 및 제 2 리세트 게이트 전극(91 및 92) 중의 하나에 인가될 수도 있다. 도시된 펄스 전압은 직사각형 파형을 갖지 않지만, 단기간 하이 레벨을 가지며 평평한 하이 레벨을 가지지 않는 파형을 갖는다. 도 19b 에 도시된 바와 같이 펄스 전압이 제 1 및 제 2 리세트 게이트 전극(91 및 92)의 하나에 인가되지 않을지라도, n+ 부유 확산 영역(11)을 소정의 전위로 리세트할 수 있다.
예컨데, 상기한 실시예서와 같이 동일한 타이밍(timing)에서 펄스 전압(ΦR)이 제 1 및 제 2 리세트 게이트 전극(91 및 92)의 하나에 인가될 수도 있고, 일정한(constant) 전압이 다른 곳에 인가될 수도 있다. 이는 리세트 동작이, 펄스 전압(ΦR)이 하이 레벨에서 인가되는 제 1 및 제 2 리세트 게이트의 하나의 아래에 위치된 채널에서의 전위를 기초로 하여 수행되는 것이 아니라, 일정한 전압이 인가되는 다른 것의 아래에 위치된 채널에서의 전위를 기초로 하여 수행될 수 있게 한다. 따라서, n+ 부유 확산 영역(11)을 리세트할 수 있어서 n+ 부유 학산 영역(11)은 일정한 전압이 인가되는 리세트 게이트 전극의 아래에 위치된 채널에서의 전위에 근사한 전위를 갖는다. 따라서, 안정하 리세트 전위를 얻을 수 있다.
이하, 다양한 성분에서 전하 전송 채널내의 전위를 도시하는 도 20 을 참조하여, n+ 부유 확산 영역(11)을 리세팅하는 상기 방법을 설명한다. 상기 도 20 에 도시한 부호는 도 18a 및 18b에서 도시한 전하 전송 장치를 지시한다.
도 20a 는 펄스 전압(ΦR)이 제 2 리세트 게이트(92)에 인가되고, 일정한 전압이 제 1 리세트 게이트 전극(91)에 인가되는 경우에 도 18a 의 선 18B-18B를 따른 채널 전위를 도시한다. 도 20a 에서, 실선은, 펄스 전압(ΦR)이 하이 레벨일 때, 제 2 리세트 게이트 전극(92)의 아래에 위치된 채널에서의 전위를 지시하며, 반면에 점선은, 펄스 전압(ΦR)이 로우 레벨일 때 채널에서의 전위를 지시한다. 펄스 전압(ΦR)이 인가되는 타이밍은 도 3 에 도시된 타이밍과 같다.
도 19 에 도시된 바와 같이, 펄스 전압(ΦR)은 하이 레벨과 로우 레벨을 갖는다. 상기한 실시예와 유사하게, 펄스 전압(ΦR)이 하이 레벨일 때, 리세트 전극이 턴온 되고, n+ 부유 확산 영역(11)은 리세트되며, 펄스 전압(ΦR)이 로우 레벨일 때, 리세트 게이트 전극은 턴오프 되며, n+ 부유 확산 영역(11)은 리세트 되지 않는 방식으로 하이 레벨을 설계하는 것이 필요하다. 이 때문에, 제 2 리세트 게이트 전극(92) 아래에 위치된 채널에서의 전위는 펄스 전압(ΦR)이 하이 레벨일 때, 제 1 리세트 게이트 전극(91) 아래에 위치된 채널에서의 전위보다 더 높도록 설계된다.
도 20a 에서, 제 2 리세트 게이트 전극(92) 아래에 위치된 채널에서의 전위는 리세트 드레인(10)에서의 전압보다 더 낮게 설정된다. 리세트 드레인(10)에서의 전압은, 제 1 및 제 2 리세트 게이트 전극(91 및 92) 아래에 위치된 채널들에서의 전위들 사이의 중간으로 설정될 수도 있다는 것을 주목해야 한다.
이하, 상기 전압을 어떻게 설정하는가를 설명한다. 도 18a 및 18b 에 도시된 전하 전송 장치에서 제 1 및 제 2 리세트 게이트 전극(91 및 92)이 동일한 채널 치수와, 동일한 구조의 게이트 절연막과, 동일한 불순물 프로파일을 갖기 때문에, 공통 전압이 제 1 및 제 2 리세트 게이트 전극(91 및 92)에 인가되면, 전하 전송 장치의 제조시 편차에 관계없이, 제 1 및 제 2 리세트 게이트 전극(91 및 92) 아래에 위치된 채널은 동일한 전위를 갖는다. 즉, 프로세스의 격차에 의해 야기된 리세트 마진(margin)을 고려할 필요가 없다. 따라서, 제2의 리세트 게이트 전극(92)에 인가된 펄스 전압(ΦR)이, 제 1 리세트 게이트 전극(91)에 인가된 전압보다 더 높은 하이 레벨을 갖도록 설계하는 것이 필요하다.
도 20 에 도시한 바와 같이, 펄스 전압(ΦR)이 로우 레벨일 때, 제 2 리세트 게이트 전극(92) 아래에 위치된 채널에서의 전위는 n+ 부유 확산 영역(11)이 리세트되는 전위보다 더 낮다. n+ 부유 확산 영역(11)이 리세트되는 동안의 기간은, 제 2 리세트 게이트 전극 아래에 위치된 채널에서의 전위가 제 1 리세트 게이트 전극(91) 아래에 위치된 채널에서의 전위보다 높은 동안의 시간과 같다.
상기한 바와 같이, 전계 효과 트랜지스터(125)에 리세트 게이트 전극을 2 개 형성하여, 리세트 게이트 전극의 하나에 항상 일정한 전압을 인가함으로써, 다른 쪽에 직사각형 파가 아닌 전압(ΦR)이 인가되더라도, 바람직하게 동작할 수 있다.
다른 전압 설정 방법으로서, 제 2 리세트 게이트 전극(92) 아래에 위치된 채널에서의 전위가 제 1 리세트 게이트 전극(91) 아래에 위치된 전위보다 더 높도록, 제 1 및 제 2 리세트 게이트 전극(91 및 92) 아래에 위치된 채널은 다른 치수를 갖도록 설계 될 수도 있어서, 공통 전압이 제 1 및 제 2 리세트 게이트 전극(91 및 92)에 인가될 때, 제 2 리세트 게이트 전극(92)에 인가되는 펄스 전압(ΦR)에서의 하이 레벨을 제 1 리세트 게이트 전극(91)에 인가된 전압과 같게 한다. 동일한 목적으로, 제 1 및 제 2 리세트 게이트 전극(91 및 92)은 다른 구조를 갖는 절연막을 갖도록 설계 될 수도 있다. 다른 방법으로서, 제 1 및 제 2 리세트 게이트 전극(91 및 92)은 다른 불순물 프로파일을 갖는 채널을 갖도록 설계 될 수도 있다.
도 20b 에 도시된 바와 같이, 상기한 방법과는 반대로, 펄스 전압(ΦR)이 제 1 리세트 게이트 전극(91)에 인가될 수도 있고, 일정한 전압이 제 2 리세트 게이트 전극(92)에 인가될 수도 있다. 제 1 및 제 2 리세트 게이트 전극(91 및 92)에 인가되는 전압은 상기한 설명에서의 전압과 반대이다. 상기한 방법에서와 동일한 이점이 얻어질 수 있다.
(제 6 실시예)
도 21a 및 도 21b 는 제 6 실시예에 따른 전하 전송 장치를 도시한다.
도시된 전하 전송 장치는, 상기 제 5 실시예에 따른 전하 전송 장치의 구조와 거의 동일한 구조를 갖지만, 제 2 리세트 게이트 전극(94)이 제 1 리세트 게이트 전극(93)보다 더 큰 크기로 설계되고, 제 2 리세트 게이트 전극(94) 아래에 위치된 채널이 리세트 드레인(10)을 향하여 증가하는 폭을 갖도록 설계된다는 점에서 다르다. 본 실시예에 따른 전하 전송 장치는 제 5 실시예에 따른 전하 전송 장치와 동일한 방식으로 구동된다.
채널에서의 불순물 프로파일이 동일하다면, 작은 폭을 갖은 채널은 좁은 채널 효과에 기인하여 낮은 전위를 갖는다. 도 22a 는, 펄스 전압(ΦR)이 제 2 리세트 게이트 전극(94)에 인가되고, 일정한 전압이 제 1 리세트 게이트 전극(93)에 인가될 때 생성되는, 도 21a 의 선 21B-21B 를 따른 채널에서의 전위를 도시한다. 도 22a에서, 실선은, 펄스 전압(ΦR)이 하이 레벨일 때 생성되는, 제 2 리세트 게이트 전극(94) 아래에 위치된 채널에서의 전위를 지시하고, 점선은 펄스 전압(ΦR)이 로우 레벨일 때 생성되는 전위를 지시한다.
제 2 리세트 게이트 전극(94) 아래에 위치된 채널에서의 전위가 리세트 드레인(10)을 향하여 증가하므로, 제 2 리세트 게이트 전극(94) 아래에 있는 전하는, 펄스 전압(ΦR)이 하이 레벨에서 로우 레벨로 변하는 동안에 리세트 드레인(10)으로 모두 쓸어내어진다. 그러므로, 펄스 전압(ΦR)이 하이 레벨에서 로우 레벨로 변화하는 동안, 리세트 게이트 아래에 위치하는 채널로부터 n+ 부유 확산 영역(11)으로 들어가는 전하량의 요동에 의해 야기된 분배 노이즈를 억압할 수 있다.
도 22a에서, 하이 레벨 전위가 제 2 리세트 게이트 전극(94)에 인가될 때, 제 2 리세트 게이트 전극(94) 아래에 위치된 채널에서의 최소 전위가, 제 1 리세트 게이트 전극(93) 아래에 위치된 채널에서의 전위보다 더 높게 설정될 수도 있다.
도 21a 에 도시된 전하 전송 장치에서, 제 2 리세트 게이트 전극(94) 아래에 위치된 채널은 리세트 드레인(10)을 향하여 증가하는 폭을 갖도록 설계된다. 다른 방법으로서는, 채널에서의 전위가 제 1 리세트 게이트 전극(93)을 향하여 더 높아지도록, 제 2 리세트 게이트 전극(94) 아래에 위치된 채널은 리세트 드레인(10)을 향하여 증가하는 폭을 갖도록 설계 될 수도 있고, 이러한 경우에, 제 2 리세트 게이트 전극(94) 아래에 있는 전하는, 펄스 전압(ΦR)이 하이 레벨에서 로우 레벨로 변하는 동안에 n+ 부유 확산 영역(11)으로 모두 되돌려진다. 펄스 전압(ΦR)이 하이 레벨일때, 전위는 도 22b 에 도시된 실선과 같은 방식으로 설정되고, 반면에 펄스 전압(ΦR)이 로우 레벨이면, 전위는 도 22b 에 도시된 점선과 같은 방식으로 설정된다. 따라서, 펄스 전압(ΦR)이 하이 레벨에서 로우 레벨로 변하는 동안에 리세트 게이트 아래에 위치된 채널로부터 n+ 부유 확산 영역(11)에 들어가는 전하량에서의 편차에 의해 야기되는 분배(partition) 노이즈를 억제할 수 있다.
당업자는, 채널 구성과 인가되는 전압이 제 1 및 제 2 리세트 게이트 전극(93 및 94) 사이에서 전환될 수 있으면, 상기 분배 노이즈가 억제될 수 있다는 것을 쉽게 이해할 수 있다. 펄스 전압(ΦR)이 하이 레벨일때, 전위는 도 22c 또는 22d 에 도시한 실선과 같은 방식으로 설정되고, 펄스 전압(ΦR)이 로우 레벨일때, 전위는 도 22c 또는 22d 에 도시한 점선과 같은 방식으로 설정된다.
리세트 게이트 전극 아래에 위치된 채널에서의 전위는, 전하가 전송되는 방향에서의 게이트 전열막의 두께 및/또는 불순물 프로파일을 변화함으로써, 리세트 드레인(10)을 향하여 점차적으로 증가되거나 감소될 수 있다.
상기 실시예에서, 전자는 전하로서 전송된다. 그러나, n 형 불순물이 p 형 불순물로 대체된다면, 상기 실시예에서 전하로서 홀이 적용될 수도 있고, 전압은 반대 방향으로 전하 전송 장치에 인가된다는 것을 주목해야 한다.
또한, 바이어스 전하를 입력하는 방법은 전기한 것에 한정되지 안는다. 전기한 책 고체 상태 이미지 센서 와 전하 결합 장치를 사용한 고체 상태 이미징에 기재한 것과 같은 다른 방법을 사용할 수도 있다.
상기 실시예에서, 부유 확산 영역(11)은 짙게 도핑된 n 형 영역이다. 그러나, 부유 확산 영역(11)은 짙게 도핑된 n 형(n+)영역을 부분적으로 포함하는 n형 영역일수도 있으며, 이에 의해서 부유 확산 영역의 용량을 감소시킨다. 이것은 부유 확산 증폭기에도 적용될 수 있다.
본 발명에 따라서, n+ 부유 확산 영역이 리세트될 때 리세트 드레인에서의 전압보다 게이트 전극의 아래에 위치된 채널에서의 전위가 높지 않다면 n+ 부유 확산 영역을 소정의 전위로 리세트할 수 있다. 따라서, 리세트 게이트 전극에 인가되어지는 펄스 전압에 마진을 넣을 필요가 더 이상 없다. 장치의 생산량을 악화시키지 않고 전하 전송 장치를 구동하는 전압의 크기를 감소시킬 수 있다.

Claims (39)

  1. (a) 신호 전하를 전송하는 전하 전송 채널(2);
    (b) 상기 전하 전송 채널(2)로부터 전송된 전하를 그 안에 축적하는 부유 확산 영역(11);
    (c) 상기 부유 확산 영역(11)이 소정의 전위가 되도록 상기 부유 확산 영역(11)을 리세팅하는 전계 효과 트랜지스터(20, 125);
    (d) 바이어스 전하가 공급되며 상기 부유 확산 영역(11)과 전하 전송 채널(2) 증의 하나에 접속되는 바이어스 전하 입력부(19, 122, 124)로 구성되는 전하 전송 장치에 있어서,
    상기 전계 효과 트랜지스터(20, 125)는 제 1 리세트 게이트 전극(9, 91, 93)과 리세트 드레인(10)을 포함하며, 상기 제 1 리세트 게이트 전극(9, 91, 93) 아래에 위치된 상기 전하 전송 채널(2)은, 전송되어지는 전하가 전자인 경우에 상기 부유 확산 영역(11)이 리세트될 때, 상기 리세트 드레인(10)의 전위보다 더 낮은 전위를 받고, 전송되어지는 전하가 홀인 경우에 상기 부유 확산 영역(11)이 리세트될 때, 상기 리세트 드레인(10)의 전위보다 더 높은 전위를 받는 것을 특징으로 하는 전하 전송 장치.
  2. 제 1 항에 있어서,
    상기 전계 효과 트랜지스터(20, 125)는, 상기 전하가 전송되는 방향으로 상기 제 1 리세트 게이트 전극(91, 93)에 인접하여 위치된 제 2 리세트 게이트 전극(92, 94)을 추가로 포함하며, 상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)의 하나 이상의 아래에 위치된 상기 채널은 상기 전위를 받게 되는 것을 특징으로 하는 전하 전송 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 바이어스 전하 입력부(19)는 입력 불순물 확산 영역(14)과, 입력 불순물 부유 확산 영역(15)과, 제 1 입력 게이트 전극(16)과, 제 2 입력 게이트 전극(17)으로 구성되며,
    상기 입력 불순물 확산 영역(14) 및 상기 입력 불순물 부유 확산 영역(15) 모두는 상기 전하 전송 채널(2)에 접속되어 형성되며, 상기 제 1 입력 게이트 전극(16)은, 상기 입력 불순물 확산 영역(14)과 상기 입력 불순물 부유 확산 영역(15) 사이에 삽입된 기판의 일부 위에 형성되며, 상기 제 2 입력 게이트 전극(17)은 상기 입력 불순물 부유 확산 영역(15)에 인접하여 위치된 기판의 일부 상부에 형성되어지는 것을 특징으로 하는 전하 전송 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 전하 전송 장치는, 상기 부유 확산 영역(11)에 인접하여 위치된 출력 게이트 전극(8)을 포함하며, 상기 바이어스 전하 입력부(122)는, 상기 출력 게이트 전극(8) 부근에서 상기 전하 전송 채널에 접속되는 것을 특징으로 하는 전하 전송 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 바이어스 전하 입력부(122)는, 입력 불순물 확산 영역(114)과, 입력 불순물 부유 확산 영역(115)과, 제 1 입력 게이트 전극(116)과, 제 2 입력 게이트 전극(117)과, 제 3 입력 게이트(118)로 구성되며,
    상기 입력 불순물 확산 영역(114) 및 상기 입력 불순물 부유 확산 영역(115) 모두는 상기 전하 전송 채널(2)에 접속되어 형성되고, 상기 제 1 입력 게이트 전극(116)은 상기 입력 불순물 확산 영역(114)과 상기 입력 불순물 부유 확산 영역(115) 사이에 삽입된 기판의 일부 위에 형성되며, 상기 제 2 입력 게이트 전극(117)은 상기 입력 불순물 부유 확산 영역(115)에 인접하여 위치된 기판 일부의 위에 형성되며, 상기 제 3 입력 게이트 전극(118)은 상기 제 2 입력 게이트 전극(117)에 인접하여 형성되는 것을 특징으로 하는 전하 전송 장치.
  6. 제 5 항에 있어서,
    상기 전하 전송 채널(2)이 형성되는 웰 영역(2)은 분기되며, 상기 바이어스 전하 입력부(122, 124)는 상기 웰 영역(2)의 분기부에 형성되는 것을 특징으로 하는 전하 전송 장치.
  7. 제 6 항에 있어서,
    상기 전하 전송 장치는, 상기 전하 전송 채널(2)위에 일렬로 배치되는 다수의 전송 전극(61, 62, 71, 72; 161, 162, 171, 172, 173; 161, 162, 171, 172, 181, 182, 191, 192)을 포함하며, 상기 웰 영역(2)은 상기 열의 전송 전극(173, 191)에서 분기하는 것을 특징으로 하는 전하 전송 장치.
  8. 제 7 항에 있어서,
    상기 웰 영역이 분기하는 곳에 위치된 상기 전송 전극(173, 191)은 다른 전송 전극보다 더 크게 설계되는 것을 특징으로 하는 전하 전송 장치.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 바이어스 전하 입력부(124)는 상기 부유 확산 영역(11)에 접속되며, 상기 바이어스 전하 입력부(124)는 다수의 입력 불순물 확산 영역(114)과, 입력 불순물 부유 확산 영역(115)과, 제 1 입력 게이트 전극(116)과, 제 2 입력 게이트 전극(117)과, 제 3 입력 게이트 전극(118)과, 제 4 입력 게이트 전극(119)으로 구성되며,
    상기 입력 불순물 확산 영역(114)과 상기 입력 불순물 부유 확산 영역(115)은 모두 상기 전하 전송 채널(2)에 접속되어 형성되고, 상기 제 1 입력 게이트 전극(116)은 상기 입력 불순물 확산 영역(114)과 상기 입력 불순물 부유 확산 영역(115) 사이에 삽입된 기판 일부의 위에 형성되며, 상기 제 2 입력 게이트 전극(117)은 상기 입력 불순물 부유 확산 영역(115)에 인접하여 위치된 기판 일부의 위에 형성되고, 상기 제 3 입력 게이트 전극(118)은 상기 제 2 입력 게이트 전극(117)에 인접하여 형성되며, 상기 제 4 입력 게이트 전극(119)은 상기 제 3 입력 게이트 전극(118) 에 인접하여 형성되는 것을 특징으로 하는 전하 전송 장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 전하 전송 장치는, 상기 전하 전송 채널(2)위에 일렬로 배치된 다수의 전송 전극(161, 162, 171, 172, 181, 182, 191, 192)을 구비하며,
    제 1 펄스 전압(ΦH1)은 제 1 전송 전극 쌍(161, 162)에 인가되며, 제 2 펄스 전압(ΦH2)은 제 2 전송 전극 쌍(171, 172)에 인가되며, 상기 제 1 및 제 2 전송 전극 쌍(161, 162, 171, 172)은 일렬로 교대로 배치되며,
    제 3 펄스 전압(ΦH1a)은 제 3 전송 전극 쌍(181, 182)에 인가되며, 제 4 펄스 전압(ΦH2a)은 제 4 전송 전극 쌍(191, 192)에 전송되며, 상기 제 3 및 제 4 전송 전극쌍(181, 182, 191, 192)은 일렬로 교대로 배치되며,
    상기 제 1, 제 2, 제 3 및 제 4 전송 전극 쌍(161, 162, 171, 172, 181, 182, 191, 192)은 일렬로 배치되는 것을 특징으로 하는 전하 전송 장치.
  11. 제 10 항에 있어서,
    상기 제 3 펄스 전압(ΦH1a)은 상기 제 1 펄스 전압(ΦH1)의 주파수보다 두 배가 더 큰 주파수를 가지며, 상기 제 4 펄스 전압(ΦH2a)은 상기 제 3 펄스 전압ΦH2)의 주파수보다 두 배가 더 큰 주파수를 갖는 것을 특징으로 하는 전하 전송 장치.
  12. 제 10 항에 있어서,
    상기 바이어스 전하 입력부(122)는 입력 불순물 확산 영역(114)과, 입력 불순물 부유 확산 영역(115)과, 제 1 입력 게이트 전극(116)과, 제 2 입력 게이트 전극(117)과, 제 3 입력 게이트 전극(118)으로 구성되며,
    상기 입력 불순물 확산 영역(114)과 상기 입력 불순물 부유 확산 영역(115)은 모두다 상기 전하 전송 채널(2) 에 접속되게 형성되며, 상기 제 1 입력 게이트 전극(116)은, 상기 입력 불순물 확산 영역(114)과 상기 입력 불순물 부유 확산 영역(115) 사이에 삽입된 기판의 일부 위에 형성되며, 상기 제 2 입력 게이트 전극(117)은 상기 입력 불순물 부유 확산 영역(115)에 인접하여 위치된 기판의 일부 위에 형성되고, 상기 제 3 입력 게이트 전극(118)은 상기 제 2 입력 게이트 전극(117)에 인접하여 형성되는 것을 특징으로 하는 전하 전송 장치.
  13. 제 12 항에 있어서,
    상기 전하 전송 채널이 형성되는 웰 영역은 분기하고, 상기 바이어스 전하 입력부(122)는 상기 웰 영역(2)의 분기부에 형성되는 것을 특징으로 하는 전하 전송 장치.
  14. 제 13 항에 있어서,
    상기 웰 영역(2)이 분기되는 곳에 위치된 상기 전송 전극(173, 191)은 다른 전송 전극보다 더 크게 설계되는 것을 특징으로 하는 전하 전송 장치.
  15. 제 1 항 또는 제 2 항에 있어서,
    신호 전하는, 상기 바이어스 전하 입력부(122)의 상류에서 상기 전하 전송 채널에 입력되는 것을 특징으로 하는 전하 전송 장치.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 바이어스 전하는, 상기 바이어스 전하 입력부(122)를 통하여 상기 부유 확산 영역(11)과 상기 전하 전송 채널(2) 중의 하나에 입력되는 것을 특징으로 하는 전하 전송 장치.
  17. 제 1 항 또는 제 2 항에 있어서,
    상기 신호 전하와 상기 바이어스 전하의 합은 상기 부유 확산 영역(11)에 전송되는 것을 특징으로 하는 전하 전송 장치.
  18. 제 1 항 또는 제 2 항에 있어서,
    상기 신호 전하와 상기 바이어스 전하는 상기 부유 확산 영역(11)에 동시에 전송되는 것을 특징으로 하는 전하 전송 장치.
  19. 제 1 항 또는 제 2 항에 있어서,
    상기 신호 전하와 상기 바이어스 전하는 상기 부유 확산 영역(11)에 교대로 전송되는 것을 특징으로 하는 전하 전송 장치.
  20. 제 1 항 또는 제 2 항에 있어서,
    상기 바이어스 전하는, 상기 부유 확산 영역(11)의 전위를 40mV 이상으로 변화시키는데 충분한 크기를 갖는 것을 특징으로 하는 전하 전송 장치.
  21. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)은 그 아래에 위치된 동일한 채널 구조와, 게이트 절연막의 동일한 구조와, 동일한 불순물 프로파일을 가지는 것을 특징으로 하는 전하 전송 장치.
  22. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)의 아래에 위치된 채널은, 동일한 전압이 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)에 인가될 때 동일한 전위를 갖는 것을 특징으로 하는 전하 전송 장치.
  23. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92,94)의 아래에 위치된 채널중의 하나는, 전하가 전송되는 방향으로 기울기를 지닌 전위를 갖는 것을 특징으로 하는 전하 전송 장치.
  24. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)의 아래에 위치된 채널중의 하나는, 전하가 전송되는 방향으로 증가하거나 감소하는 폭을 갖도록 설계되는 것을 특징으로 하는 전하 전송 장치
  25. 제 2 항에 있어서,
    소정의 전압이 상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)중의 하나에 인가되고, 하이 레벨과 로우 레벨 사이에서 소정의 타이밍에서 전환된 전압이 다른 전극에 인가되는 것을 특징으로 하는 전하 전송 장치.
  26. 제 2 항에 있어서,
    상기 제 1 리세트 게이트 전극(91, 93)의 아래에 형성된 제 1 채널은, 상기 제 2 리세트 게이트 전극(92, 94)의 아래에 형성된 제 2 채널과 형상이 다른 것을 특징으로 하는 전하 전송 장치.
  27. 제 2 항에 있어서,
    상기 제 1 리세트 게이트 전극(91, 93)의 게이트 절연막은 상기 제 2 리세트 게이트 전극(92, 94)의 게이트 전극막과 구조가 다른 것을 특징으로 하는 전하 전송 장치.
  28. 제 2 항에 있어서,
    상기 제 1 리세트 게이트 전극(91, 93)의 아래의 불순물 프로파일은, 상기 제 2 리세트 게이트 전극(92, 94) 아래의 불순물 프로파일과 다른 것을 특징으로 하는 전하 전송 장치.
  29. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94) 중의 하나의 아래의 불순물 프로파일은 상기 전하가 전송되는 방향으로 변하게 설계되는 것을 특징으로 하는 전하 전송 장치.
  30. 제 2 항에 있어서,
    제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)중의 하나의 게이트 절연막은, 상기 전하가 전송되는 방향으로 증가하거나 감소하는 두께를 갖는 것을 특징으로 하는 전하 전송 장치.
  31. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)중의 하나의 아래에 위치된 상기 전하 전송 채널은, 동일한 전압이 상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)에 인가될 때, 다른 리세트 게이트 전극의 아래에 위치된 상기 전하 전송 채널과는 다른 전위를 갖는 것을 특징으로 하는 전하 전송 장치.
  32. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94) 중의 하나 이상의 아래에 위치된 전하 전송 채널은, 전송되는 전하가 전자인 경우에 상기 부유 확산 영역(11)이 리세트될 때, 상기 리세트 드레인(10)의 전위보다 더 낮은 전위를 갖도록 설계되고, 전송되는 전하가 홀인 경우에 상기 부유 확산 영역(11)이 리세트될 때, 상기 리세트 드레인(10)의 전위보다 더 높은 전위를 갖도록 설계되는 것을 특징으로 하는 전하 전송 장치.
  33. 제 2 항에 있어서,
    상기 리세트 드레인(10)의 전위는, 상기 부유 확산 영역(10)이 리세트될 때, 상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)의 아래에 위치된 상기 전하 전송 채널들의 전위 사이의 중간인 것을 특징으로 하는 전하 전송 장치.
  34. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94) 중의 하나에 인가되는 더 높은 레벨의 펄스 전압은, 전송되는 전하가 전자인 경우에, 다른 것에 인가되는 전압보다 더 높게 설정되며, 상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94) 중의 하나에 인가되는 낮은 레벨의 펄스 전압은 전송되는 전하가 홀인 경우에, 다른 전극에 인가되는 전압보다 더 낮게 설정되는 것을 특징으로 하는 전하 전송 장치.
  35. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)의 아래에 위치된 채널들은, 동일한 전압이 상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)에 인가될 때 상기 채널에서의 전압이 서로 다르도록 하기 위해서, 서로 다른 치수를 갖도록 설계되는 것을 특징으로 하는 전하 전송 장치.
  36. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94) 아래에 위치된 절연막은, 동일한 전압이 상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)에 인가될 때 상기 채널에서의 전압이 서로 다르도록 하기 위해서, 서로 다른 구조를 갖도록 설계되는 것을 특징으로 하는 전하 전송 장치.
  37. 제 2 항에 있어서,
    상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)의 아래에 위치된 불순물 프로파일은, 동일한 전압이 상기 제 1 및 제 2 리세트 게이트 전극(91, 93; 92, 94)에 인가될 때 상기 채널에서의 전압이 서로 다르도록 하기 위해서, 서로 다르게 설계되는 것을 특징으로 하는 전하 전송 장치.
  38. (a) 상기 신호 전하 및 바이어스 전하의 합을 상기 부유 확산 영역(11)에 전송하는 단계;
    (b) 상기 신호 전하와 바이어스 전하를 상기 부유 확산 영역(11)에 교대로 전송하는 단계;
    (C) 상기 전하 전송 장치에, 상기 부유 확산 영역(11)의 전위를 40 mV 이상으로 변화시키는데 충분한 바이어스 전하를 인가하는 단계로 구성되는 것을 특징으로 하는, 전항들중 어느 한 항에 따른 전하 전송 장치 구동 방법.
  39. 제 38 항에 있어서,
    상기 신호 전하 및 바이어스 전하를 상기 부유 확산 영역(11)에 동시에 전송하는 단계를 더 포함하는 것을 특징으로 하는 전하 전송 장치 구동 방법.
KR1019980019112A 1997-05-26 1998-05-26 전하 전송 장치 및 그 구동 방법 KR100272475B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-135457 1997-05-26
JP9135457A JP3028074B2 (ja) 1997-05-26 1997-05-26 電荷転送素子とその駆動方法

Publications (2)

Publication Number Publication Date
KR19980087383A true KR19980087383A (ko) 1998-12-05
KR100272475B1 KR100272475B1 (ko) 2000-11-15

Family

ID=15152168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019112A KR100272475B1 (ko) 1997-05-26 1998-05-26 전하 전송 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US6157053A (ko)
JP (1) JP3028074B2 (ko)
KR (1) KR100272475B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180123576A (ko) * 2016-04-06 2018-11-16 케이엘에이-텐코 코포레이션 이중 열 병렬 ccd 센서 및 센서를 사용하는 검사 시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150685A (ja) * 1997-11-14 1999-06-02 Sony Corp 固体撮像装置およびその駆動方法、並びにカメラ
US6995795B1 (en) * 2000-09-12 2006-02-07 Eastman Kodak Company Method for reducing dark current
JP3711072B2 (ja) * 2001-12-27 2005-10-26 富士写真フイルム株式会社 撮像装置
US7675093B2 (en) 2006-11-28 2010-03-09 Micron Technology, Inc. Antiblooming imaging apparatus, system, and methods
JP2009130015A (ja) * 2007-11-21 2009-06-11 Sanyo Electric Co Ltd 撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55145369A (en) * 1979-04-27 1980-11-12 Nec Corp Charge regenerater for charge coupled element and driving method of the same
FR2474257A1 (fr) * 1979-12-27 1981-07-24 Thomson Csf Generateur de tension codee a transfert de charges, codeur et decodeur analogique-numerique comportant un tel generateur
JPS60235590A (ja) * 1984-05-08 1985-11-22 Hitachi Ltd 固体撮像素子の駆動方法および駆動回路
JPH04345036A (ja) * 1991-05-22 1992-12-01 Mitsubishi Electric Corp 電荷結合素子及びその駆動方法
US5453783A (en) * 1992-09-02 1995-09-26 Martin Marietta Corporation General absolute value circuit
JP2888508B2 (ja) * 1992-10-30 1999-05-10 シャープ株式会社 固体撮像素子
JP2875132B2 (ja) * 1993-02-25 1999-03-24 シャープ株式会社 電荷転送装置
KR960002100B1 (ko) * 1993-03-27 1996-02-10 삼성전자주식회사 전하결합소자형 이미지센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180123576A (ko) * 2016-04-06 2018-11-16 케이엘에이-텐코 코포레이션 이중 열 병렬 ccd 센서 및 센서를 사용하는 검사 시스템

Also Published As

Publication number Publication date
US6157053A (en) 2000-12-05
JPH10326889A (ja) 1998-12-08
KR100272475B1 (ko) 2000-11-15
JP3028074B2 (ja) 2000-04-04

Similar Documents

Publication Publication Date Title
JP3412390B2 (ja) 光電変換装置
JPH08293591A (ja) 光電変換素子及び光電変換装置
KR960006100A (ko) 미스(mis)소자 및 이것을 사용한 아날로그미스페트(misfet), 임계치전압의 보정방법, 채널포텐셜 조정방법, 바이어스회로, 전하전송장치, 고체촬상장치, 전하검출장치
EP0495500B1 (en) Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification
KR100272475B1 (ko) 전하 전송 장치 및 그 구동 방법
JPS6233751B2 (ko)
US5892251A (en) Apparatus for transferring electric charges
US7184083B2 (en) Solid state image pickup apparatus of low power consumption and its driving method
US7088393B1 (en) Output-compensated buffers with source-follower input structure, methods of operating same, and image capture devices using same
WO2006049102A1 (ja) 固体撮像装置
US20160126274A1 (en) Image pickup apparatus
JP4195150B2 (ja) 改善された利得を有するソースフォロア回路及びそれを利用した固体撮像装置の出力回路
US4680476A (en) Photosensitive row transfer device provided with negative feedback amplifiers
US7471325B2 (en) Scanning switch transistor for solid-state imaging device
US5252868A (en) CMOS amplifier circuit and CCD delay line with CMOS amplifier
US5087843A (en) Input circuit for ccd delay line
US4360745A (en) Depletion capacitance compensator
US6169430B1 (en) CMOS imager column buffer gain compensation circuit
JP2586307B2 (ja) 電荷転送装置
JP4207268B2 (ja) 電荷検出装置並びにこれを搭載した電荷転送装置および固体撮像装置
JP3101423B2 (ja) インピーダンス変換回路
JP2723054B2 (ja) 電荷転送素子
KR100269620B1 (ko) 전하전송용 출력게이트
JPH02303135A (ja) 電荷結合素子
KR810001711B1 (ko) 선형 전하 결합소자의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee