JPH02303135A - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JPH02303135A JPH02303135A JP12467489A JP12467489A JPH02303135A JP H02303135 A JPH02303135 A JP H02303135A JP 12467489 A JP12467489 A JP 12467489A JP 12467489 A JP12467489 A JP 12467489A JP H02303135 A JPH02303135 A JP H02303135A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- potential
- transfer
- region
- transfer channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005036 potential barrier Methods 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 abstract description 25
- 230000000694 effects Effects 0.000 abstract description 10
- 230000004044 response Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は電荷結合素子に関し、特に信号出力回路部に
おける信号電荷の転送効率を改善したものである。
おける信号電荷の転送効率を改善したものである。
[従来の技術]
電荷転送素子(CTD)として代表的なチャージ・カッ
プルド・ディバイス(CCD)は、周知のようにMO3
構造の半導体基板表面側に形成された空乏化領域(空乏
層)に信号電荷が注入され、半導体基板表面に薄い絶縁
膜を介して被着形成された電極に印加されるクロックの
電圧を順次周期的に変化させて、この空乏化領域の電位
を周期的に変化きせることによって、注入された信号電
荷を転送するように構成されている。
プルド・ディバイス(CCD)は、周知のようにMO3
構造の半導体基板表面側に形成された空乏化領域(空乏
層)に信号電荷が注入され、半導体基板表面に薄い絶縁
膜を介して被着形成された電極に印加されるクロックの
電圧を順次周期的に変化させて、この空乏化領域の電位
を周期的に変化きせることによって、注入された信号電
荷を転送するように構成されている。
そして、CCDに形成される転送チャネルは、一般に信
号電荷と逆符合の不純物か高濃度に注入されたチャネル
ストップ領域(不活性領域)を形成することによって、
転送チャネルの幅を規制している。チャネルストップ領
域は半導体基板と導通状態となるように構成されており
、このチャネルストップ領域は通常、基準電位、通常は
接地電位(GND) となされている。
号電荷と逆符合の不純物か高濃度に注入されたチャネル
ストップ領域(不活性領域)を形成することによって、
転送チャネルの幅を規制している。チャネルストップ領
域は半導体基板と導通状態となるように構成されており
、このチャネルストップ領域は通常、基準電位、通常は
接地電位(GND) となされている。
ざて、このような構造のCCDにおいて、その信号出力
部近傍の転送チャネルは、第8[mAのように構成され
ている場合が多い。
部近傍の転送チャネルは、第8[mAのように構成され
ている場合が多い。
同図において、1は転送チャネル(活性領域)で、転送
チャネル1の外側はチャネルストップ領域(1点鎖線領
域)2となされている。3は下側電極、4は上側電極で
ある。5はドレイン領域で、信号電荷の検出部として機
能し、信号電荷が電圧に変換されて取り出される。6は
バッファアンプである。
チャネル1の外側はチャネルストップ領域(1点鎖線領
域)2となされている。3は下側電極、4は上側電極で
ある。5はドレイン領域で、信号電荷の検出部として機
能し、信号電荷が電圧に変換されて取り出される。6は
バッファアンプである。
転送チャネル1の領域は転送方向に対して狭(なされて
いるが、これは検出部5での容量をできるだけ小ざくし
て、電荷・電圧の変換効率を上げるためである。すなわ
ち、検出部5での信号電荷量をΔQ1検出容量をC1出
力される信号電圧をΔVとしたとき、信号電圧ΔVは、 八V=ΔQ/C で表わされるから、検出容量Cをできるだけ小きくした
方が、変換効率を高めることができる。そのため、図の
ように検出部5での転送チャネル幅を狭くしている。
いるが、これは検出部5での容量をできるだけ小ざくし
て、電荷・電圧の変換効率を上げるためである。すなわ
ち、検出部5での信号電荷量をΔQ1検出容量をC1出
力される信号電圧をΔVとしたとき、信号電圧ΔVは、 八V=ΔQ/C で表わされるから、検出容量Cをできるだけ小きくした
方が、変換効率を高めることができる。そのため、図の
ように検出部5での転送チャネル幅を狭くしている。
[発明が解決しようとする課題]
上述したように、チャネルストップ領域2は半導体基板
と導通状態にあり、基準電位に固定されているため、転
送チャネルの輻方向におけるポテンシャル分布は、第8
図Bに示すように、その両端が接地電位に固定された井
戸型となる。
と導通状態にあり、基準電位に固定されているため、転
送チャネルの輻方向におけるポテンシャル分布は、第8
図Bに示すように、その両端が接地電位に固定された井
戸型となる。
このポテンシャルは信号電荷に対するものであり、電子
を信号とする場合には、ポテンシャルの方向は負電圧方
向になる。
を信号とする場合には、ポテンシャルの方向は負電圧方
向になる。
同図Bは、同図AのI−I線上〜III −III線上
における断面のポテンシャル分布状態を示すもので、夫
々の電極3.4に印加される電圧は同一であるものとす
る。
における断面のポテンシャル分布状態を示すもので、夫
々の電極3.4に印加される電圧は同一であるものとす
る。
転送チャネル1の幅がWlからW3へと狭くなるにつれ
て、チャネル中央付近のポテンシャル井戸は次第にΔφ
1、Δφ2と浅くなる。
て、チャネル中央付近のポテンシャル井戸は次第にΔφ
1、Δφ2と浅くなる。
このようにポテンシャル井戸が次第に浅くなるのは、転
送チャネル1の幅方向における両端が接地電位に固定さ
れているために、中央付近のポテンシャル井戸が、狭チ
ャネル効果によって幅方向に引っ張られるためで、幅方
向に引っ張られる程度は転送チャネル1のチャネル幅が
狭い程大きくなる。
送チャネル1の幅方向における両端が接地電位に固定さ
れているために、中央付近のポテンシャル井戸が、狭チ
ャネル効果によって幅方向に引っ張られるためで、幅方
向に引っ張られる程度は転送チャネル1のチャネル幅が
狭い程大きくなる。
ポテンシャル井戸の深ざが転送チャネル1のチャネル幅
によって変わると、これによって転送方向に対しポテン
シャルの障壁が形成され、信号電荷の転送不良、これに
伴なう出力信号の周波数応答やS/Nの劣化を惹起する
。
によって変わると、これによって転送方向に対しポテン
シャルの障壁が形成され、信号電荷の転送不良、これに
伴なう出力信号の周波数応答やS/Nの劣化を惹起する
。
そこで、この発明はこのような課題を解決したもので、
ポテンシャル障壁を無くして転送効率を改善した転送チ
ャネル構造を提案するものである。
ポテンシャル障壁を無くして転送効率を改善した転送チ
ャネル構造を提案するものである。
[課題を解決するための手段]
上述の課題を解決するため、この発明においては、信号
出力部付近における転送チャネル幅が、信号電荷の転送
方向に対して次第に幅狭となるようになされた電荷結合
素子において、 転送チャネル幅を規定する電位障壁領域の少なくとも何
れか一方の電位障壁領域の電位が、上記転送方向に対し
て次第に深くなるようになきれなことを特徴とするもの
である。
出力部付近における転送チャネル幅が、信号電荷の転送
方向に対して次第に幅狭となるようになされた電荷結合
素子において、 転送チャネル幅を規定する電位障壁領域の少なくとも何
れか一方の電位障壁領域の電位が、上記転送方向に対し
て次第に深くなるようになきれなことを特徴とするもの
である。
電位障壁領域の電位を深くする手段としては、電位障壁
領域自体の幅をコントロールする他に、電位障壁領域自
体の幅を狭チャネル効果が現われる程度に狭く形成する
と共に、この電位障壁領域を挟んで転送チャネルの反対
側に擬(ロ転送チャネル領域を設け、この擬似転送チャ
ネル領域自体のチャネル幅を転送方向に向かって次第に
拡張するように構成してもよい。
領域自体の幅をコントロールする他に、電位障壁領域自
体の幅を狭チャネル効果が現われる程度に狭く形成する
と共に、この電位障壁領域を挟んで転送チャネルの反対
側に擬(ロ転送チャネル領域を設け、この擬似転送チャ
ネル領域自体のチャネル幅を転送方向に向かって次第に
拡張するように構成してもよい。
[作 用1
電位障壁領域自体の幅を信号電荷の転送方向に向かって
次第に拡げれば、電位障壁領域の電位が転送方向に対し
て次第に深くなる。
次第に拡げれば、電位障壁領域の電位が転送方向に対し
て次第に深くなる。
この電位の深化によって、転送チャネルの狭チャネル効
果が打ち清きれるから、転送方向に対するポテンシャル
の障壁が発生しない。
果が打ち清きれるから、転送方向に対するポテンシャル
の障壁が発生しない。
[実 施 例]
以下、この発明に係る電荷結合素子の一例を、第1図以
下を参照して詳細に説明する。
下を参照して詳細に説明する。
この発明は、転送方向に対して転送チャネルのチャネル
幅がそれ以前の転送チャネルのチャネル幅より狭くなる
ような構造のCCDを対象とする。
幅がそれ以前の転送チャネルのチャネル幅より狭くなる
ような構造のCCDを対象とする。
そして、第3図に示すように、転送チャネルのチャネル
幅が狭くなり始めた転送チャネルの両側若しくは片側の
電位障壁領域の電位を、転送チャネル1のチャネル幅が
WlからW3へと狭くなるにつれ、Δv1、△v2と転
送方向に向かって次第に深くしていく。そうすると、転
送チャネル1自体に狭チャネル効果が作用しても、この
作用を打ち消す1=けの電位か転送チャネルの両側若し
くは片側から作用するため、中央付近のポテンシャル井
戸の転送方向における深ざは転送チャネル1のチャネル
幅の変化に拘らずほぼ一定となる。
幅が狭くなり始めた転送チャネルの両側若しくは片側の
電位障壁領域の電位を、転送チャネル1のチャネル幅が
WlからW3へと狭くなるにつれ、Δv1、△v2と転
送方向に向かって次第に深くしていく。そうすると、転
送チャネル1自体に狭チャネル効果が作用しても、この
作用を打ち消す1=けの電位か転送チャネルの両側若し
くは片側から作用するため、中央付近のポテンシャル井
戸の転送方向における深ざは転送チャネル1のチャネル
幅の変化に拘らずほぼ一定となる。
転送チャネルの片側の電位障壁領域の電位のみを、転送
チャネル1のチャネル幅がWlからW3へと狭くなるに
つれ、Δ■1、Δ■2と転送方向に向かって次第に深く
しても、その作用はほぼ同様である。
チャネル1のチャネル幅がWlからW3へと狭くなるに
つれ、Δ■1、Δ■2と転送方向に向かって次第に深く
しても、その作用はほぼ同様である。
第1図はこのようなポテンシャル関係を具現するための
具体例の一つである。
具体例の一つである。
同図において、転送チャネル1は次第に狭められて信号
電荷の検出部(クロスハツチングの領域)5に連結され
ている。3,4は転送電極である。
電荷の検出部(クロスハツチングの領域)5に連結され
ている。3,4は転送電極である。
本例では転送チャネル1本来のチャネル幅Tの両側にチ
ャネルストップ領域(1点鎖線領域)2が形成されると
共に、幅狭に形成された転送チャネル1の両側に、チャ
ネル幅Tと同じになるようにバリア領域(図ではハツチ
ング領域として図示)20が形成される。したがって、
バリア領域20は転送方向に対して次第に幅広に形成さ
れていることになる。
ャネルストップ領域(1点鎖線領域)2が形成されると
共に、幅狭に形成された転送チャネル1の両側に、チャ
ネル幅Tと同じになるようにバリア領域(図ではハツチ
ング領域として図示)20が形成される。したがって、
バリア領域20は転送方向に対して次第に幅広に形成さ
れていることになる。
バリア領域20によって転送チャネル1の実質的なチャ
ネル幅が規制される。バリア領域20は転送チャネル1
に対して一定の電位差か付与されている。電位差は後述
するように半導体基板内のポテンシャル構造より得てい
る。
ネル幅が規制される。バリア領域20は転送チャネル1
に対して一定の電位差か付与されている。電位差は後述
するように半導体基板内のポテンシャル構造より得てい
る。
第2図は第1図AのII −11線上の断面図である。
なお、本図を含め以下の説明では信号電荷か電子の場合
及び埋込みチャネルti造の場合について述べる。
及び埋込みチャネルti造の場合について述べる。
その場合には、図のようにP型半導体基板11に対して
その表面側に、チャネル幅Tの領域にわたり所定の濃度
をもってドープされtこ8層12によって転送チャネル
1か形成される。8層12の両側には夫々P+層13が
形成され、これがチャネルストップ領域2として機能す
る。
その表面側に、チャネル幅Tの領域にわたり所定の濃度
をもってドープされtこ8層12によって転送チャネル
1か形成される。8層12の両側には夫々P+層13が
形成され、これがチャネルストップ領域2として機能す
る。
8層12の表面には所定の領域内にP型不純物16が所
定量ドープされて、これがバリア領域20として使用さ
れる。P型不純物16をドープすることによって、この
領域20が信号電荷に対するバリアとして作用する。
定量ドープされて、これがバリア領域20として使用さ
れる。P型不純物16をドープすることによって、この
領域20が信号電荷に対するバリアとして作用する。
半導体基板11の表面は5i02などの絶縁層14を介
して転送電極4が被着形成されている。
して転送電極4が被着形成されている。
ざて、このようにバリア領域20を形成した場合、バリ
ア領域20によって形成される電位障壁部の電位は、検
出部5に向かって次第に深くなる。
ア領域20によって形成される電位障壁部の電位は、検
出部5に向かって次第に深くなる。
そして、転送方向に対してチャネル幅が狭くなるように
形成された転送チャネル1とは逆に、転送方向に向かっ
てバリア領域20が幅広に形成されているため、バリア
領域20内では狭チャネル効果が転送チャネル1の領域
内とは逆に働く。
形成された転送チャネル1とは逆に、転送方向に向かっ
てバリア領域20が幅広に形成されているため、バリア
領域20内では狭チャネル効果が転送チャネル1の領域
内とは逆に働く。
そのため、狭チャネル化された転送チャネル1でのポテ
ンシャルの分布は第1図Bのようになる。
ンシャルの分布は第1図Bのようになる。
同図Bの曲線Iは同図AのI−1線上断面のポテンシャ
ル分布であり、曲線1■ばII −11線上断面のポテ
ンシャル分布である。
ル分布であり、曲線1■ばII −11線上断面のポテ
ンシャル分布である。
同図Bからも明らかなように、中央付近のボテンシャル
分布が一様になって、検出部5に向かって生ずるポテン
シャルの障壁かなくなる。
分布が一様になって、検出部5に向かって生ずるポテン
シャルの障壁かなくなる。
第4図以下はこの発明の他の実施例を示すものである。
第2図はバリア領域も埋込みチャネル型のCCDの場合
であったか、第4図はバリア領域を表面チャネル型CC
Dとした例である。
であったか、第4図はバリア領域を表面チャネル型CC
Dとした例である。
その場合には、第1図II −11線上断面図は第4図
のようになる。8層17によって転送チャネル1が形成
され、この8層17と21層13との間がバリア領域2
0となる。8層17とP”i13との間の半導体基板1
1の表面側は何もトープされない表面チャネル構造であ
る。
のようになる。8層17によって転送チャネル1が形成
され、この8層17と21層13との間がバリア領域2
0となる。8層17とP”i13との間の半導体基板1
1の表面側は何もトープされない表面チャネル構造であ
る。
このようなCCDにおいても、8層17の領域を転送方
向に向かって幅狭にすれば、上述したと同様な作用とな
る。
向に向かって幅狭にすれば、上述したと同様な作用とな
る。
第5Zに示す実施例は、バリア領域20と擬似転送チャ
ネル21とによって、電位障壁領域における電位をコン
トロールするようにしたものである。
ネル21とによって、電位障壁領域における電位をコン
トロールするようにしたものである。
同図Aに示すように、転送チャネル1に隣接してこれと
平行に、所定の幅をもってバリア領域20が形成される
と共に、バリア領域20の外側でチャネル幅Tを越えな
いように転送チャネル1とは反対側に擬似転送チャネル
21の領域が形成される。
平行に、所定の幅をもってバリア領域20が形成される
と共に、バリア領域20の外側でチャネル幅Tを越えな
いように転送チャネル1とは反対側に擬似転送チャネル
21の領域が形成される。
擬似転送チャネル21は転送チャネル1と同一ないしこ
れに近い電位を形成するためで、擬似転送チャネル21
の出力端側には夫々ドレイン領域として形成された排出
ドレイン22が設けられる。
れに近い電位を形成するためで、擬似転送チャネル21
の出力端側には夫々ドレイン領域として形成された排出
ドレイン22が設けられる。
夫々の排出ドレイン22には端子23より所定の直流電
圧VDが印加され、擬似転送チャネル21内の電荷が排
出きれる。
圧VDが印加され、擬似転送チャネル21内の電荷が排
出きれる。
第6図は第5図へのII −II綿線上断面図で、本例
ではバリア領域も埋込みチャネル型のCCDの場合を示
す。バリア領域20にはP型不純物16がドープされて
いる。
ではバリア領域も埋込みチャネル型のCCDの場合を示
す。バリア領域20にはP型不純物16がドープされて
いる。
図の例では、擬似転送チャネル21と転送チャネル1と
は同電位となっている。
は同電位となっている。
第5図のように本例では、バリア領域2oに挟まれた転
送チャネル1のチャネル幅が次第に狭められると共に、
バリア領域20自身の幅は一定のまま擬似転送チャネル
21のチャネル幅が転送方向に対して次第に拡げられる
ような構成となっている。
送チャネル1のチャネル幅が次第に狭められると共に、
バリア領域20自身の幅は一定のまま擬似転送チャネル
21のチャネル幅が転送方向に対して次第に拡げられる
ような構成となっている。
このように構成すると、バリア領域20と擬似転送チャ
ネル21との共働で、電位障壁領域の電位がコントロー
ルされる。すなわち、擬似転送チャネル21内では、内
部に形成きれた転送チャネル1とは狭チャネル効果が逆
に作用して狭いバリア領域の電位を転送方向に対して次
第に引下る。そのため、この引下られた分だけ中央付近
のポテンシャル井戸が深められるから、第5図Bに示す
ように中央付近での転送方向におけるポテンシャル分布
が一様になる。
ネル21との共働で、電位障壁領域の電位がコントロー
ルされる。すなわち、擬似転送チャネル21内では、内
部に形成きれた転送チャネル1とは狭チャネル効果が逆
に作用して狭いバリア領域の電位を転送方向に対して次
第に引下る。そのため、この引下られた分だけ中央付近
のポテンシャル井戸が深められるから、第5図Bに示す
ように中央付近での転送方向におけるポテンシャル分布
が一様になる。
第7図Aは、第5図Aの構成に対してバリア領域20の
み、その幅を転送方向に対して狭くなるようにした場合
である。
み、その幅を転送方向に対して狭くなるようにした場合
である。
こうすると、バリア領域20のバリアの高さ自身が転送
方向に対して次第に狭められる。その結果、ポテンシャ
ルの分布は第7図Bのように、特に転送チャネル1の中
央付近では強力に一様化ないしは転送方向にむしろ深化
されるようになる。
方向に対して次第に狭められる。その結果、ポテンシャ
ルの分布は第7図Bのように、特に転送チャネル1の中
央付近では強力に一様化ないしは転送方向にむしろ深化
されるようになる。
第7図Bでは検出部5側がむしろ深化した場合を例示し
ている。
ている。
第6図及び第7図においても、バリア領域を表面チャネ
ルとした場合に適用することができる。
ルとした場合に適用することができる。
なお以上の説明では、信号電荷が電子の場合及び埋込み
チャネル構造の場合について述べたが、本発明ではこれ
らに限定されるものではなり、信号電荷が正孔の場合、
あるいは表面チャネル構造の場合でも同様に議論するこ
とが可能である。
チャネル構造の場合について述べたが、本発明ではこれ
らに限定されるものではなり、信号電荷が正孔の場合、
あるいは表面チャネル構造の場合でも同様に議論するこ
とが可能である。
[発明の効果]
以上説明したように、この発明によれば、転送チャネル
幅を規定する電位障壁領域の少なくとも何れか一方の電
位障壁領域の電位が、転送方向に対して次第に深くなる
ようにしたものである。
幅を規定する電位障壁領域の少なくとも何れか一方の電
位障壁領域の電位が、転送方向に対して次第に深くなる
ようにしたものである。
これによれば、転送チャネルの中央付近でのポテンシャ
ル障壁が完全になくなるがら、転送された信号電荷の殆
どを信号検出部によって電圧に変換して取り出すことが
できる。したがって、電荷転送が円滑となり、出力信号
の周波数応答やS/Nを従来よりも大幅に改善できる特
徴を有する。
ル障壁が完全になくなるがら、転送された信号電荷の殆
どを信号検出部によって電圧に変換して取り出すことが
できる。したがって、電荷転送が円滑となり、出力信号
の周波数応答やS/Nを従来よりも大幅に改善できる特
徴を有する。
第1図Aはこの発明に係る電荷結合素子転送チャネルの
一例を示す構成図、同図Bはそのポテンシャル分布図、
第2図は第1(3)AのII −II線上断面図、第3
図は゛電位障壁領域の電位コントロール状態を示す図、
第4図は第2図と同様な断面図、第5区及び第7図は夫
々第1図と同様な断面図とポテンシャル分布図、第6図
は第5図Aの断面図、第8図は従来例を示す第1図と同
様な断面図とポテンシャル分布図である。 1・・・転送チャネル 3.4・・・転送電極 5・・・信号検出部 11・・・半導体基板 12.17・・・N層 13・・・P+層 16・・・P型不純物 20・・・バリア領域 21・・・擬似転送チャネル 22・・・j非出ドレイン 特許出願人 シャープ 株式会社 第1図 第3図 II−It m五74a #7 第2図 ト■、積上辱ゑ2 第4図 第5図 第7区 第8図
一例を示す構成図、同図Bはそのポテンシャル分布図、
第2図は第1(3)AのII −II線上断面図、第3
図は゛電位障壁領域の電位コントロール状態を示す図、
第4図は第2図と同様な断面図、第5区及び第7図は夫
々第1図と同様な断面図とポテンシャル分布図、第6図
は第5図Aの断面図、第8図は従来例を示す第1図と同
様な断面図とポテンシャル分布図である。 1・・・転送チャネル 3.4・・・転送電極 5・・・信号検出部 11・・・半導体基板 12.17・・・N層 13・・・P+層 16・・・P型不純物 20・・・バリア領域 21・・・擬似転送チャネル 22・・・j非出ドレイン 特許出願人 シャープ 株式会社 第1図 第3図 II−It m五74a #7 第2図 ト■、積上辱ゑ2 第4図 第5図 第7区 第8図
Claims (1)
- (1)信号出力部付近における転送チャネル幅が、信号
電荷の転送方向に対して次第に幅狭となるようになされ
た電荷結合素子において、 転送チャネル幅を規定する電位障壁領域の少なくとも何
れか一方の電位障壁領域の電位が、上記転送方向に対し
て次第に深くなるようになされたことを特徴とする電荷
結合素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1124674A JPH0728032B2 (ja) | 1989-05-18 | 1989-05-18 | 電荷結合素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1124674A JPH0728032B2 (ja) | 1989-05-18 | 1989-05-18 | 電荷結合素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02303135A true JPH02303135A (ja) | 1990-12-17 |
JPH0728032B2 JPH0728032B2 (ja) | 1995-03-29 |
Family
ID=14891257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1124674A Expired - Fee Related JPH0728032B2 (ja) | 1989-05-18 | 1989-05-18 | 電荷結合素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0728032B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5309005A (en) * | 1992-02-06 | 1994-05-03 | Sharp Kabushiki Kaisha | Charge transfer device having a bent transfer channel |
US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
US6091092A (en) * | 1993-05-07 | 2000-07-18 | Thomson-Csf Semiconducteurs Specifiques | Driving-gate charge-coupled device |
-
1989
- 1989-05-18 JP JP1124674A patent/JPH0728032B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5309005A (en) * | 1992-02-06 | 1994-05-03 | Sharp Kabushiki Kaisha | Charge transfer device having a bent transfer channel |
US6091092A (en) * | 1993-05-07 | 2000-07-18 | Thomson-Csf Semiconducteurs Specifiques | Driving-gate charge-coupled device |
US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
Also Published As
Publication number | Publication date |
---|---|
JPH0728032B2 (ja) | 1995-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4032952A (en) | Bulk charge transfer semiconductor device | |
KR100550148B1 (ko) | 전압 제어 선형성을 가지는 rf 전력 장치 | |
JPH0344970A (ja) | 半導体記憶装置のセル構造 | |
US20080121952A1 (en) | Cmos image sensor | |
US4939560A (en) | Charge transfer device | |
KR0177046B1 (ko) | 전하검출소자, 그의 제조방법 및 이 전하검출소자를 포함하는 전하전송 및 검출장치 | |
US6747313B1 (en) | Thin film transistor | |
JPH02303135A (ja) | 電荷結合素子 | |
JPH0728031B2 (ja) | 電荷転送装置 | |
KR100272475B1 (ko) | 전하 전송 장치 및 그 구동 방법 | |
JPH0352218B2 (ja) | ||
JP3264724B2 (ja) | 半導体装置 | |
US5115287A (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
JP2506635B2 (ja) | 半導体装置 | |
JPS6259466B2 (ja) | ||
JPH0210873A (ja) | 薄膜トランジスタ | |
JP3143102B2 (ja) | Mis型トランジスタ | |
JP2626497B2 (ja) | 電荷転送素子 | |
JP2003008029A (ja) | 横方向半導体デバイス | |
US6165829A (en) | Thin film transistor and fabrication method therefor | |
JPH0548091A (ja) | 高耐圧mosfet | |
JP3578611B2 (ja) | 固体撮像装置 | |
JPH0548088A (ja) | Misトランジスタ | |
US6528830B1 (en) | Thin film transistor | |
JPH04360578A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |