KR810001711B1 - 선형 전하 결합소자의 동작방법 - Google Patents

선형 전하 결합소자의 동작방법 Download PDF

Info

Publication number
KR810001711B1
KR810001711B1 KR7703128A KR770003128A KR810001711B1 KR 810001711 B1 KR810001711 B1 KR 810001711B1 KR 7703128 A KR7703128 A KR 7703128A KR 770003128 A KR770003128 A KR 770003128A KR 810001711 B1 KR810001711 B1 KR 810001711B1
Authority
KR
South Korea
Prior art keywords
charge
ccd
input
potential well
signal
Prior art date
Application number
KR7703128A
Other languages
English (en)
Inventor
에드워드 카르너스 제임스
알란 레빈 피터
존 사우어 도날드
Original Assignee
에드워드 제이. 노턴
알 씨 에이 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에드워드 제이. 노턴, 알 씨 에이 코오포레이숀 filed Critical 에드워드 제이. 노턴
Priority to KR7703128A priority Critical patent/KR810001711B1/ko
Application granted granted Critical
Publication of KR810001711B1 publication Critical patent/KR810001711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/891—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D44/00, e.g. integration of charge-coupled devices [CCD] or charge injection devices [CID
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0198—Integrating together multiple components covered by H10D44/00, e.g. integrating charge coupled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/819—Bias arrangements for gate electrodes of FETs, e.g. RC networks or voltage partitioning circuits

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

내용 없음.

Description

선형 전하 결합소자의 동작방법
제1도는 통상적으로 동작되는 매입채널 전하 결합소자(CCD) 입력단에서의 입력신호전압 대 생성된 전하캐리어의 그래프.
제2도는 본 발명에 따른 전하 결합소자 입력회로의 평면도.
제3도는 제2도의 선 3-3을 따라 취한 단면도.
제4도는 제2도 및 3도의 회로의 동작을 설명하기 위한 기판 전위의 측면도.
제5도는 제2도 및 3도의 회로의 동작에 사용된 시간에 따른 파형을 도시한 그래프.
제6a도 및 6b도는 제2도 및 제3도의 회로의 동작을 설명하기 위한 그래프.
본 발명은 개선된 전하 결합소자(이하 CCD로 칭한다)를 동작시키기 위한 방법에 관한 것이다.
종래의 기술에 의하면 CCD는 기판과 기판으로부터 절연된 전극들로 구성된다. 전극들에 인가되는 다중 위상전압은 채널의 길이방향을 따라 전하 신호들을 저장하거나 전파시키기 위하여 기판 내에 전위 우물(Potential well)을 형성시킨다. 또 CCD는 기판내에 소오스(Source) 전극을 포함한다. 기판으로부터 절연되어 있으며 소오스전극과 CCD 채널사이에 위치하는 전극은 소오스 전극으로부터 CCD 채널에 전하가주입되는 것을 제어하기 위하여 입력신호에 반응한다.
본 발명에 따르면, 전극은 인가된 전압에 반응하여 기판내에 입력 전위 우물을 형성시키기 위하여 축적(storage) 전극을 포함하는데, 그 입력 전위 우물의 용량은 CCD채널내의 전위 우물들용량보다 크다. 입력전위 우물은 낮은 입력신호 레벨에서 비교적 비직선적이고 높은 입력신호 레벨에서 비교적 직선적인 신호 전압 대(對) 주입된 전하 캐리어(carrier) 전달함수를 가지고 있다. 이 비직선적인 전달 함수에 의해 생기는 문제를 극복하기 위하여는, 다전달특성의 비직선적인 영역에 해당하는 레벨에서 바이어스 성분을 포함하고 더나아가 신호성분도 포함하는 전하를 입력전위 우물내로 주입시키기 위해 입력신호와 제어전압의 나타남에 반응하는 장치가 공급된다. 또 축전전극 아래의 입력전위 우물내에 전하의 바이어스 성분을 유지시키면서 축적 전극아래의 입력전하 우물로부터 축적전하의 신호성분을 제거하고 CCD 채널로 그 신호성분을 전파시키기 위한 장치가 공급된다.
1976년 10월 12일자로 공고된 월터 에프 코소노키의 미국특허 제3,986,198호에는 CCD레지스터내로 전하신호를 주입시키기 위한 비교적 저잡음의 회로(noise-free circuils)가 설명되어 있다. 여기서 사용된 기술은 ＂필 앤드 스필(fill and spill)＂ 방식의 동작이라고 알려져 있다. 전하신호는 소오스 전극으로부터 제1전위 우물에 주입되는데, 이것이 주기의 필(fill) 부분이다. 그때, 전위 우물은 예를들면, 소오스 전극을 드레인(drain)으로 동작시키므로써 부분적으로 비워진다. 그 비워지는 과정동안 입력신호 전위는 전위 우물위의 전극과 이 전극과 소오스 전극사이에 있는 제2전극 사이에서 유지된다. 제1전위우물내에 유지되는 전하는 이 입력신호의 진폭의 함수이며 비교적 잡음이 적다.
CCD가 매입 채널 CCD일 때, 상술한 동작은 비교적 갑음이 적지만 입력신호 대 전하의 비교적 비직선적인 이동이 일어난다(표면 채널 CCD에서 발생하는 신호이동에 비해). 대표적인 매입 N-체널 CCD에 대한 신호 전압 대 생성된 수많은 전하 캐리어의 전달 특성이 제1도에 도시되어 있다. 정상의 평평한 영역 11은 입력전위우물의 전하용량을 나타내는데 이는 CCD 채널의 주요부분을 따라 위치하는 각각의 전달 전위 우물의 전하 용량보다 약간 클 수가 있다. 이 전달 전위 우물의 전하용량은 점선 13으로 표시되어 있다.
제1도의 곡선은 비교적 낮은 신호 레벨(Vz와 Vx사이)에서의 비교적 비직선적인 영역과 비교적 높은 신호레벨(Vx와 Vy사이)에서의 비교적 직선적인 영역을 포함한다. 비교적 낮은 입력신호 레벨에서의 신호레벨의 변화 ΔVIN1은 입력전위 우물내의 전하신호에 비직선적으로 전달되며, 비교적 높은 입력신호 레벨에서의 입력신호 변화 ΔVIN2는 입력 전위 우물내의 전하 신호에 직선적으로 전달된다. 비직선적 영역은 예를들어 매입채널의 커패시턴스가 큰 값의 전하일 때 보다 작은 값의 전하일 때 전하 레벨의 함수로서 더 많이 변하기 때문에 생긴다. 그외에도 비직선성의 정도에 영향을 주는 복잡한 요인들이 있다.
텔레비전의 영상신호와 같은 아날로그신호를 지연시키는데 사용되는 CCD 지연선등에서의 경우에는, 상술한 동작은 물론 아주 좋지않다. CCD 지연선은 아날로그신호에 가능한 한 작은 왜곡을 발생시키도록 하여야하며, 이와 같이 하기위하여는 CCD의 입력회로가 선형적으로 동작하여야 한다.
또 상술한 CCD 지연선은 반도체 기판상에 지나치게 큰 면적을 차지하지 않아야 한다. CCD는 다중위상 전압에 반응하여 형성된 전위 우물들이 예상되는 가장 큰 진폭의 입력신호(10-12볼트 정도의 다중위상 전압의 실제적인 어떤 전압값으로 가정한)에 의해 생성될 수 있는 만큼의 전하만을 축적할 수 있도록 채널 폭 및 전극면적을 가지도록 설계된다. CCD 전극의 면적을 크게 만들면, 각각의 CCD 지연선이 커지며 따라서 하나의 실리콘 웨이퍼(wafer)로부터 얻을 수 있는 CCD 지연선의 수가 적어진다(실제로 많은 CCD 지연선들이 동일한 웨이퍼상에 동시에 제조되며, 그다음 어떤 방법에 의해 서로 분리된다).
이와 같이 하면, 낭비가 생기며, 각 지연선의 단가가 높아진다. 또 지연선의 면적이 커지면 커패시턴스가 커져서, 고주파(고주파 다중위상전압)에서의 동작이 어려워지며, CCD구동회로들에서 더많은 전력이 소모되어야 한다.
제2도 및 제3도는 상술한 문제들을 해결한 본 발명을 실시한 회로를 도시한 것이다. CCD는 P형 실리콘기판 10과 기판표면에 위치하는 소오스전극 S을 포함한다. 층 B는 기판표면에 위치하는 N형 실리콘의 얇은 층이며 기판과 PN 접합 12를 형성한다. 층 B는 잘공지되어 있는바와 같이 소오스 확산부 S보다는 낮게 도우프(dope)되어있다. CCD 입력전극들은 3개의 게이트 전극 G1,G2,G3로 구성되어 있으며 그 다음에는 다중 위상 전극들 14,16,18,20등이 위치한다. 실례를 위해 이 전극들은 모두 다결정 실리콘으로 형성되어 있으며 중첩된 2층 형으로 도시되었다. 물론 다른 재료와 다른 형태의 구조도 본 발명의 범위내에서 가능하다. 채널 정지확산(channel stop diffusion; 도시되지 않음)에 의해 그 경계가 정해지는 CCD채널은 입력전극들 G1,G2,G3아래에서는 비교적 그 폭이 넓으며, 제2도에서 점선으로 표시된 바와 같이 CCD의 주요부분쪽으로 그 폭이 점점 좁아진다. 이 CCD의 주요부분(도시되지 않음)은 수백의 CCD 단을 포함할 수 있다(실제의 설계에서는 500단 이상으로 각 단에 4개의 전극이 있음).
본 실시예에서는 제2도에 폭 2W 및 W로 각각 표시되어 있는 바와 같이 CCD채널의 넓은 부분의 폭이 CCD 채널의 주요부분의 폭의 2배로 되어있다.
CCD 동작은 제4도 및 제5도에 설명되어 있다. 도시 목적상, 시간 to때에는 제4(a)도에 도시된 바와 같이 전극 G2아래의 전위우물 26 내에는 전하가 없는 것으로 가정한다. 이 시간에는 Φ1이 낮아져 제1Φ1, 전극 14아래에 전위 장벽 20이 있으며, 전극 16 아래에 얇은 전위우물 22가 있다. 이 얕은 우물은 전극 14에서의 전압에 비해 비교적 양(陽)인 직류전압이 보충되어 전극 16이 유지되기 때문에 발생한다. 이러한 직류전압 보충이 전지 15로 표시되어 있다. 이때 V3은 비교적 낮은 레벨에 있으므로 전극 G3아래에는 전위 장벽 24가 있다. V2는 비교적 높은 직류레벨에 계속 유지되어 저장 전극 G2아래에는 전위 우물 26이 존재한다.
이 우물은 ＂입력＂ 전위 우물이라고 할 수 있다. V1도 직류레벨이나 V2보다는 낮다. 이 전압 및 신호전압 VIN이 전극 G1에 인가 된다. 따라서, 전극 G1밑에는 그 높이가 직류레벨 V1t신호레벨 VIN의 함수인 전위장벽이 계속 존재한다. 시간 t0때 전압 Vs는 비교적 양이 어서 확산부 S는 전하캐리어에 대한 드레인으로서 작용한다.
시간 T1때 전압 Vs는 비교적 읍(읍)이어서 확산부 S가 전하 캐리어의 소오스로 동작한다. 이 전하 캐리어(전자)는 이제 전의 우물 26을 레벨 30에까지 채운다.
시간 t2때에는 전압 Vs가 더용 양의 값이 되어 확산부 S가 드레인으로 동작한다. 우물 26내의 전하 일부가 이제 다시 장벽 28을 넘어 확산부 S내로 쏟아진다. 전위 우물 26내에 남아있는 전하는 신호에 비례하는 한 성분 및 V1과 V2사이의 직류레벨차에 비례하는 성분을 포함한다. 도면에서 우물 26내의 그 두 성분들은 다른 모잉으로 빗금이 쳐져있다. 이 전하의 한 부분 32는 계속 이 우물 26내에 남아 있으며 ＂바이어스＂라고 표시되어 있다. ＂신호＂라고 표시된 전하의 나머지 34는 곧 설명되는 바와 같이 우물 26으로부터 넘쳐 흘러가(Skimmed), CCD 레지스터아래로 전파된다.
시간 t3때 V3는 비교적 양이 되어, 장벽 24의 높이는 시간 t2때보다 낮아진다. 축적 전극 G2에 인가되는 전압 V2는 상술한 바와 같이 전과 같이 유지된다. 또 시간 t3때에는 위상 1전압 Φ1이 놀아서 Φ1전극 14 및 16 아래에 전위 우물 36 및 38이 각각 존재한다.
전극 16이 전극 14보다 더 양으로 바이어스되어 있으므로 전극 16 아래의 우물 38이 전극 14아래의 우물 36보다 더 깊다(본 설명에서는 하나의 예를 들기 위해, 장치 15가 두 전극 사이에 전압차를 발생시켜 비대칭적인 전위 우물이 형성되도록 하지만, 다른 구조도 가능하다. 예를들어 두 전극 14,16 대신에 하나의 전극을 사용하고, 그 중 하나의 아래에 적당한 이온 주입을 시키면 된다). Φ1전압은 시간 t3때 V3전압보다 그 진폭이 크기 때문에 우물 전위 20은 우물전위 24보다(즉 우물 전위 24에 대해 전위우물로 나타난다).
이와 같은 상태에 반응하여 전위 우물 26 내의 전하중 일부는 이 우물을 스쳐 지나가 우물 38로 전파된다. 전하의 나머지인 바이러스 전하 32는 전위 우물 26 내에 계속 남아 있게둔다. 우물 26내에 있다가 우물 38 내로 돌아온 전하의 일부 34는 두게의 위상 전압 Φ1,Φ2에 의해 종래의 방법으로 CCD레지스터에 전파된다.
이상 설명한 동작 방식의 중요성은 제6a도를 보면 잘알 수 있다(점선 13이 제1도 및 6a도에서 같은 레벨을 가리킨다고 하면, 제1도의 점선 13은 제6a도의 점선 13보다 0전하 레벨로부터 약 2배 멀다). 그러나, 같은기호는 두 그래프에서 같은 부분을 가리킨다. 전위 우물 26(제4도)은 제6도에서 점선 15로 표시된 바이어스 적하(제4도의 32)를 계속 보유한다.
이 점선 15는 전달 곡선의 비교적 직선적인 영역이 시작된는 경계선이다. 동작이 전달 특성의 직선적인 영역에서 일어나기 때문에 입력신호 VIN에 반응하여 이러한 전위 우물에 부가된 전하는 대체로 이러한 입력신호를 전하(제4도의 34)로 직선적으로 전달된다. 더우기 이 구조로는 전동적 범위(dynamic ranpe)가 가능하다. 다시말해서 입력전위 우물(전극 G2아래의 우물)은 채널이 넓은 영역 내에 있기 때문에 그용량은 비교적 크다……
CCD의 주요부분내의 CCD 전달우물들의 용량의 약 2배이다(전극 G2아래의 입력우물은 제2도 및 제3도의 42와 같은 전극아래의 우물용량의 약 2배의 용량을 가지고 있다( 즉 저장전극 G2아래의 전위우물 26은 그 용량의 일부의 신호 전하만을 받아 들일 수 있지만 (입력신호가 최대일 때 신호전하가 우물의 절반만을 차지하고 바이어스 전하가 우물의 나머지를 차지한다고 가정한다) 이 전위 우물 26으로부터 넘쳐서 지나가는 전하 신호로써도 최대 입력신호 레벨 때 전극 42 아래의 우물을 전용량을 채울 수 있다. 고로, 상술한 CCD는 CCD 몸체내의 전달 전위 우물들의 전 용량에 걸쳐서 직선적으로 동작되며, 따라서 더욱 넓은 유용한 동적범위를 갖는다.
전극 G1에 인가되는 입력신호 VIN에 관련된 제2도 및 3도의 전극 42 아래의 대표적인 전달 전위 우물의 전달함수가 제6b도에 도시되어 있다. 전달우물의 용량은 13으로 표시되어 있다. 동작은 거의 건 특성 곡선에 걸쳐 상당히 직선적이다(실제로는 입력 VIN의 극히 낮은 레벨에서는 제6b도에서 17로 표시된 바와 같이 사소한 비직선성이 생기나, 이에 대한 원인은 아직 확실히 알려져 있지않다).
상술한 대체로 직선적인 동작은 과도한 기판 면적을 소요하지 않고서도 이루어질 수 있다. 한 실제적인 설계에서는 CCD의 주요부분은 500단 (2,000개 이 상 전극) 이상으로 구성되며, 제 1단을 제외한 모든단의 채널폭, 전극면적, 기판면적은 변화하지 않는다. 이 제1단위 전극들 14,16,18,20에 그 면적이 커졌으며, 게이트 전극 G3가 추가로 사용되었으며, 소오스 전극 및 처음 두 개의 게이트 전극의 면적이 커졌다. CCD전 면적상의 증가는 1% 미만으로 별로 문제가 되지 않는다.
하나의 예를 들기 위하여 2상 동작을 가정하였지마느 3상, 4상 및 그 이상의 위상의 동작에도 본 발명이 적용될 수 있다. 또 상술한 CCD는 P형 기판을 사용하였지만, P형 표면층 및 P형소오스영역을 사용한 N형 기판의 CCD에도 본 발명이 적용될 수 있다. 물론 이때는 동작 전압을 적당히 바꾸어 주어야 한다. 또 대표적인 파형들이 도시되었지만, 이의 변형도 가능하다. 예를들어 전압 V3는 파형 Φ1과 같은 모양을 가지고 있는 것으로 도시되어 있다. 그러나 V3가 Φ1과 다른 형대이더라도, 적당한 동작이 가능하다. V3는 Vs가 낮을 때 낮아야 하지만, V3는 Φ1이 높아지기 전에 높아질 수 있다.
도시되지는 않았지만, 상술된 장치는 ＂필 앤드 스필＂동작동안 소오스 전극이 적당한 전위에서 동작하는 것을 보증하기 위해 아래의 동시 출원중인 두 특허에 설명된 기술된 기술을 사용할 수 있다. 이는 1976년 6월 26일 출원된 피이터 에이 레바인 및 도우널드 제이 사우어의 ＂저잡음 CCD 입력회로＂와 1976년 6월 26일 출원된 도우널드 제이사우어 및 피이터에이 레바인의 미국특허 출원 제 708,397호 ＂저잡음 CCD입력회로＂이다. 이 두 특허출원은 본 발명과 동일한 양수인에게 양도되었다.

Claims (1)

  1. 제1신호레벨 V1과 제2신호레벨 V2사이의 제1입력신호 범위에서 비교적 비직선적이고, 제2신호레벨 V2와 제3신호레벨사이의 제2입력신호 범위에서 비교적 직선적인 생성된 전하 캐리어수 대 입력신호전압의 입력전위 우물 이송 함수를 갖는 형태의 CCD를 동작시키기 위한 방법에 있어서, 제2신호 레벨 V2에서 입력신호에 반응하여 생성될 전하 캐어의 수에 해당하는 레벨에서 바이어스 전하를 입력전위 우물에 위치시키고,
    긴 폭이 0에서 (V3-V2)의 범위안에 있게되는 입력신호에 비례하는 수많은 전하 캐리어를 입력전위 우물안의 바이어스 전하에 부가하고,
    부이어스 전하신호를 초과한느 전하의 부분만을 전위 우물로부터 넘쳐 나가게 하고,
    최대 입력신호레벨 V3-V2에 따라 전하를 축적할 수 있는 충분한 용량을 갖는 입력전위 우물보다 더 작은 용량의 전위 우물에 넘쳐 지나가는 전하를 전파시킴으로써 넘쳐지나가는 전하를 CCD의 길이방향으로 이동시키는 단계등으로 구성됨을 특징으로 하는 선형전하 결합소자의 자동작방법.
KR7703128A 1977-12-30 1977-12-30 선형 전하 결합소자의 동작방법 KR810001711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR7703128A KR810001711B1 (ko) 1977-12-30 1977-12-30 선형 전하 결합소자의 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR7703128A KR810001711B1 (ko) 1977-12-30 1977-12-30 선형 전하 결합소자의 동작방법

Publications (1)

Publication Number Publication Date
KR810001711B1 true KR810001711B1 (ko) 1981-10-27

Family

ID=19205526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR7703128A KR810001711B1 (ko) 1977-12-30 1977-12-30 선형 전하 결합소자의 동작방법

Country Status (1)

Country Link
KR (1) KR810001711B1 (ko)

Similar Documents

Publication Publication Date Title
US4139784A (en) CCD Input circuits
US4209806A (en) Solid-state imaging device
JPH084136B2 (ja) 電荷転送装置
US4159430A (en) Charge transfer device for processing video-frequency signals
US4616249A (en) Solid state image pick-up element of static induction transistor type
US4132903A (en) CCD output circuit using thin film transistor
US4758741A (en) Photosensitive device ensuring an anti-blooming effect
CA1101994A (en) Linear ccd input circuit
KR810001711B1 (ko) 선형 전하 결합소자의 동작방법
US4139782A (en) Regenerator stage for CCD arrangements
US5524036A (en) Charge transfer device having charge injection source for reset drain region
US4594604A (en) Charge coupled device with structures for forward scuppering to reduce noise
JPH0511472B2 (ko)
USRE31612E (en) CCD Input circuits
US4857984A (en) Three-terminal MOS integrated circuit switch
US4191896A (en) Low noise CCD input circuit
US4503550A (en) Dynamic CCD input source pulse generating circuit
JPS58210674A (ja) 電荷結合素子
US4191895A (en) Low noise CCD input circuit
EP0244889B1 (en) Ccd input circuit
US5146480A (en) Sampling an analog signal voltage using fill and spill input in charge transfer device
KR910006247B1 (ko) 전하전송소자
US4360745A (en) Depletion capacitance compensator
US4350902A (en) Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets
KR19980087383A (ko) 전하 전송 장치 및 그 구동 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19771230

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19810430

Patent event code: PE09021S01D

PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19811013

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19811231

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19820118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19820118

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19840822

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19850805

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19860827

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19870812

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19880830

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19890824

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 19900822

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 19910916

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 19920825

Start annual number: 12

End annual number: 12

PC1801 Expiration of term