JPH07122733A - 電荷転送装置およびその製造方法 - Google Patents
電荷転送装置およびその製造方法Info
- Publication number
- JPH07122733A JPH07122733A JP28575593A JP28575593A JPH07122733A JP H07122733 A JPH07122733 A JP H07122733A JP 28575593 A JP28575593 A JP 28575593A JP 28575593 A JP28575593 A JP 28575593A JP H07122733 A JPH07122733 A JP H07122733A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- diffusion layer
- conductivity type
- type impurity
- drive transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 出力回路におけるソースフォロワの駆動トラ
ンジスタのゲート電極を縮小して感度を向上させても、
Ｓ／Ｎが劣化することのないようにする。 【構成】 埋め込みチャネル領域３と電荷転送電極１１
ａ、１１ｂとを備える電荷転送部からの信号電荷を出力
ゲート１２ａ、１２ｂ下を通して浮遊拡散層３ａに転送
し、その時の浮遊拡散層の電圧変化を駆動トランジスタ
ＱD と負荷トランジスタＱL とからなるソースフォロワ
によって検出するものにおいて、駆動トランジスタのチ
ャネル部をｎ型不純物領域７とｐ型不純物領域８とによ
って構成する。
ンジスタのゲート電極を縮小して感度を向上させても、
Ｓ／Ｎが劣化することのないようにする。 【構成】 埋め込みチャネル領域３と電荷転送電極１１
ａ、１１ｂとを備える電荷転送部からの信号電荷を出力
ゲート１２ａ、１２ｂ下を通して浮遊拡散層３ａに転送
し、その時の浮遊拡散層の電圧変化を駆動トランジスタ
ＱD と負荷トランジスタＱL とからなるソースフォロワ
によって検出するものにおいて、駆動トランジスタのチ
ャネル部をｎ型不純物領域７とｐ型不純物領域８とによ
って構成する。
Description
【０００１】
【産業上の利用分野】本発明は、電荷転送装置およびそ
の製造方法に関し、特に、ＦＤＡ（floatingdiffusion
amplifier）法によって転送電荷を検出する出力部を有
する電荷転送装置およびその製造方法に関する。
の製造方法に関し、特に、ＦＤＡ（floatingdiffusion
amplifier）法によって転送電荷を検出する出力部を有
する電荷転送装置およびその製造方法に関する。
【０００２】
【従来の技術】ＦＤＡ法による出力回路は、電荷転送部
を転送されてきた信号電荷をフローティング不純物領域
に送ることにより、この不純物領域に信号電荷量に比例
した電圧変動を起こさせ、この電圧変動をこの不純物領
域と接続されたソースフォロワアンプを介して出力する
ものである。ＦＤＡ法を適用した出力アンプの構造およ
び機能を図３および図４を参照して説明する。なお、図
３は電荷転送部およびＦＤＡ部の断面図、図４は、図３
に示された部分のポテンシャル図である。この従来例で
は、図３に示すように、ｎ型半導体基板１に形成された
ｐ型不純物層２の表面領域内に、電荷転送部の電荷転送
領域となるｎ型の埋め込みチャネル領域３、電荷転送の
バリア層となるｐ- 型拡散層４、リセットトランジスタ
ＱR のドレイン領域兼ソースフォロワの駆動トランジス
タＱD のドレイン領域となるｎ+ 型拡散層５、駆動トラ
ンジスタＱD のソース領域兼ソースフォロワの負荷トラ
ンジスタＱL のドレイン領域となるｎ+ 型拡散層６、負
荷トランジスタＱLのソース領域となるｎ+ 型拡散層９
および負荷トランジスタＱL をディプリーション型にす
るためのｎ- 型拡散層１０が形成されている。なお、リ
セットトランジスタＱR のソース領域となる浮遊拡散層
３ａおよびこのトランジスタのチャネル領域は、埋め込
みチャネル領域３と同一の拡散層により構成されてい
る。
を転送されてきた信号電荷をフローティング不純物領域
に送ることにより、この不純物領域に信号電荷量に比例
した電圧変動を起こさせ、この電圧変動をこの不純物領
域と接続されたソースフォロワアンプを介して出力する
ものである。ＦＤＡ法を適用した出力アンプの構造およ
び機能を図３および図４を参照して説明する。なお、図
３は電荷転送部およびＦＤＡ部の断面図、図４は、図３
に示された部分のポテンシャル図である。この従来例で
は、図３に示すように、ｎ型半導体基板１に形成された
ｐ型不純物層２の表面領域内に、電荷転送部の電荷転送
領域となるｎ型の埋め込みチャネル領域３、電荷転送の
バリア層となるｐ- 型拡散層４、リセットトランジスタ
ＱR のドレイン領域兼ソースフォロワの駆動トランジス
タＱD のドレイン領域となるｎ+ 型拡散層５、駆動トラ
ンジスタＱD のソース領域兼ソースフォロワの負荷トラ
ンジスタＱL のドレイン領域となるｎ+ 型拡散層６、負
荷トランジスタＱLのソース領域となるｎ+ 型拡散層９
および負荷トランジスタＱL をディプリーション型にす
るためのｎ- 型拡散層１０が形成されている。なお、リ
セットトランジスタＱR のソース領域となる浮遊拡散層
３ａおよびこのトランジスタのチャネル領域は、埋め込
みチャネル領域３と同一の拡散層により構成されてい
る。
【０００３】半導体基板上には、ゲート絶縁膜（図示な
し）を介して、電荷転送部の電荷転送電極１１ａ、１１
ｂ、出力ゲート１２ａ、１２ｂ、リセットトランジスタ
ＱRのリセットゲート１３、駆動トランジスタＱD と負
荷トランジスタＱL のゲート電極１４および１５が形成
されている。電荷転送電極１１ａ、１１ｂには２相の転
送クロックφ1 、φ2 が印加され、出力ゲート１２ａ、
１２ｂには一定電圧の出力ゲート電圧ＶOGが印加され、
またリセットゲート１３にはリセットパルスφR が印加
されている。浮遊拡散層３ａは、駆動トランジスタのゲ
ート電極１４に接続され、ｎ+ 型拡散層５には電源電圧
ＶD が印加されている。また、ｎ+ 型拡散層６は出力端
子Ｖｏｕｔに接続され、ｎ+ 型拡散層９は、ゲート電極
１５とともに接地されている。
し）を介して、電荷転送部の電荷転送電極１１ａ、１１
ｂ、出力ゲート１２ａ、１２ｂ、リセットトランジスタ
ＱRのリセットゲート１３、駆動トランジスタＱD と負
荷トランジスタＱL のゲート電極１４および１５が形成
されている。電荷転送電極１１ａ、１１ｂには２相の転
送クロックφ1 、φ2 が印加され、出力ゲート１２ａ、
１２ｂには一定電圧の出力ゲート電圧ＶOGが印加され、
またリセットゲート１３にはリセットパルスφR が印加
されている。浮遊拡散層３ａは、駆動トランジスタのゲ
ート電極１４に接続され、ｎ+ 型拡散層５には電源電圧
ＶD が印加されている。また、ｎ+ 型拡散層６は出力端
子Ｖｏｕｔに接続され、ｎ+ 型拡散層９は、ゲート電極
１５とともに接地されている。
【０００４】この従来例の駆動方法は、まずリセットパ
ルスφR をハイとすることによりリセットトランジスタ
ＱR をオン状態にして浮遊拡散層３ａの電位を電源電圧
ＶDに設定し、しかる後にリセットパルスφR をローと
してリセットトランジスタＱR をオフ状態にする。電荷
転送部では、２相の転送クロックをφ1 、φ2 を交互に
ロー、ハイレベルとすることにより、各電荷転送用電極
１１ａ、１１ｂ下の半導体表面に形成されるポテンシャ
ル井戸を順次移動させ、これにより信号電荷を図の左か
ら右に向けて転送する。
ルスφR をハイとすることによりリセットトランジスタ
ＱR をオン状態にして浮遊拡散層３ａの電位を電源電圧
ＶDに設定し、しかる後にリセットパルスφR をローと
してリセットトランジスタＱR をオフ状態にする。電荷
転送部では、２相の転送クロックをφ1 、φ2 を交互に
ロー、ハイレベルとすることにより、各電荷転送用電極
１１ａ、１１ｂ下の半導体表面に形成されるポテンシャ
ル井戸を順次移動させ、これにより信号電荷を図の左か
ら右に向けて転送する。
【０００５】図４（ａ）は、浮遊拡散層３ａの電位がリ
セットされた後に転送クロックφ1がハイとなって、信
号電荷がφ1 が印加された電荷転送電極１１ａ下に転送
されてきたときの状態を示す。この状態から転送クロッ
クφ1 がロー、転送クロックφ2 がハイとなると、図４
（ｂ）に示すように、最終転送段以外のφ1 の印加され
ている電荷転送電極１１ａ下の信号電荷はφ2 の印加さ
れている電荷転送電極１１ａ下へ転送され、最終の電荷
転送電極１１ａ下の信号電荷は、出力ゲート１２ａ、１
２ｂ下の領域を介して浮遊拡散層３ａへ転送される。
セットされた後に転送クロックφ1がハイとなって、信
号電荷がφ1 が印加された電荷転送電極１１ａ下に転送
されてきたときの状態を示す。この状態から転送クロッ
クφ1 がロー、転送クロックφ2 がハイとなると、図４
（ｂ）に示すように、最終転送段以外のφ1 の印加され
ている電荷転送電極１１ａ下の信号電荷はφ2 の印加さ
れている電荷転送電極１１ａ下へ転送され、最終の電荷
転送電極１１ａ下の信号電荷は、出力ゲート１２ａ、１
２ｂ下の領域を介して浮遊拡散層３ａへ転送される。
【０００６】このとき、転送されてきた電荷量をＱと
し、浮遊拡散層３ａの全容量をＣとすると、電荷が流入
する前後の浮遊拡散層３ａの電位差ΔＶは、 ΔＶ＝Ｑ／Ｃ と表すことができる。したがって、この電位差ΔＶを、
駆動トランジスタＱD 、負荷トランジスタＱL により構
成されるソースフォロワを介して読み取れば、上記電荷
転送装置内を転送されてきた信号電荷の情報を得ること
ができる。
し、浮遊拡散層３ａの全容量をＣとすると、電荷が流入
する前後の浮遊拡散層３ａの電位差ΔＶは、 ΔＶ＝Ｑ／Ｃ と表すことができる。したがって、この電位差ΔＶを、
駆動トランジスタＱD 、負荷トランジスタＱL により構
成されるソースフォロワを介して読み取れば、上記電荷
転送装置内を転送されてきた信号電荷の情報を得ること
ができる。
【０００７】ここで、浮遊拡散層の全容量は、浮遊拡散
層３ａとｐ型不純物層２との間の拡散容量、浮遊拡散層
３ａと出力ゲート１２ａ、１２ｂおよびリセットゲート
１３との間の容量、およびゲート電極１４のゲート容量
の和でほぼ決定されるものである。そして、上式から明
らかなように、この全容量Ｃによって信号検出感度が決
定されることになるため、高感度に信号出力を得るには
前述の浮遊拡散層の全容量Ｃを小さくする必要があり、
従来、この全容量を削減するために、浮遊拡散層および
駆動トランジスタのゲート電極の面積の縮小が図られて
きた。
層３ａとｐ型不純物層２との間の拡散容量、浮遊拡散層
３ａと出力ゲート１２ａ、１２ｂおよびリセットゲート
１３との間の容量、およびゲート電極１４のゲート容量
の和でほぼ決定されるものである。そして、上式から明
らかなように、この全容量Ｃによって信号検出感度が決
定されることになるため、高感度に信号出力を得るには
前述の浮遊拡散層の全容量Ｃを小さくする必要があり、
従来、この全容量を削減するために、浮遊拡散層および
駆動トランジスタのゲート電極の面積の縮小が図られて
きた。
【０００８】
【発明が解決しようとする課題】この種電荷転送装置を
用いた固体撮像素子では、高画素化のために信号電荷量
が減る傾向にあり、そのため電荷転送装置の出力回路の
高感度化が強く求められている。而して、上述した従来
の電荷転送装置では、信号電荷に対して高感度の信号出
力を得るために、浮遊拡散層と駆動トランジスタのゲー
ト電極の面積を縮小化することが行われてきたが、浮遊
拡散層の面積を縮小することは製造上既に限界に近いと
ころまできている。また、ゲート電極容量を小さくする
ために、ソースフォロワの駆動トランジスタのゲート長
および幅を小さくすると、ゲート電極容量が減少して高
感度となるが、出力信号が、駆動トランジスタのチャネ
ル部の半導体表面に存在する界面準位の影響を受けるよ
うになる。すなわち、ゲート電極の面積が大きいときは
平均化されることによって顕在化しなかった個々の界面
準位による揺らぎが、面積が縮小化されるとノイズとし
て観測されるようになる。その結果、１／ｆノイズ（周
波数に反比例して増大するノイズ）が大きくなり、出力
回路のＳ／Ｎが悪化することになる。したがって、本発
明の目的とするところは、浮遊拡散層に接続されるソー
スフォロワ駆動トランジスタのゲート電極の面積を縮小
することによって電荷転送装置の信号電荷の検出を高感
度に行いうるようにするとともに、出力信号が界面準位
の影響を受けることのないようにして１／ｆノイズの増
大を抑制することである。
用いた固体撮像素子では、高画素化のために信号電荷量
が減る傾向にあり、そのため電荷転送装置の出力回路の
高感度化が強く求められている。而して、上述した従来
の電荷転送装置では、信号電荷に対して高感度の信号出
力を得るために、浮遊拡散層と駆動トランジスタのゲー
ト電極の面積を縮小化することが行われてきたが、浮遊
拡散層の面積を縮小することは製造上既に限界に近いと
ころまできている。また、ゲート電極容量を小さくする
ために、ソースフォロワの駆動トランジスタのゲート長
および幅を小さくすると、ゲート電極容量が減少して高
感度となるが、出力信号が、駆動トランジスタのチャネ
ル部の半導体表面に存在する界面準位の影響を受けるよ
うになる。すなわち、ゲート電極の面積が大きいときは
平均化されることによって顕在化しなかった個々の界面
準位による揺らぎが、面積が縮小化されるとノイズとし
て観測されるようになる。その結果、１／ｆノイズ（周
波数に反比例して増大するノイズ）が大きくなり、出力
回路のＳ／Ｎが悪化することになる。したがって、本発
明の目的とするところは、浮遊拡散層に接続されるソー
スフォロワ駆動トランジスタのゲート電極の面積を縮小
することによって電荷転送装置の信号電荷の検出を高感
度に行いうるようにするとともに、出力信号が界面準位
の影響を受けることのないようにして１／ｆノイズの増
大を抑制することである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、電荷転送領域（３）と該電荷転送
領域上に絶縁膜を介して設けられた複数の電荷転送用電
極（１１ａ、１１ｂ）を有する電荷転送部と、該電荷転
送部から出力用ゲート（１２ａ、１２ｂ）を介して転送
電荷を受け取る浮遊拡散層（３ａ）と、該浮遊拡散層の
電位を所定の値にリセットするリセット手段（５、１
３）と、前記浮遊拡散層にゲート電極が接続された駆動
トランジスタ（ＱD ）と該駆動トランジスタのソースに
接続された負荷素子（ＱL ）とを含むソースフォロワ
と、を備える電荷転送装置において、前記駆動トランジ
スタのチャネル部がソース、ドレイン領域の導電型と同
一の導電型を有する深い不純物拡散層（７）と、これと
反対導電型の浅い不純物拡散層（８）で構成されている
ことを特徴とする電荷転送装置が提供される。
め、本発明によれば、電荷転送領域（３）と該電荷転送
領域上に絶縁膜を介して設けられた複数の電荷転送用電
極（１１ａ、１１ｂ）を有する電荷転送部と、該電荷転
送部から出力用ゲート（１２ａ、１２ｂ）を介して転送
電荷を受け取る浮遊拡散層（３ａ）と、該浮遊拡散層の
電位を所定の値にリセットするリセット手段（５、１
３）と、前記浮遊拡散層にゲート電極が接続された駆動
トランジスタ（ＱD ）と該駆動トランジスタのソースに
接続された負荷素子（ＱL ）とを含むソースフォロワ
と、を備える電荷転送装置において、前記駆動トランジ
スタのチャネル部がソース、ドレイン領域の導電型と同
一の導電型を有する深い不純物拡散層（７）と、これと
反対導電型の浅い不純物拡散層（８）で構成されている
ことを特徴とする電荷転送装置が提供される。
【００１０】また、本発明によれば、第１導電型半導体
領域（２）の表面領域内に第２導電型の不純物を選択的
にイオン注入して電荷転送部の電荷転送領域（３）と、
信号電荷の転送を受ける浮遊拡散層にゲート電極が接続
された、ソースフォロワの駆動トランジスタ（ＱD ）の
深いチャネル部（７）とを形成する工程と、前記駆動ト
ランジスタの深いチャネル部上に第１導電型の不純物を
イオン注入して前記駆動トランジスタの浅いチャネル部
（８）を形成する工程と、前記電荷転送部の電荷転送電
極（１１ａ、１１ｂ）と前記駆動トランジスタのゲート
電極（１４）とを形成する工程と、前記第１導電型半導
体領域の表面領域内に第２導電型の不純物を選択的に導
入して前記駆動トランジスタのソース・ドレイン領域
（５、６）を形成する工程と、を含むことを特徴とする
電荷転送装置の製造方法が提供される。
領域（２）の表面領域内に第２導電型の不純物を選択的
にイオン注入して電荷転送部の電荷転送領域（３）と、
信号電荷の転送を受ける浮遊拡散層にゲート電極が接続
された、ソースフォロワの駆動トランジスタ（ＱD ）の
深いチャネル部（７）とを形成する工程と、前記駆動ト
ランジスタの深いチャネル部上に第１導電型の不純物を
イオン注入して前記駆動トランジスタの浅いチャネル部
（８）を形成する工程と、前記電荷転送部の電荷転送電
極（１１ａ、１１ｂ）と前記駆動トランジスタのゲート
電極（１４）とを形成する工程と、前記第１導電型半導
体領域の表面領域内に第２導電型の不純物を選択的に導
入して前記駆動トランジスタのソース・ドレイン領域
（５、６）を形成する工程と、を含むことを特徴とする
電荷転送装置の製造方法が提供される。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例の電荷転送部の
最終段付近および出力部の状態を示す断面図である。図
１において、図３に示された従来例の部分と同等の部分
には同一の参照番号が付されているので、重複する説明
は省略する。本実施例の図３に示した従来例と相違する
点は、浮遊拡散層３ａの電圧変化を検出するソースフォ
ロワの駆動トランジスタＱD が埋め込みチャネル型のト
ランジスタになされている点である。すなわち、本実施
例においては、駆動トランジスタＱD のソース・ドレイ
ン領域を構成するｎ+ 型拡散層５、６間には、チャネル
が基板深くに形成されるように、深いｎ型不純物領域７
とその表面を覆うｐ型不純物領域８とが形成されてい
る。ソースフォロワの駆動トランジスタＱD がこのよう
に構成されたことにより、チャネル電流が界面準位の影
響を受けることがなくなり、１／ｆノイズを抑制するこ
とができる。
て説明する。図１は、本発明の一実施例の電荷転送部の
最終段付近および出力部の状態を示す断面図である。図
１において、図３に示された従来例の部分と同等の部分
には同一の参照番号が付されているので、重複する説明
は省略する。本実施例の図３に示した従来例と相違する
点は、浮遊拡散層３ａの電圧変化を検出するソースフォ
ロワの駆動トランジスタＱD が埋め込みチャネル型のト
ランジスタになされている点である。すなわち、本実施
例においては、駆動トランジスタＱD のソース・ドレイ
ン領域を構成するｎ+ 型拡散層５、６間には、チャネル
が基板深くに形成されるように、深いｎ型不純物領域７
とその表面を覆うｐ型不純物領域８とが形成されてい
る。ソースフォロワの駆動トランジスタＱD がこのよう
に構成されたことにより、チャネル電流が界面準位の影
響を受けることがなくなり、１／ｆノイズを抑制するこ
とができる。
【００１２】次に、図２を参照して本実施例の製造方法
について説明する。まず、不純物濃度２×１０14〜５×
１０14cm-3のｎ型型半導体基板１の表面にボロンをドー
ズ量１．５×１０12cm-2でイオン注入し、１２００℃で
５時間の押し込みを行って、不純物濃度１×１０15〜５
×１０15cm-3のｐ型不純物層２を形成する。次に、フォ
トレジストをマスクとして例えばドーズ量２．５×１０
12cm-2のリンを３００ｋｅＶ以上の加速エネルギーにて
イオン注入し、１１００℃で１時間のアニールを行っ
て、不純物濃度約５×１０15cm-3で深さ１μｍの埋め込
みチャネル領域３と、ｎ型不純物領域７とを同時に形成
し、続いて、ボロンを加速エネルギー１００ｋｅＶ以下
の加速エネルギーでイオン注入して不純物濃度約２×１
０16cm-3で深さ０．３μｍのｐ型不純物領域８を形成す
る。このｎ型不純物領域７とｐ型不純物領域８を形成す
るためのイオン注入は比較的大エネルギーで行い、アニ
ール処理は不純物が活性化しうる範囲で極力短時間で済
ますようにする。このようにすることより不純物プロフ
ァイルがほぼイオン注入時のエネルギーで決定されるよ
うになり、駆動トランジスタＱD の閾値電圧ＶT のばら
つきを少なくすることができる。次に、ソースフォロワ
の負荷トランジスタＱL をディプリーション型にするた
めのチャネルドープを行ってｎ- 型拡散層１０を形成す
る。
について説明する。まず、不純物濃度２×１０14〜５×
１０14cm-3のｎ型型半導体基板１の表面にボロンをドー
ズ量１．５×１０12cm-2でイオン注入し、１２００℃で
５時間の押し込みを行って、不純物濃度１×１０15〜５
×１０15cm-3のｐ型不純物層２を形成する。次に、フォ
トレジストをマスクとして例えばドーズ量２．５×１０
12cm-2のリンを３００ｋｅＶ以上の加速エネルギーにて
イオン注入し、１１００℃で１時間のアニールを行っ
て、不純物濃度約５×１０15cm-3で深さ１μｍの埋め込
みチャネル領域３と、ｎ型不純物領域７とを同時に形成
し、続いて、ボロンを加速エネルギー１００ｋｅＶ以下
の加速エネルギーでイオン注入して不純物濃度約２×１
０16cm-3で深さ０．３μｍのｐ型不純物領域８を形成す
る。このｎ型不純物領域７とｐ型不純物領域８を形成す
るためのイオン注入は比較的大エネルギーで行い、アニ
ール処理は不純物が活性化しうる範囲で極力短時間で済
ますようにする。このようにすることより不純物プロフ
ァイルがほぼイオン注入時のエネルギーで決定されるよ
うになり、駆動トランジスタＱD の閾値電圧ＶT のばら
つきを少なくすることができる。次に、ソースフォロワ
の負荷トランジスタＱL をディプリーション型にするた
めのチャネルドープを行ってｎ- 型拡散層１０を形成す
る。
【００１３】次に、基板表面を熱酸化して１０００Åの
膜厚のゲート酸化膜（図示なし）を形成し、ＳｉＨ4 を
用いたＣＶＤ 法により膜厚０．８μｍの多結晶シリコ
ン膜を形成する。リンをイオン注入して低抵抗化した
後、フォトリソグラフィ法によりパターニングして電荷
転送電極１１ａ、出力ゲート１２ａを形成する。次に、
これらの電極１１ａ、１２ａをマスクとしてボロンをイ
オン注入して、電荷転送のバリアとなるｐ- 型拡散層４
を形成する［図２（ａ）］。
膜厚のゲート酸化膜（図示なし）を形成し、ＳｉＨ4 を
用いたＣＶＤ 法により膜厚０．８μｍの多結晶シリコ
ン膜を形成する。リンをイオン注入して低抵抗化した
後、フォトリソグラフィ法によりパターニングして電荷
転送電極１１ａ、出力ゲート１２ａを形成する。次に、
これらの電極１１ａ、１２ａをマスクとしてボロンをイ
オン注入して、電荷転送のバリアとなるｐ- 型拡散層４
を形成する［図２（ａ）］。
【００１４】次に、電荷転送電極１１ａおよび出力ゲー
ト１２ａをマスクとしてゲート酸化膜をエッチング除去
し、その後新たに半導体基板上に膜厚１０００Åのゲー
ト酸化膜を形成するとともに電極１１ａ、１２ｂの表面
にシリコン酸化膜（いずれも図示なし）を形成する。次
に、ＣＶＤ 法により膜厚０．８μｍの多結晶シリコン
膜を堆積し、リンをイオン注入して低抵抗化した後、フ
ォトリソグラフィ法によりパターニングして電荷転送電
極１１ｂ、出力ゲート１２ｂ、リセットゲート１３およ
びゲート電極１４、１５を形成する［図２（ｂ）］。
ト１２ａをマスクとしてゲート酸化膜をエッチング除去
し、その後新たに半導体基板上に膜厚１０００Åのゲー
ト酸化膜を形成するとともに電極１１ａ、１２ｂの表面
にシリコン酸化膜（いずれも図示なし）を形成する。次
に、ＣＶＤ 法により膜厚０．８μｍの多結晶シリコン
膜を堆積し、リンをイオン注入して低抵抗化した後、フ
ォトリソグラフィ法によりパターニングして電荷転送電
極１１ｂ、出力ゲート１２ｂ、リセットゲート１３およ
びゲート電極１４、１５を形成する［図２（ｂ）］。
【００１５】その後、図１に示すように、リセットゲー
ト１３、ゲート電極１４、１５をマスクとしてリンを
２．５×１０15cm-2程度イオン注入してｎ+ 型拡散層
５、６、９を形成し、ＣＶＤ法によりＢＰＳＧ（Boro-P
hospho-Silicate Glass ）を堆積して層間絶縁膜（図示
なし）を形成し、コンタクトホールを形成した後、アル
ミニウム膜の堆積とそのパターニングによりＡｌ配線を
形成する。
ト１３、ゲート電極１４、１５をマスクとしてリンを
２．５×１０15cm-2程度イオン注入してｎ+ 型拡散層
５、６、９を形成し、ＣＶＤ法によりＢＰＳＧ（Boro-P
hospho-Silicate Glass ）を堆積して層間絶縁膜（図示
なし）を形成し、コンタクトホールを形成した後、アル
ミニウム膜の堆積とそのパターニングによりＡｌ配線を
形成する。
【００１６】このようにして形成した電荷転送装置で
は、ソースフォロワの駆動トランジスタが埋め込みチャ
ネル型となったことにより、１／ｆノイズを低減化する
ことができる。すなわち、例えば、ゲート電極をＬ＝６
μｍ、Ｗ＝１０μｍとするとき１／ｆノイズを従来タイ
プ同一サイズのトランジスタの場合と比較して半分以下
に減少させることができた。また、Ｌ＝４μｍ、Ｗ＝７
μｍで作製した本発明の実施例の場合には、従来例タイ
プでＬ＝６μｍ、Ｗ＝１０μｍの場合と比較して感度は
２０％向上し、１／ｆノイズは従来タイプ以下にするこ
とができた。また、本実施例では、駆動トランジスタの
チャネル部の不純物濃度プロファイルがイオン注入条件
によりほぼ決定されるため、閾値電圧ＶT のばらつきを
抑えることができる。したがって、上記の製造方法を採
用することにより、ソースフォロワのオフセット電圧
（浮遊拡散層がリセット状態にあるときのソースフォロ
ワを出力電圧）を安定化させることができる。
は、ソースフォロワの駆動トランジスタが埋め込みチャ
ネル型となったことにより、１／ｆノイズを低減化する
ことができる。すなわち、例えば、ゲート電極をＬ＝６
μｍ、Ｗ＝１０μｍとするとき１／ｆノイズを従来タイ
プ同一サイズのトランジスタの場合と比較して半分以下
に減少させることができた。また、Ｌ＝４μｍ、Ｗ＝７
μｍで作製した本発明の実施例の場合には、従来例タイ
プでＬ＝６μｍ、Ｗ＝１０μｍの場合と比較して感度は
２０％向上し、１／ｆノイズは従来タイプ以下にするこ
とができた。また、本実施例では、駆動トランジスタの
チャネル部の不純物濃度プロファイルがイオン注入条件
によりほぼ決定されるため、閾値電圧ＶT のばらつきを
抑えることができる。したがって、上記の製造方法を採
用することにより、ソースフォロワのオフセット電圧
（浮遊拡散層がリセット状態にあるときのソースフォロ
ワを出力電圧）を安定化させることができる。
【００１７】以上好ましい実施例について説明したが、
本発明は上記実施例に限定されるものではなく、特許請
求の範囲に記載された本願発明の要旨内において各種の
変更が可能である。例えば、実施例では、２層の多結晶
シリコンを用いて電荷転送電極を形成していたが、１層
あるいは３層以上の多結晶シリコン膜を用いるようにし
てもよい。また、負荷トランジスタＱL をも埋め込みチ
ャネル型にすることができる。
本発明は上記実施例に限定されるものではなく、特許請
求の範囲に記載された本願発明の要旨内において各種の
変更が可能である。例えば、実施例では、２層の多結晶
シリコンを用いて電荷転送電極を形成していたが、１層
あるいは３層以上の多結晶シリコン膜を用いるようにし
てもよい。また、負荷トランジスタＱL をも埋め込みチ
ャネル型にすることができる。
【００１８】
【発明の効果】以上説明したように、本発明による電荷
転送装置の出力回路は、ソースフォロワの駆動トランジ
スタのチャネル部を埋め込み型としたものであるので、
本発明によれば、浮遊拡散層の全容量を小さくするた
め、浮遊拡散層と接続した駆動トランジスタのゲート電
極の面積を小さくしても１／ｆノイズを大きくしないよ
うにすることができる。したがって、本発明によれば、
高感度にかつ高いＳ／Ｎ比で信号電荷の検出が可能な電
荷転送装置を提供することができる。
転送装置の出力回路は、ソースフォロワの駆動トランジ
スタのチャネル部を埋め込み型としたものであるので、
本発明によれば、浮遊拡散層の全容量を小さくするた
め、浮遊拡散層と接続した駆動トランジスタのゲート電
極の面積を小さくしても１／ｆノイズを大きくしないよ
うにすることができる。したがって、本発明によれば、
高感度にかつ高いＳ／Ｎ比で信号電荷の検出が可能な電
荷転送装置を提供することができる。
【００１９】また、本発明によれば、電荷転送部の埋め
込みチャネル領域と、駆動トランジスタのチャネル部の
ｎ型不純物領域とを同一のドーピング工程により形成し
ているため、工数の増加を抑制することができる。ま
た、駆動トランジスタのチャネル部の不純物濃度プロフ
ァイルをイオン注入条件のみによって決定されるように
したので、このトランジスタの閾値電圧のばらつきを抑
えることができ、オフセット電圧の安定化に資すること
ができる。
込みチャネル領域と、駆動トランジスタのチャネル部の
ｎ型不純物領域とを同一のドーピング工程により形成し
ているため、工数の増加を抑制することができる。ま
た、駆動トランジスタのチャネル部の不純物濃度プロフ
ァイルをイオン注入条件のみによって決定されるように
したので、このトランジスタの閾値電圧のばらつきを抑
えることができ、オフセット電圧の安定化に資すること
ができる。
【図１】 本発明の一実施例の出力部付近の状態を示す
断面図。
断面図。
【図２】 図１の実施例の製造方法を説明するための工
程断面図。
程断面図。
【図３】 従来例の断面図。
【図４】 図３の断面でのポテンシャルプロファイル。
１ ｎ型半導体基板 ２ ｐ型不純物層 ３ 埋め込みチャネル領域 ３ａ 浮遊拡散層 ４ ｐ- 型拡散層 ５、６、９ ｎ+ 型拡散層 ７ ｎ型不純物領域 ８ ｐ型不純物領域 １０ ｎ- 型拡散層 １１ａ、１１ｂ 電荷転送電極 １２ａ、１２ｂ 出力ゲート １３ リセットゲート １４、１５ ゲート電極
Claims (4)
- 【請求項１】 電荷転送領域と該電荷転送領域上に絶縁
膜を介して設けられた複数の電荷転送電極を有する電荷
転送部と、 該電荷転送部から出力ゲートを介して転送電荷を受け取
る浮遊拡散層と、 該浮遊拡散層の電位を所定の値にリセットするリセット
手段と、 前記浮遊拡散層にゲート電極が接続された駆動トランジ
スタと該駆動トランジスタのソースに接続された負荷素
子とを含むソースフォロワと、 を備える電荷転送装置において、 前記駆動トランジスタのチャネル部がソース、ドレイン
領域の導電型と同一の導電型を有する深い不純物拡散層
と、これと反対導電型の浅い不純物拡散層で構成されて
いることを特徴とする電荷転送装置。 - 【請求項２】 第１導電型半導体領域の表面領域内に第
２導電型の不純物を選択的にイオン注入して電荷転送部
の電荷転送領域と、信号電荷の転送を受ける浮遊拡散層
にゲート電極が接続された、ソースフォロワの駆動トラ
ンジスタの深いチャネル部とを形成する工程と、前記駆
動トランジスタの深いチャネル部上に第１導電型の不純
物をイオン注入して前記駆動トランジスタの浅いチャネ
ル部を形成する工程と、前記電荷転送部の電荷転送電極
と前記駆動トランジスタのゲート電極とを形成する工程
と、前記第１導電型半導体領域の表面領域内に第２導電
型の不純物を選択的に導入して前記駆動トランジスタの
ソース・ドレイン領域を形成する工程と、を含むことを
特徴とする電荷転送装置の製造方法。 - 【請求項３】 深いチャネル部の不純物拡散層深さと浅
いチャネル部の不純物拡散層深さとが、前記第２導電型
不純物のイオン注入工程と前記第１導電型不純物のイオ
ン注入工程におけるイオン注入エネルギーのレベルによ
ってほぼ決定されることを特徴とする請求項２記載の電
荷転送装置の製造方法。 - 【請求項４】 前記第２導電型不純物のイオン注入が３
００ｋｅＶ以上の加速エネルギーで行われ、前記第１導
電型不純物のイオン注入が１００ｋｅＶ以下の加速エネ
ルギーで行われることを特徴とする請求項２記載の電荷
転送装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28575593A JPH07122733A (ja) | 1993-10-21 | 1993-10-21 | 電荷転送装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28575593A JPH07122733A (ja) | 1993-10-21 | 1993-10-21 | 電荷転送装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122733A true JPH07122733A (ja) | 1995-05-12 |
Family
ID=17695636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28575593A Pending JPH07122733A (ja) | 1993-10-21 | 1993-10-21 | 電荷転送装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122733A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1339104A2 (en) | 2001-12-27 | 2003-08-27 | Fuji Photo Film Co., Ltd. | Solid-state image capturing device and imaging apparatus using the same |
| JP2006120679A (ja) * | 2004-10-19 | 2006-05-11 | Sony Corp | 固体撮像装置 |
| JP2006319185A (ja) * | 2005-05-13 | 2006-11-24 | Sony Corp | 半導体装置およびその製造方法 |
| JP2010192917A (ja) * | 2010-04-05 | 2010-09-02 | Sony Corp | 固体撮像装置 |
| US7939859B2 (en) | 2008-05-22 | 2011-05-10 | Panasonic Corporation | Solid state imaging device and method for manufacturing the same |
| US8878261B2 (en) | 2012-05-29 | 2014-11-04 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2015043497A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社ニコン | 固体撮像装置及び電子カメラ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713764A (en) * | 1980-06-27 | 1982-01-23 | Fujitsu Ltd | Charge detector |
| JPS62257767A (ja) * | 1986-04-30 | 1987-11-10 | Nec Corp | Ｍｏｓ電界効果トランジスタおよび半導体装置 |
| JPH01211966A (ja) * | 1988-02-18 | 1989-08-25 | Fujitsu Ltd | 固体撮像素子およびその製造方法 |
-
1993
- 1993-10-21 JP JP28575593A patent/JPH07122733A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713764A (en) * | 1980-06-27 | 1982-01-23 | Fujitsu Ltd | Charge detector |
| JPS62257767A (ja) * | 1986-04-30 | 1987-11-10 | Nec Corp | Ｍｏｓ電界効果トランジスタおよび半導体装置 |
| JPH01211966A (ja) * | 1988-02-18 | 1989-08-25 | Fujitsu Ltd | 固体撮像素子およびその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1339104A2 (en) | 2001-12-27 | 2003-08-27 | Fuji Photo Film Co., Ltd. | Solid-state image capturing device and imaging apparatus using the same |
| EP1339104A3 (en) * | 2001-12-27 | 2007-11-21 | FUJIFILM Corporation | Solid-state image capturing device and imaging apparatus using the same |
| US7372496B2 (en) | 2001-12-27 | 2008-05-13 | Fujifilm Corporation | Solid-state image capturing device and imaging apparatus using the same |
| JP2006120679A (ja) * | 2004-10-19 | 2006-05-11 | Sony Corp | 固体撮像装置 |
| US7759706B2 (en) | 2004-10-19 | 2010-07-20 | Sony Corporation | Solid-state imaging device having impurities with different diffusion coefficients |
| JP2006319185A (ja) * | 2005-05-13 | 2006-11-24 | Sony Corp | 半導体装置およびその製造方法 |
| US7939859B2 (en) | 2008-05-22 | 2011-05-10 | Panasonic Corporation | Solid state imaging device and method for manufacturing the same |
| JP2010192917A (ja) * | 2010-04-05 | 2010-09-02 | Sony Corp | 固体撮像装置 |
| US8878261B2 (en) | 2012-05-29 | 2014-11-04 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2015043497A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社ニコン | 固体撮像装置及び電子カメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691663B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
| JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
| US20030228736A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6653694B1 (en) | Reference voltage semiconductor | |
| JPH118352A (ja) | 半導体集積回路装置及びその製造方法 | |
| EP0492144A2 (en) | Charge-coupled device and solid-state imaging device | |
| JPH01205470A (ja) | 半導体装置およびその製造方法 | |
| KR100317102B1 (ko) | 모스반도체장치및그제조방법 | |
| JPH07122733A (ja) | 電荷転送装置およびその製造方法 | |
| JPH05102179A (ja) | 半導体装置及びその製造方法 | |
| JPH0265254A (ja) | 半導体装置 | |
| JPH0352218B2 (ja) | ||
| JP3162440B2 (ja) | 固体撮像装置の製造方法 | |
| JPS6393149A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0870122A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2613960B2 (ja) | 半導体集積回路 | |
| JP2904068B2 (ja) | 半導体装置の製造方法 | |
| JP3392595B2 (ja) | Ｍｏｓキャパシタおよびその製造方法 | |
| JP3203903B2 (ja) | 半導体装置 | |
| JPH08153866A (ja) | 固体撮像素子及びその製造方法 | |
| JP2002057222A (ja) | 半導体装置およびその製造方法 | |
| JP3320495B2 (ja) | 固体撮像装置 | |
| JP2724889B2 (ja) | 電荷転送素子 | |
| JPS6193641A (ja) | 半導体装置 | |
| JPS6029229B2 (ja) | 半導体集積回路装置 |