JPS6393149A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JPS6393149A JPS6393149A JP61238832A JP23883286A JPS6393149A JP S6393149 A JPS6393149 A JP S6393149A JP 61238832 A JP61238832 A JP 61238832A JP 23883286 A JP23883286 A JP 23883286A JP S6393149 A JPS6393149 A JP S6393149A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- main electrode
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 230000006698 induction Effects 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 31
- 238000003384 imaging method Methods 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000035945 sensitivity Effects 0.000 abstract description 13
- 238000000926 separation method Methods 0.000 abstract description 6
- 230000003287 optical effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 206010034960 Photophobia Diseases 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100145155 Escherichia phage lambda cIII gene Proteins 0.000 description 1
- 101150090280 MOS1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- DWSWCPPGLRSPIT-UHFFFAOYSA-N benzo[c][2,1]benzoxaphosphinin-6-ium 6-oxide Chemical compound C1=CC=C2[P+](=O)OC3=CC=CC=C3C2=C1 DWSWCPPGLRSPIT-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は固体撮像装置及びその製造方法に関するもので
、本発明による固体撮像装置は高感度、低雑音で小型な
もので家庭用ムービーカメラから放送用のテレビカメラ
などへの応用及びその高感度なことを利用した天体観測
用ビデオカメラなどへの利用の他スチルカメラなど静止
画像の撮映などへも適用できる。
、本発明による固体撮像装置は高感度、低雑音で小型な
もので家庭用ムービーカメラから放送用のテレビカメラ
などへの応用及びその高感度なことを利用した天体観測
用ビデオカメラなどへの利用の他スチルカメラなど静止
画像の撮映などへも適用できる。
従来のSIT(静電誘導トランジスタ(以下SITと略
す))イメージセンサはn+基板上につくられたSIT
の主電極の一つが共通になっている構造のもので高感度
、低雑音、墓逗,高集積化といった特長があった。
す))イメージセンサはn+基板上につくられたSIT
の主電極の一つが共通になっている構造のもので高感度
、低雑音、墓逗,高集積化といった特長があった。
従来のSITイメージセンサは高感度,低雑音、高速と
いった特長があったが、更に一層高感度で微弱光の検出
限界に優れたものにするためには各画素を構成するSI
Tをノーマリ−オンに近いものにする必要があり、従来
のSITイメージセンサでは一画素を構成するSITの
主電極の1つが全ての画素に渡って共通になっているこ
とから、ノーマリ−オンに近いSITで画素を構成する
ことは画素間分離を悪くしてしまうという点で難かしか
った。
いった特長があったが、更に一層高感度で微弱光の検出
限界に優れたものにするためには各画素を構成するSI
Tをノーマリ−オンに近いものにする必要があり、従来
のSITイメージセンサでは一画素を構成するSITの
主電極の1つが全ての画素に渡って共通になっているこ
とから、ノーマリ−オンに近いSITで画素を構成する
ことは画素間分離を悪くしてしまうという点で難かしか
った。
ノーマリ−オンに近い非常に光感度に優れたSITを1
画素として1画素1トランジスタという、構造のシンプ
ルなイメージセンサを構成するには、SITの全ての電
極が独立している構造にすればよい。本発明ではSIT
の全ての電極を独立させて、各画素の光分離をU溝で行
うことで、高感度でありながら画素分離が完全に行える
ようにした。更にそのノーマリ−オンに近い非常に微弱
光検出感度に優れたSITから成る光検出部と、その光
検出部の走査の為のMOSトランジスタを構成された読
み出し回路を同一基板に同時プロセスによって製作する
方法を提供する。
画素として1画素1トランジスタという、構造のシンプ
ルなイメージセンサを構成するには、SITの全ての電
極が独立している構造にすればよい。本発明ではSIT
の全ての電極を独立させて、各画素の光分離をU溝で行
うことで、高感度でありながら画素分離が完全に行える
ようにした。更にそのノーマリ−オンに近い非常に微弱
光検出感度に優れたSITから成る光検出部と、その光
検出部の走査の為のMOSトランジスタを構成された読
み出し回路を同一基板に同時プロセスによって製作する
方法を提供する。
p基板上にSITの主電極の1つとなるn+埋め込み層
を分離すること1とよって、高光感度なノーマリ−オン
に近いSITを一画素としても、信号読み出し線におけ
る画素間のクロストークを完全におさえることができる
。さらに各画素をU溝分離することで光分離を良くし、
かつ開口率を上げ、高集積化できる。又p基板上にn+
埋め込み層を有する構造のために短波長光に対する相対
感度を上げることができる。
を分離すること1とよって、高光感度なノーマリ−オン
に近いSITを一画素としても、信号読み出し線におけ
る画素間のクロストークを完全におさえることができる
。さらに各画素をU溝分離することで光分離を良くし、
かつ開口率を上げ、高集積化できる。又p基板上にn+
埋め込み層を有する構造のために短波長光に対する相対
感度を上げることができる。
SITとMOSトランジスタを同時プロセスとすること
で使用するマスクも17枚と少なくてすむ。
で使用するマスクも17枚と少なくてすむ。
さらに基板のバイアス電圧を変化させることで光電変換
特性のγ特性を可変型とすることができる。
特性のγ特性を可変型とすることができる。
第1図は本発明の固体撮像装置の実施例を示す1画素分
のSITの概略断面図と,そのSITから成る光検出部
の読み出し回路を構成するMOS}ランジスタの1つの
概略断面図である。
のSITの概略断面図と,そのSITから成る光検出部
の読み出し回路を構成するMOS}ランジスタの1つの
概略断面図である。
第1図のSITにおいて、p型シリコン基板1の上に,
SITのドレイン又はソースとなるn+埋め込みドレイ
ン2(ここでは仮にドレインとする)が各画素毎に又は
少なくとも一列方向にのみ共通となるように分離されて
いる。この分離はポリシリコン7′の充填されたU溝7
及びそのU溝の下面に設けられたp+埋込領域6による
。このn+埋め込みドレイン2の上には高抵抗のn−型
エピタキシャル層5が形成され、このn−型エピタキシ
ャル層5の表面部分にp+アゲート及びそのp+アゲー
トの間にn+ソース3がp+ゲート領域4の方がn中領
域3よりも深くなるように形成されている。ここで本発
明の縦型構造のSITではn+領域3又はn+埋め込み
層2のどちらをソースとしても動作が可能であり、読み
出し方法の違いによりそれは決定される。
SITのドレイン又はソースとなるn+埋め込みドレイ
ン2(ここでは仮にドレインとする)が各画素毎に又は
少なくとも一列方向にのみ共通となるように分離されて
いる。この分離はポリシリコン7′の充填されたU溝7
及びそのU溝の下面に設けられたp+埋込領域6による
。このn+埋め込みドレイン2の上には高抵抗のn−型
エピタキシャル層5が形成され、このn−型エピタキシ
ャル層5の表面部分にp+アゲート及びそのp+アゲー
トの間にn+ソース3がp+ゲート領域4の方がn中領
域3よりも深くなるように形成されている。ここで本発
明の縦型構造のSITではn+領域3又はn+埋め込み
層2のどちらをソースとしても動作が可能であり、読み
出し方法の違いによりそれは決定される。
p+ゲート4の上には、ゲート酸化膜8を絶縁物としポ
リシリコン4′を電極としたMOSキャパシタが形成さ
れている。このキャパシタが入射光に応じて発生したキ
ャリアを蓄積する。開口率を上げるためn+ソース3は
ポリシリコン3′によって電極がとられ、そのポリシリ
コンの一部分の上にAL’R極3 が形成されている。
リシリコン4′を電極としたMOSキャパシタが形成さ
れている。このキャパシタが入射光に応じて発生したキ
ャリアを蓄積する。開口率を上げるためn+ソース3は
ポリシリコン3′によって電極がとられ、そのポリシリ
コンの一部分の上にAL’R極3 が形成されている。
前記n 埋め込みドレイン2はシリコン基板の表面から
電極をとるために、n+領域2′がシリコン基板の表面
からn+埋め込みドレイン2に接するように形成されて
いる。
電極をとるために、n+領域2′がシリコン基板の表面
からn+埋め込みドレイン2に接するように形成されて
いる。
以上が本発明の固体撮像装置の光検出器の一画素を構成
するSITの構造上の特徴である。
するSITの構造上の特徴である。
第1図はさらに上で説明したSITと同時プロセスによ
って作られる、読み出し回路を構成するMOSトランジ
スタの1つの概略断面図が示しであるが、これは、n−
型エピタキシャル層5上にpウェル領域9がその下面が
p型基板1に接するように形成されそのpウェル上にn
“主電極10.11が、又そのpウェル上面にゲート酸
化膜13、ポリシリコンゲート12′などが形成されて
いる。
って作られる、読み出し回路を構成するMOSトランジ
スタの1つの概略断面図が示しであるが、これは、n−
型エピタキシャル層5上にpウェル領域9がその下面が
p型基板1に接するように形成されそのpウェル上にn
“主電極10.11が、又そのpウェル上面にゲート酸
化膜13、ポリシリコンゲート12′などが形成されて
いる。
p型シリコン基板1にはAL電極1 が全面に形成され
ており、n 埋め込みドレイン2に対してバイアスをか
けられるようになっている第1図に示される1つのSI
Tが一画素を構成し、そのSIT複数から成る光検出部
と、その光検出部のMOSトランジスタによって構成さ
れた読み出し回路から成る本発明の固体■像装置は、第
2図を参照して以下に説明する本発≠キキ壽明の固体撮
像装置の製造方法の実施例により得ることができる。
ており、n 埋め込みドレイン2に対してバイアスをか
けられるようになっている第1図に示される1つのSI
Tが一画素を構成し、そのSIT複数から成る光検出部
と、その光検出部のMOSトランジスタによって構成さ
れた読み出し回路から成る本発明の固体■像装置は、第
2図を参照して以下に説明する本発≠キキ壽明の固体撮
像装置の製造方法の実施例により得ることができる。
まず、第2図fatに示す様に比抵抗4〜6Ω・備のp
型(100)Si基板1を準備する。裏面に5iOz2
1を表面に5iOi20をウェット酸化によって膜厚5
000人程度人程成する。マスク工程を経て、p+埋込
層6を、5iO220をマスクとしてB(ボロン)を不
純物ドーズ量1 x 10”c1!I”−”で加速電圧
50kVでイオン注入しアニールして形成する。ウェッ
ト酸化1こよって酸化し、マスク工程を経て、n+埋込
み層2を、SiO2をマスクとしてAsを不純物ドーズ
ffi I X 10”α″′で加速電圧80 kVで
イオン注入しアニールして形成する。
型(100)Si基板1を準備する。裏面に5iOz2
1を表面に5iOi20をウェット酸化によって膜厚5
000人程度人程成する。マスク工程を経て、p+埋込
層6を、5iO220をマスクとしてB(ボロン)を不
純物ドーズ量1 x 10”c1!I”−”で加速電圧
50kVでイオン注入しアニールして形成する。ウェッ
ト酸化1こよって酸化し、マスク工程を経て、n+埋込
み層2を、SiO2をマスクとしてAsを不純物ドーズ
ffi I X 10”α″′で加速電圧80 kVで
イオン注入しアニールして形成する。
次に第2図(blに示す様に表面のSiO2をエツチン
グ除去し、ウェット酸化によって膜厚600八程度の5
iOz22をウェット酸化により形成する。
グ除去し、ウェット酸化によって膜厚600八程度の5
iOz22をウェット酸化により形成する。
次に第2図(C1に示すようにn−型エピタキシャル層
5を成長させる前に、そのn−型エピタキシャル層6の
p基板1からのオートドープによるp反転を防ぐために
、MOSトランジスタのpウェルとなる部分以外をマス
ク工程によりレジスト23をマスクとし5iOz22を
通してP(リン)を5 X IQ”cIR−” ノ不
純物ドース量テJi00”kV(7)加速電圧でイオン
注入し、第2図(diに示す様にアニーリングしn型の
層24を形成する。さらに表面を酸化し、S iOzの
厚さを1500人程度Luておく(SiOz25)。こ
のとき裏面には保護のためのポリシリコン26を例えば
LPCVD法などにより形成しておく。
5を成長させる前に、そのn−型エピタキシャル層6の
p基板1からのオートドープによるp反転を防ぐために
、MOSトランジスタのpウェルとなる部分以外をマス
ク工程によりレジスト23をマスクとし5iOz22を
通してP(リン)を5 X IQ”cIR−” ノ不
純物ドース量テJi00”kV(7)加速電圧でイオン
注入し、第2図(diに示す様にアニーリングしn型の
層24を形成する。さらに表面を酸化し、S iOzの
厚さを1500人程度Luておく(SiOz25)。こ
のとき裏面には保護のためのポリシリコン26を例えば
LPCVD法などにより形成しておく。
次に第2図(e)に示す様に表面の5iCh25を全面
にわたってエツチング除去し、厚さ5〜6μm程度の高
抵抗のn−型エピタキシャル層5を形成する。このn−
型エピタキシャル層5の厚さは光検出器となるSITの
電気的特性や分光感度特性などを考慮して決定される。
にわたってエツチング除去し、厚さ5〜6μm程度の高
抵抗のn−型エピタキシャル層5を形成する。このn−
型エピタキシャル層5の厚さは光検出器となるSITの
電気的特性や分光感度特性などを考慮して決定される。
このときp+埋込み居6、n+埋込み層2はn−型エピ
タキシャル層中にも拡散して広がっている。
タキシャル層中にも拡散して広がっている。
更に第2図ば)に示す様に裏面のポリシリコン26をエ
ツチング除去し、表面にはウェット酸化によって膜厚6
00人程人程5iO227を形成する。
ツチング除去し、表面にはウェット酸化によって膜厚6
00人程人程5iO227を形成する。
マスク工程を経てレジスト28をマスクとして5iOz
27を通してBを2 X 10”α−2の不純物ドーズ
量で100 kVの加速電圧でイオン注入し、第2図(
glに示すよう1こアニーリングしpウェル9を形成す
るが、後の工程を考えBの熱拡散深さは所望のものより
浅くなっている。
27を通してBを2 X 10”α−2の不純物ドーズ
量で100 kVの加速電圧でイオン注入し、第2図(
glに示すよう1こアニーリングしpウェル9を形成す
るが、後の工程を考えBの熱拡散深さは所望のものより
浅くなっている。
次に、5iO227をさらにウェット酸化によって膜厚
5500人程度人程る。(SiOz29)マスク工程を
経てレジスト30をマスクとしてSiO’lヒSiをエ
ツチングして深さ4〜5μm、幅3μm程度のU溝7を
形成する。
5500人程度人程る。(SiOz29)マスク工程を
経てレジスト30をマスクとしてSiO’lヒSiをエ
ツチングして深さ4〜5μm、幅3μm程度のU溝7を
形成する。
さらに第2図(hlに示す様にSiをスライドエツチン
グし、Uaの壁面をドライ酸化によって膜厚1500人
の5iOz7’を形成する。ポリシリコン31をU溝7
に充填するように、例えばLPGVDなどによって形成
する。ポリシリコン31.5iO229をU溝7部分を
除いてエツチング除去する。
グし、Uaの壁面をドライ酸化によって膜厚1500人
の5iOz7’を形成する。ポリシリコン31をU溝7
に充填するように、例えばLPGVDなどによって形成
する。ポリシリコン31.5iO229をU溝7部分を
除いてエツチング除去する。
次に、第2図(1+に示す様にウェット酸化によって膜
厚5000人程度O3iOz32を形成する。
厚5000人程度O3iOz32を形成する。
U溝7はポリシリコン7′によって充填されている。
更に第2図(jlに示す様にマスク工程を経て、n+埋
込み層の電極領域2′を、領域2′の上面がエツチング
除去された5iO232をマスクとしPをデポさせ、p
を熱拡散法により拡散しn+電極領域2′を形成するが
、後の工程を考えてpの熱拡散深さは所望の深さよりは
浅くなっている。
込み層の電極領域2′を、領域2′の上面がエツチング
除去された5iO232をマスクとしPをデポさせ、p
を熱拡散法により拡散しn+電極領域2′を形成するが
、後の工程を考えてpの熱拡散深さは所望の深さよりは
浅くなっている。
次に、第2図(k) lこ示す様にPSG33.5i(
h32をエツチング除去した後、膜厚600人程人程5
iCh34を形成し、MOSl−ランジスタのp+チャ
ンネルストッパ領域16となる領域に、マスク工程を経
てp+チャンネルストッパ領域16となる部分の上面が
取り除かれたレジスト36及び5i3N435をマスク
としてBを不純物ドーズ量5 X IQ”cM−”
テ加速電圧100 kV ティオン注入する。5isN
435は例えばCVD法などによって形成する。
h32をエツチング除去した後、膜厚600人程人程5
iCh34を形成し、MOSl−ランジスタのp+チャ
ンネルストッパ領域16となる領域に、マスク工程を経
てp+チャンネルストッパ領域16となる部分の上面が
取り除かれたレジスト36及び5i3N435をマスク
としてBを不純物ドーズ量5 X IQ”cM−”
テ加速電圧100 kV ティオン注入する。5isN
435は例えばCVD法などによって形成する。
更に第2図+01iこ示す様にマスク工程を経てMOS
トランジスタを形成するところを除いて5i3N435
をプラズマエツチングで取り除く。
トランジスタを形成するところを除いて5i3N435
をプラズマエツチングで取り除く。
次に、第2図(m+に示す様に5i3N435をマスク
としてLOGO3によってフィールド酸化膜14を形成
するが、5jsNa35をプラズマエツチングによって
除去した後、マスク工程を経てSITのp+アゲート及
びn+ソース又はドレイン3となるそれぞれの上面はエ
ツチング除去されている。さらに前記LOGO3とそれ
につづくアニーリングによってn中電極領域2′及びp
ウェル9、p+チャンネルストッパ領域10が熱拡散に
よってそれぞれ所望の深さに形成される。
としてLOGO3によってフィールド酸化膜14を形成
するが、5jsNa35をプラズマエツチングによって
除去した後、マスク工程を経てSITのp+アゲート及
びn+ソース又はドレイン3となるそれぞれの上面はエ
ツチング除去されている。さらに前記LOGO3とそれ
につづくアニーリングによってn中電極領域2′及びp
ウェル9、p+チャンネルストッパ領域10が熱拡散に
よってそれぞれ所望の深さに形成される。
次に、第2図+01に示す様にウェット酸化によって6
00人程人程厚さの5iO237を第2図+01の工程
でエツチング除去された5iOz14の部分(SITの
p+アゲートびn+ソース又はドレインとなるそれぞれ
の領域の上面)1こ形成する。A6羽を蒸着するが、M
OSトランジスタの領域とSITのn+ソース又はドレ
インとなる領域の上面を除いてマスク工程を経てエツチ
ング除去する。更に第2図+01に示す様にこのA13
8とS 1oz14をマスクとしてBを不純物ドーズ量
5 X 1015cl!1−2で加速電圧50kVでイ
オン注入し、A138をエツチング除去した後アニーリ
ングしてSITのp+アゲートを深さ3μm程度に形成
する。このp+アゲートの間隔及び深さがSITの特性
を最も良く決めるものの1つであり、あらかじめ光検出
器として最適なSITとなるよう決められる。5iO2
37をスライドエツチングにより除去する。
00人程人程厚さの5iO237を第2図+01の工程
でエツチング除去された5iOz14の部分(SITの
p+アゲートびn+ソース又はドレインとなるそれぞれ
の領域の上面)1こ形成する。A6羽を蒸着するが、M
OSトランジスタの領域とSITのn+ソース又はドレ
インとなる領域の上面を除いてマスク工程を経てエツチ
ング除去する。更に第2図+01に示す様にこのA13
8とS 1oz14をマスクとしてBを不純物ドーズ量
5 X 1015cl!1−2で加速電圧50kVでイ
オン注入し、A138をエツチング除去した後アニーリ
ングしてSITのp+アゲートを深さ3μm程度に形成
する。このp+アゲートの間隔及び深さがSITの特性
を最も良く決めるものの1つであり、あらかじめ光検出
器として最適なSITとなるよう決められる。5iO2
37をスライドエツチングにより除去する。
次に、第2図(p)に示す様にSITのp+ゲート上の
MOSキャパシタを構成するSing 8及びMOSl
−ランジスタのゲート酸化膜13を形成するが、これは
例えば1100℃においてOz+HC#の雰囲気中で約
13分酸化することにより得られた厚さ700人程人程
5iCh膜である。
MOSキャパシタを構成するSing 8及びMOSl
−ランジスタのゲート酸化膜13を形成するが、これは
例えば1100℃においてOz+HC#の雰囲気中で約
13分酸化することにより得られた厚さ700人程人程
5iCh膜である。
次にMOSトランジスタをデプレション型とするか、エ
ンハンスメント型とするかによってマスク工程を経てイ
オン注入によりチャンネルドープを行う。第2図(pl
ではE/D M OSインバータの負荷トランジスタと
なるデプレション型のMOSトランジスタを形成する場
合を示している。このMIWPをレジスト39をマスク
として例えば不純物ドーズ量2−OX 10”c*−”
で加速電圧120kVでイオン注入する。エンハンスメ
ント型とする場合はBを例えば不純物ドースf!に5
xlO”tytt−”テ加速電圧60kvティオン注入
する。
ンハンスメント型とするかによってマスク工程を経てイ
オン注入によりチャンネルドープを行う。第2図(pl
ではE/D M OSインバータの負荷トランジスタと
なるデプレション型のMOSトランジスタを形成する場
合を示している。このMIWPをレジスト39をマスク
として例えば不純物ドーズ量2−OX 10”c*−”
で加速電圧120kVでイオン注入する。エンハンスメ
ント型とする場合はBを例えば不純物ドースf!に5
xlO”tytt−”テ加速電圧60kvティオン注入
する。
更Iζ、第2図(q)に示す様lこマスク工程を経てレ
ジスト40をマスクとしてSITのn+ソース又はドレ
イン3の電極をとるためのコンタクトホールとMOSト
ランジスタの電極をとるためのコンタクトホールを5i
Ozをエツチング除去して形成する。
ジスト40をマスクとしてSITのn+ソース又はドレ
イン3の電極をとるためのコンタクトホールとMOSト
ランジスタの電極をとるためのコンタクトホールを5i
Ozをエツチング除去して形成する。
次に、第2図(rlに示す様lcpがドープされたn型
ポリシリ:7:/(DOPO3)をCVD法によって表
面に形成し、SITのp+アゲート上のポリシリコン電
極4’、S I Tのソース又はドレイン3のポリシリ
コン電極3’、MOSトランジスタの絶縁ゲート電極1
2’、M OSトランジスタのドレイン電極10′及び
図中には示されていないが配線として用いるポリシリコ
ンなどを除いて、マスク工程を経てレジストをマスクと
してDOPO3をプラズマエツチングによって取り除く
。
ポリシリ:7:/(DOPO3)をCVD法によって表
面に形成し、SITのp+アゲート上のポリシリコン電
極4’、S I Tのソース又はドレイン3のポリシリ
コン電極3’、MOSトランジスタの絶縁ゲート電極1
2’、M OSトランジスタのドレイン電極10′及び
図中には示されていないが配線として用いるポリシリコ
ンなどを除いて、マスク工程を経てレジストをマスクと
してDOPO3をプラズマエツチングによって取り除く
。
次に、第2図fslに示す様に5iCh・14とDOP
O8をマスクとして5iOz13を通してpを不純物ド
ーズ量3 X IQ16art−”で加速電圧110k
Vでイオン注入し、P S Gt−CVDによって厚さ
4000人程度人程成した後アニーリングによってMO
3I−ランジスタのn+ソース10及びn+ドレイン1
1を深さ約1,5μ772に、SITのn”ソース又は
ドレイン3を深さ約1μmに形成する。
O8をマスクとして5iOz13を通してpを不純物ド
ーズ量3 X IQ16art−”で加速電圧110k
Vでイオン注入し、P S Gt−CVDによって厚さ
4000人程度人程成した後アニーリングによってMO
3I−ランジスタのn+ソース10及びn+ドレイン1
1を深さ約1,5μ772に、SITのn”ソース又は
ドレイン3を深さ約1μmに形成する。
更に第2図ft+に示すようにAl電極をとるためニコ
ンタクトホール41を形成するが、2回のマスク工程を
経て、PSG、5i(hの順にエツチングして形成する
。
ンタクトホール41を形成するが、2回のマスク工程を
経て、PSG、5i(hの順にエツチングして形成する
。
次1ど、第2図(u)1ζ示す様に裏面の5tozをエ
ツチング除去し、表面と裏面にAlを蒸着し、マスク工
程を経て不要なAlをエツチング除去する。
ツチング除去し、表面と裏面にAlを蒸着し、マスク工
程を経て不要なAlをエツチング除去する。
以上第2図を参照して説明した本発明の製造方法は微弱
光検出感度に優れ、画素分離が完全ジスタを同一のシリ
コン基板上に同時プロセスで製作するのに適した製造方
法で、使用するマスクも17枚と少なくて済む。
光検出感度に優れ、画素分離が完全ジスタを同一のシリ
コン基板上に同時プロセスで製作するのに適した製造方
法で、使用するマスクも17枚と少なくて済む。
上で説明した製造方法ではp基板上に製作する方法につ
いて説明したが、同様の製造方法で、不純物密度が10
18(7)−3以上のp+の基板上に厚さ約5μ程度で
不純物密度が1012〜IQ14aI!””のp一層を
有する基板上に製作してもよい。この基板を使うことで
p基板のバイアス電圧の効き方を良くすることができる
。
いて説明したが、同様の製造方法で、不純物密度が10
18(7)−3以上のp+の基板上に厚さ約5μ程度で
不純物密度が1012〜IQ14aI!””のp一層を
有する基板上に製作してもよい。この基板を使うことで
p基板のバイアス電圧の効き方を良くすることができる
。
次に本発明の固体撮像装置を構成する光検出器のSIT
のマトリクスの構成方法とその光検出部の読み出し方法
を回路例を上げて本発明の固体撮像装置の動作をあわせ
て簡単に説明する。
のマトリクスの構成方法とその光検出部の読み出し方法
を回路例を上げて本発明の固体撮像装置の動作をあわせ
て簡単に説明する。
第3図fatに本発明の固体撮像装置の構成と読み出し
回路の1例を、第3図(C)に読み出しパルスのタイミ
ングチャートを示す。
回路の1例を、第3図(C)に読み出しパルスのタイミ
ングチャートを示す。
第3図fatに示した本発明の固体撮像装置の構成と読
み出し回路例では、第1図に示した本発明の光検出器と
なる5IT50はn+埋め込み層2をソースとし、n−
エピタキシャル層5の表面に設けられたn+領域3をド
レインとする倒立動作で、ゲート上に設けられたMOS
キャパシタ51の一方の電極4′ が垂直アドレス線8
oに接続され、ソースはその垂直アドレス線(資)に平
行な埋め込み線82に、ドレインは水平出力線81に接
続されている。第3図(C)のパルスタイミングに従っ
て、まずOTによってトランスファーMOSトランジス
タ53がON状態のときにOPによってプリチャージM
OSトランジスタ52をON状態1こすることによって
水平出力線81はプリチャージ電源57によっである電
位(それは5IT50の動作点によって決められる)に
充電され、その後垂直アドレス線80にOG なるパル
スが加えられると、埋め込み線82に接続されたスイッ
チMOSトランジスタ59がON状態となるとともに、
その垂直アドレス線1こ接続されている−列のSITは
、一定の期間TLIに5IT50に入射した光によって
チャンネル内の空乏層で発生したホールがp+アゲート
に蓄積されていてゲートをバイアスしていてそこへXa
なるパルスがキャパシタ51を通して加えられると入
射光に応じた放電を起す。従ってOGのパルス電位はS
ITの特性上最適な値に設定されている。
み出し回路例では、第1図に示した本発明の光検出器と
なる5IT50はn+埋め込み層2をソースとし、n−
エピタキシャル層5の表面に設けられたn+領域3をド
レインとする倒立動作で、ゲート上に設けられたMOS
キャパシタ51の一方の電極4′ が垂直アドレス線8
oに接続され、ソースはその垂直アドレス線(資)に平
行な埋め込み線82に、ドレインは水平出力線81に接
続されている。第3図(C)のパルスタイミングに従っ
て、まずOTによってトランスファーMOSトランジス
タ53がON状態のときにOPによってプリチャージM
OSトランジスタ52をON状態1こすることによって
水平出力線81はプリチャージ電源57によっである電
位(それは5IT50の動作点によって決められる)に
充電され、その後垂直アドレス線80にOG なるパル
スが加えられると、埋め込み線82に接続されたスイッ
チMOSトランジスタ59がON状態となるとともに、
その垂直アドレス線1こ接続されている−列のSITは
、一定の期間TLIに5IT50に入射した光によって
チャンネル内の空乏層で発生したホールがp+アゲート
に蓄積されていてゲートをバイアスしていてそこへXa
なるパルスがキャパシタ51を通して加えられると入
射光に応じた放電を起す。従ってOGのパルス電位はS
ITの特性上最適な値に設定されている。
このときp+アゲートに蓄積されたホールはソースには
き出され一定のポテンシャルにリフレッシュされる。
き出され一定のポテンシャルにリフレッシュされる。
またOGによって選択されない垂直アドレス線上のSI
Tは埋め込み線のスイッチMOSトランジスタがOFF
’状態1こあるので、入射光に応じてチャンネルのポテ
ンシャルが下がっていても水平出力線の放電には寄与し
ない。
Tは埋め込み線のスイッチMOSトランジスタがOFF
’状態1こあるので、入射光に応じてチャンネルのポテ
ンシャルが下がっていても水平出力線の放電には寄与し
ない。
次にOGの立下がりとともにトランスファーMOSトラ
ンジスタ53をOFF状態にすることによってSITの
放電量がトランスファーキャパシタ55の放電量として
そのトランスファーキャパシタ55に記憶される。水平
シフトレジスタ71からJ21’s なるパルスを第
3図(C1のパルスタイミングに従って発生させ、その
O3によってスイッチMOSトランジスタ54を順次O
N状態にすることによってトランスファーキャパシタ5
5に記憶された光情報を、トランスファーキャパシタ5
5のビデオ電源58による充電によって負荷抵抗56に
よる電圧降下として出力端子60に順次プリチャージM
OSトランジスタ52、トランスフy−MOSトランジ
スタ53、スイッチMOSトランジスタ54.59及び
垂直シフトレジスタ70、水平シフトレジスタ71が同
時プロセスによってSITと同一基板上につくられたM
OSトランジスタから成っている。
ンジスタ53をOFF状態にすることによってSITの
放電量がトランスファーキャパシタ55の放電量として
そのトランスファーキャパシタ55に記憶される。水平
シフトレジスタ71からJ21’s なるパルスを第
3図(C1のパルスタイミングに従って発生させ、その
O3によってスイッチMOSトランジスタ54を順次O
N状態にすることによってトランスファーキャパシタ5
5に記憶された光情報を、トランスファーキャパシタ5
5のビデオ電源58による充電によって負荷抵抗56に
よる電圧降下として出力端子60に順次プリチャージM
OSトランジスタ52、トランスフy−MOSトランジ
スタ53、スイッチMOSトランジスタ54.59及び
垂直シフトレジスタ70、水平シフトレジスタ71が同
時プロセスによってSITと同一基板上につくられたM
OSトランジスタから成っている。
トランスファーキャパシタ55を大きくすることで出力
を大きくすることができるが、このトランスファーキャ
パシタはMOSトランジスタのp+チャンネルストッパ
16上に、SITのp+アゲート上の絶縁ポリシリコン
ゲートをつくる工程とまったく同じ工程でポリシリコン
電極をつくることで製作することができる。
を大きくすることができるが、このトランスファーキャ
パシタはMOSトランジスタのp+チャンネルストッパ
16上に、SITのp+アゲート上の絶縁ポリシリコン
ゲートをつくる工程とまったく同じ工程でポリシリコン
電極をつくることで製作することができる。
垂直シフトレジスタ70及び水平シフトレジスタ71は
例えばE/DMOSインバータによるシフトレジスタと
スーパーバッファによって構成することができる。
例えばE/DMOSインバータによるシフトレジスタと
スーパーバッファによって構成することができる。
第3図(blに本発明の固体撮像装置の読み出し方法の
別の一例を、第3図(C)に読み出しパルスのタイミン
グチャートを示す。
別の一例を、第3図(C)に読み出しパルスのタイミン
グチャートを示す。
第3図(b)に示す読み出し方法例では、第1図に示し
た本発明の光検出器となる5IT50は正立動作である
。つまりn中塊め込み層2をドレインとし、n−エピタ
キシャル届5の表面のn+領域3をソースとして用いる
。
た本発明の光検出器となる5IT50は正立動作である
。つまりn中塊め込み層2をドレインとし、n−エピタ
キシャル届5の表面のn+領域3をソースとして用いる
。
回路の構成は第3図(alと同じである。
第3図fclのパルスタイミングに従って、まずOTに
よってトランスファーMOSl−ランジメタ53がON
状態のときにOp によってプリチャージMOSトラン
ジスタ52をON状態1こすることによって水平出力線
をO電圧にし1次に垂直アドレス線80に、121’a
なるパルスが加えられると、埋め込み線82に接続
されたスイッチMOSトランジスタ59がON状態とな
ってビデオ電源57/によってSITをバイアスすると
ともに、その垂直アドレス線に接続されている一列のS
ITは、入射光量に応じた放電をし、水平出力線81を
充電する。
よってトランスファーMOSl−ランジメタ53がON
状態のときにOp によってプリチャージMOSトラン
ジスタ52をON状態1こすることによって水平出力線
をO電圧にし1次に垂直アドレス線80に、121’a
なるパルスが加えられると、埋め込み線82に接続
されたスイッチMOSトランジスタ59がON状態とな
ってビデオ電源57/によってSITをバイアスすると
ともに、その垂直アドレス線に接続されている一列のS
ITは、入射光量に応じた放電をし、水平出力線81を
充電する。
次にOGの立下りとともにトランスファーMOSトラン
ジスタ53をOFF状態にすることでSITの放電量が
トランスファーキャパシタ551こ充電された電荷量と
して記憶される。水平シフトレジスタからO5なるパル
スを第3図(C1のパルスタイミングに従って発生させ
、そのJ21’sによってスイッチMOSトランジスタ
54を順次ON状態にすることによってトランスファー
キャパシタ55に記憶された光情報を、負荷抵抗56に
よる放電として出力端子60に順次電気信号として出力
される。
ジスタ53をOFF状態にすることでSITの放電量が
トランスファーキャパシタ551こ充電された電荷量と
して記憶される。水平シフトレジスタからO5なるパル
スを第3図(C1のパルスタイミングに従って発生させ
、そのJ21’sによってスイッチMOSトランジスタ
54を順次ON状態にすることによってトランスファー
キャパシタ55に記憶された光情報を、負荷抵抗56に
よる放電として出力端子60に順次電気信号として出力
される。
以下同様に垂直シフトレジスタ70からOGなるパルス
を発生させて垂直アドレス線を選択していく。
を発生させて垂直アドレス線を選択していく。
本発明の固体撮像装置はその構造において主電極の一方
が隣接画素間で分離されることからSITの特性として
ノーマリ−オフ型のみならず電流増幅率を高く設計した
ノーマリ−オン型に近いデバイスをも集積化配列するこ
とができるため極めて高光感度な固体撮像装置が提供で
きる。
が隣接画素間で分離されることからSITの特性として
ノーマリ−オフ型のみならず電流増幅率を高く設計した
ノーマリ−オン型に近いデバイスをも集積化配列するこ
とができるため極めて高光感度な固体撮像装置が提供で
きる。
第4図は本発明による固体撮像装置;こよる光電変換特
性を示す図である。横軸は入射光量で。
性を示す図である。横軸は入射光量で。
入射光の波長は655nmである。たて軸は出力端子6
0での出力電圧で暗状態との出力電圧差をとっている。
0での出力電圧で暗状態との出力電圧差をとっている。
本発明1こよる光電変換特性は第3図fblによる読み
出し方法Iこよって得られたものである。
出し方法Iこよって得られたものである。
従来のSITイメージセンサに比較して極めて高光感度
なことがわかる。S/N比60 dB 以上、ダイナ
ミックレンジ80dB以上及び最小受光パワー5 X
10−’μW / cIII!以下という値を達成して
いる。
なことがわかる。S/N比60 dB 以上、ダイナ
ミックレンジ80dB以上及び最小受光パワー5 X
10−’μW / cIII!以下という値を達成して
いる。
さらに第5図は本発明の固体撮像装置の光電変換特性の
r特性がp基板のバイアスを変えることで可変すること
ができることを表す図で、横軸は入射光量で、入射光の
波長は655nmである。たて軸は出力端子60にあら
れれた出力電圧の暗状態との出力電圧差をとっている。
r特性がp基板のバイアスを変えることで可変すること
ができることを表す図で、横軸は入射光量で、入射光の
波長は655nmである。たて軸は出力端子60にあら
れれた出力電圧の暗状態との出力電圧差をとっている。
読み出し方法は第3図(b)に示したものである。基板
のソースに対するバイアスをO〜−5vと変化させるこ
とによってr値を0.42から5と変化させている。
のソースに対するバイアスをO〜−5vと変化させるこ
とによってr値を0.42から5と変化させている。
第6図は分光感度特性である。入射光量を一定1こ保ち
ながら波長を400 n mから1010 nmと変化
させである。本発明の固体撮像装置は従来のSITイメ
ージセンサと比較して短波長の感度が非常に向上してい
ることがわかる。
ながら波長を400 n mから1010 nmと変化
させである。本発明の固体撮像装置は従来のSITイメ
ージセンサと比較して短波長の感度が非常に向上してい
ることがわかる。
第1図はSITとMOSトランジスタの概略断面図、第
2図はSITとMOSトランジスタの同時プロセスの説
明のための概略断面図、第3図は本発明の固体撮像装置
の動作の説明のた巳 めの図、第4図、第5図、第6図は発明の詳細な説明す
るための図で、それぞれ光電変換特性の比較、r特性、
分光感度特性の図である。
2図はSITとMOSトランジスタの同時プロセスの説
明のための概略断面図、第3図は本発明の固体撮像装置
の動作の説明のた巳 めの図、第4図、第5図、第6図は発明の詳細な説明す
るための図で、それぞれ光電変換特性の比較、r特性、
分光感度特性の図である。
Claims (4)
- (1)縦型静電誘導トランジスタを1画素の光検出器と
する固体撮像装置で、その縦型静電誘導トランジスタが
、高抵抗な第1の層とその第1の層とは導電型の異なる
低抵抗な第2の層からなるシリコンウェハに作られた、
前記第1の層の表面に形成された少なくとも1つの第1
の主電極領域、その第1の主電極領域をはさむように前
記第1の層の表面から前記第1の主電極より深く形成さ
れたゲート領域、そのゲート領域の上面に少なくともそ
の一部分に第1の絶縁物によって絶縁され前記ゲ ート領域とキャパシタを形成するよう設けられた第1の
絶縁ゲート領域を備えた縦型静電誘導トランジスタで、
第2の主電極が前記第1の層と前記第2の層の間に前記
第2の層とは導電型の異なる、前記第1の主電極と対向
して設けられた低抵抗な第1の領域から成り、その第1
の領域は表面から電極をとれるように前記第1の領域と
導電型の同じ第2の領域が表面から前記第1の領域に接
するよう形成されており、隣接した前記縦型静電誘導ト
ランジスタが壁面が第2の絶縁物によって覆われた第1
のポリシリコンが充填されたU溝によって分離され、前
記第1の領域も前記U溝とそのU溝の下面に設けられた
前記第1の領域とは導電型の異なる低抵抗な第3の領域
によって分離されていることを特徴とする固体撮像装置
。 - (2)前記固体撮像装置の走査のためのスイッチMOS
トランジスタと、前記固体撮像装置の読み出しのための
走査パルスを発生させるシフトレジスタを構成するMO
Sトランジスタが前記固体撮像装置の前記第1の層中に
前記第2の層と導電型の同じウェルが第2の層に接する
ように形成され、前記MOSトランジスタの第3の主電
極及び第4の主電極が前記ウェルの上面に形成され第2
のポリシリコ ンが第3の絶縁物で絶縁されて前記MOSトランジスタ
の第2の絶縁ゲート領域となるよう製作されて前記固体
撮像装置の読み出し 回路となっていることを特徴とする前記特許請求の範囲
第1項記載の固体撮像装置。 - (3)前記縦型静電誘導トランジスタからなる光検出器
の光電変換特性のγ特性を、前記第2の層と前記第1の
領域との電位を変化させることで制御することを特徴と
する前記特許請求の範囲第1項又は第2項記載の固体撮
像装置。 - (4)前記縦型静電誘導トランジスタと前記MOSトラ
ンジスタを前記シリコンウェハ上に同時に製作する前記
特許請求の範囲第2項記載の固体撮像装置の製造方法に
おいて、 (i)前記第2の層となるシリコン基板上に前記第3の
領域を形成するための第1の不純 物ドーピングをしアニーリングによって前 記第3の領域を形成し、さらに前記第2の 層となる前記シリコン基板上に前記第1の 領域を形成するための第2の不純物ドーピ ングをしアニーリングによって前記第1の 領域を形成することによって前記第3の領 域が前記第1の領域よりも前記シリコン 基板に深く形成した後、 (ii)前記シリコン基板上に前記第1の領域及び前記
第3の領域をはさむように前記第1 の層をシリコンのエピタキシャル成長によ って形成するが、前記シリコン基板からの オートドープによって前記第1の層の前記 縦型静電誘導トランジスタのチャンネルと なる部分が所望の導電型及び所望の比抵抗 率とならないことを防ぐために前記第1の 層と導電型の同じ第3の層を前記シリコン 基板の前記第1の領域及び第3の領域と同 じ面の前記ウェルの形成される部分を除い た部分に形成した後前記エピタキシャル 成長を行い、 (iii)前記第1の層の上面から前記MOSトランジ
スタの前記ウェルを形成するための第 3の不純物ドーピングを行いアニーリング によって前記ウェルよりも浅い領域を作り、(iv)前
記U溝を形成するためのエッチングを行い、前記U溝を
前記第3の領域に達する 深さに形成し、前記U溝表面に前記第2の 絶縁物となる第1の酸化膜を形成し、第1 のポリシリコンで充填し、 (v)前記第2の領域を形成するための第3の不純物ド
ーピング、前記MOSトランジス タのチャンネルストッパを形成するための 第4の不純物ドーピングを行った後、アニ ーリングによって前記ウェル、前記第2の 領域、前記チャンネルストッパを形成し、 (vi)前記MOSトランジスタを形成する部分以外の
前記第1の層の上面にLOCOSに よってフィールド酸化膜を形成し、前記縦 型静電誘導トランジスタの前記ゲート領域
と前記第1の主電極領
域をセルフアラインにて形成するために前記フィールド
酸化膜 の前記ゲート領域の上面部分と前記フィー ルド酸化膜の前記第1の主電極領域の上面 部分を同時に同じマスクによって除去し、 (vii)前記縦型静電誘導トランジスタの前記ゲート
領域の形成後、前記第2の絶縁物とな る第2の酸化膜及び前記第1の絶縁物とな る第3の酸化膜を同時に形成し、 (viii)前記MOSトランジスタのチャンネルドー
プを行った後、 (ix)前記縦型静電誘導トランジスタの前記ゲート領
域と前記キャパシタを形成するため の前記第1の絶縁ゲート領域及び前記第1 の主電極領域及び前記第1の主電極の第1 の電極領域と前記MOSトランジスタの前 記第2の絶縁ゲート領域及び前記第3の主 電極の第2の電極領域及び前記第4の主電 極の第3の電極領域としてDOPOSを同 時に形成し、 (x)前記縦型静電誘導トランジスタの前記第1の主電
極領域と、前記MOSトランジス タの前記第3の主電極及び前記第4の主電 極を同時に形成する ことを特徴とする前記特許請求の範囲第2項記載の固体
撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61238832A JPH069236B2 (ja) | 1986-10-07 | 1986-10-07 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61238832A JPH069236B2 (ja) | 1986-10-07 | 1986-10-07 | 固体撮像装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6393149A true JPS6393149A (ja) | 1988-04-23 |
JPH069236B2 JPH069236B2 (ja) | 1994-02-02 |
Family
ID=17035935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61238832A Expired - Fee Related JPH069236B2 (ja) | 1986-10-07 | 1986-10-07 | 固体撮像装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH069236B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086826A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
EP1551062A2 (en) * | 2003-12-30 | 2005-07-06 | Dongbu Electronics Co., Ltd. | Complementary metal oxide semiconductor image sensor and method for fabricating the same |
EP1381087A3 (en) * | 2002-07-10 | 2005-09-14 | Fuji Photo Film Co., Ltd. | Solid-state image pick-up device |
JP2006059842A (ja) * | 2004-08-17 | 2006-03-02 | Sony Corp | 半導体装置及びその製造方法 |
-
1986
- 1986-10-07 JP JP61238832A patent/JPH069236B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086826A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
JP4482253B2 (ja) * | 2001-09-12 | 2010-06-16 | 浜松ホトニクス株式会社 | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
EP1381087A3 (en) * | 2002-07-10 | 2005-09-14 | Fuji Photo Film Co., Ltd. | Solid-state image pick-up device |
EP1551062A2 (en) * | 2003-12-30 | 2005-07-06 | Dongbu Electronics Co., Ltd. | Complementary metal oxide semiconductor image sensor and method for fabricating the same |
EP1551062A3 (en) * | 2003-12-30 | 2006-07-12 | Dongbu Electronics Co., Ltd. | Complementary metal oxide semiconductor image sensor and method for fabricating the same |
US7244632B2 (en) | 2003-12-30 | 2007-07-17 | Dongbu Electronics Co., Ltd. | Complementary metal oxide semiconductor image sensor and method for fabricating the same |
JP2006059842A (ja) * | 2004-08-17 | 2006-03-02 | Sony Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH069236B2 (ja) | 1994-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2781425B2 (ja) | 固体撮像装置の製造方法 | |
JPH0666446B2 (ja) | 固体撮像素子 | |
JPH0578191B2 (ja) | ||
JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
JPH0454987B2 (ja) | ||
JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
US4947224A (en) | Solid state image sensing device with photodiode to reduce smearing | |
JP2001308304A (ja) | 固体撮像素子の製造方法 | |
EP0118568B1 (en) | Semiconductor image pickup device | |
US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
JPS6393149A (ja) | 固体撮像装置及びその製造方法 | |
JP2002124657A (ja) | Cmosイメージセンサ | |
JPS61141177A (ja) | 半導体光検出装置 | |
JPH07122733A (ja) | 電荷転送装置およびその製造方法 | |
JP2812003B2 (ja) | 固体撮像素子及びその駆動方法 | |
JPS5933865A (ja) | 固体撮像素子 | |
JPS639968A (ja) | 静電誘導トランジスタイメ−ジセンサの素子分離法 | |
JP3105781B2 (ja) | 固体撮像装置 | |
JPS6372151A (ja) | 固体撮像装置及びその製造方法 | |
JPS6388861A (ja) | 固体撮像装置及びその製造方法 | |
JPS5812477A (ja) | 固体撮像素子 | |
JPH069237B2 (ja) | 固体撮像装置及びその製造方法 | |
JPS6388862A (ja) | 固体撮像装置の製造方法 | |
JPS6372152A (ja) | 固体撮像装置及びその製造方法 | |
JP2576813B2 (ja) | 縦形オーバーフローイメージセンサーの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |