JP2576813B2

JP2576813B2 - 縦形オーバーフローイメージセンサーの製造方法

Info

Publication number: JP2576813B2
Application number: JP7120667A
Authority: JP
Inventors: 正治浜崎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-04-22
Filing date: 1995-04-22
Publication date: 1997-01-29
Anticipated expiration: 2012-01-29
Also published as: JPH0846167A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、縦形オーバーフローイ
メージセンサー、特に、スメア、ブルーミングをより小
さくした縦形オーバーフローイメージセンサーの製造方
法に関する。

【０００２】

【背景技術】固体撮像装置は被写体の高照度部分からの
強い光によって過剰電荷が発生し、その過剰電荷によっ
て再生画像が損なわれるブルーミング、スメア現象が発
生するという大きな欠点を有し、これが実用化を阻む大
きな要因となる。そこで、隣接するチャンネル間にオー
バーフロードレインを設け、該オーバーフロードレイン
によって過剰電荷を吸収するようにする等の対策が講じ
られた。しかしながら、隣接チャンネル間にオーバーフ
ロードレインを設けることは開口率を低くしてしまうと
いう問題を生じる。そのため、開口率を低くすることな
く過剰電荷を吸収できるようにすべく案出されたのが縦
形オーバーフロー構造のイメージセンサーである。

【０００３】図８は縦形オーバーフロー構造を有する電
荷結合ディバイス（以下「ＣＣＤ」という。）の光セン
サーのセルの断面構造を示すものである。同図におい
て、ａはＮ^- 型の半導体基板、ｂは半導体基板ａの表面
上に形成されたＰ型半導体ウェルで、その接合深さは感
光素子下において浅く、転送領域下下において深くされ
ている。ｃはフォトダイオード型の感光素子で、Ｐ型半
導体ウェルｂの接合深さの浅い領域の表面に選択的に形
成されたＮ⁺ 型半導体領域からなる。ｄはＰ型半導体ウ
ェルｂ表面において感光素子ｃを囲繞するように形成さ
れたチャンネルストッパで、Ｐ⁺ 型半導体領域からな
る。ｅはＰ型半導体ウェルｂの表面に形成されたＮ⁺ 型
の垂直転送レジスタ、ｆは感光素子ｃと垂直転送レジス
タｅとの間を結ぶ読み出しゲート部で、チャンネルスト
ッパｄの不純物濃度よりも低い濃度のＰ^- 型半導体領域
からなる。ｇは半導体表面を被覆するシリコン酸化膜、
ｈは転送用の電極である。

【０００４】このように、縦形オーバーフロー構造の半
導体光センサーは半導体基板ａがＰ型ではなくＮ型であ
り、Ｎ型の半導体基板ａ上にＰ型半導体ウェルｂを形成
し、該Ｐ型半導体ウェルｂ表面に感光素子ｃ等活性領域
を形成してなるものであり、図９は感光素子ｃの中央部
における深さ方向のポテンシャルプロフィールを示す。
同図において、実線は感光素子ｃに電荷が全く蓄積され
ていない状態におけるポテンシャルを示す。図９から明
らかなように、感光素子ｃとウェルｂとの間に或る高さ
の障壁が形成される。そして、その障壁を越える量の電
荷が感光素子ｃに生じると、その障壁を越える分の電荷
が半導体基板ａの深さ方向に流れる。従って、感光素子
ｃに蓄積される過剰電荷はＰ型半導体ウェルｃを越えて
半導体基板ａに流れ、半導体基板ａに吸収されることに
なり、隣接チャンネル間にオーバーフロードレインを設
ける必要性がなくなる。その結果、開口率を小さくする
ことなく過剰電荷の吸収を行うことができる。

【０００５】又、感光素子ｃの深部において光電変換さ
れた電荷は半導体基板ａに吸収される可能性が強くなる
のでスメアが少なくなるという利点がある。これ等の点
で縦形オーバーフロー構造の半導体光センサーは優れて
いるといえる。

【０００６】

【発明が解決しようとする課題】しかしながら、縦形オ
ーバーフロー構造のイメージセンサーにおいてもブルー
ミングが約１％出てしまい、ブルーミングを完全になく
すことができなかった。その点について図８、図９に従
って具体的に説明する。感光素子ｃを成すフォトダイオ
ードに寄生する容量をＣｇ、フォトダイオードとその周
囲のゲートとの間の容量をＣｐ、フォトダイオードとそ
の周囲のチャンネルストッパｄとの間の容量をＣｐ´、
フォトダイオードと半導体基板ａとの間の容量をＣｂと
すると、次式（１）が成立する。Ｃｇ＝Ｃｐ＋Ｃｐ´＋Ｃｂ・・・（１）

【０００７】そして、感光素子ｃの中性領域の端の深さ
をＸ₁ 、その位置における電位をφ₁ 、ポテンシャルバ
リア、即ち、障壁の頂部の深さをＸ₂ 、その深さＸ₂ の
位置における電位をφ₂ 、基板側の空乏層端の深さを
Ｗ、その電位をφsub とし、又、Ｘ₁ とＸ₂ の間の容量
をＣ₂ 、Ｘ₂ とＷの間の容量をＣ₃ 、φ₁ とφ₂ の差、
即ち、有効障壁高さをφｂとし、感光素子ｃに電荷ΔＱ
が追加されるとすると、φ₁ 、φ₂ 、φｂの変動量Δφ
₁ 、Δφ₂ 、Δφｂは次の式（２）、（３）、（４）に
より表わされる。 Δφ₁ ＝ΔＱ／Ｃｇ・・・（２） Δφ₂ ＝Δφ₁ ・Ｃ₂ ／（Ｃ₂ ＋Ｃ₃ ）・・・（３） Δφｂ＝Δφ₁ −Δφ₂ ＝Δφ₁ ・Ｃ₃ ／（Ｃ₂ ＋Ｃ₃ ）・・・（４）

【０００８】ここで、Ｒ＝（Ｃ₂ ＋Ｃ₃ ）／Ｃ₃ とする
と、Ｒ＝（Ｗ−Ｘ₁ ）／（Ｘ₂ −Ｘ₁ ）・・・（５）従って、上記式（２）、（４）により次式（６）が成立
する。 Δφｂ＝Δφ₁ ／Ｒ＝ΔＱ／Ｒ・Ｃｇ・・・（６）又、光電荷の蓄積時間をｔs （ｔs ＝３０ｍsec ）と
し、ｔ＝０でのφｂをφｂ⁰ とし、光電流をＩｐとす
る。すると、光量がオーバーフローが生じない程度に少
ないと、増加する電荷ΔＱ（エレクトロン、従ってΔＱ
＜０）は次式（７）で表わされる。 ΔＱ＝Ｉｐ・ｔs ・・・（７）

【０００９】ところで、電荷が蓄積されるとその増加電
荷ΔＱに対応して障壁高さが或る量Δφｂ減少する［式
（６）参照］。その結果、φｂが或る程度（約０．５
Ｖ）以下になればオーバーフローを開始する。ここで、
オーバーフロー開始時の光電流をＩｋ、同じく電荷をＱ
ｋ、同じく障壁の高さをφbkとし、又、Ｉｋ＝０．２μ
Ａ／ｃｍ² 、φbk＝０．５Ｖとする。光量が多く光電流
ＩｐがＩｋを越えると、感光素子ｃには一部の電荷しか
蓄積されないので光電流Ｉｐと電荷ΔＱとの関係は直線
性を失い、図１０に示すような曲線で表わされる。そし
て、図１１に示すように障壁（その有効高さφｂ＝φｂ
⁰ ＋Δφｂ［但し、Δφｂ＜０］）を越えて基板ａに流
れる光電流Ｉofは次式（８）で表わされる。

【００１０】Ｉof＝（ｑ・Ｄ・Ｎｄ／Ｌｂ）・ｅｘｐ[ −ｑ（φｂ⁰ ＋Δφｂ）／ｋ・Ｔ] ・・・（８）そして、上記式（８）及び前述の式（６）から、オーバ
ーフロー後の感光素子ｃに蓄積される電荷ΔＱは次式
（９）で表わされる。 ΔＱ＝Ｒ・Ｃｇ（φｂ⁰ −φbk）＋Ｒ・Ｃｇ・（ｋ・Ｔ／ｑ）・ｌｎ（Ｉｐ／Ｉｋ）・・・（９）

【００１１】尚、上記式（８）及び（９）において、ｑ
は１つの電子の持つ電荷、Ｄは電子の拡散係数、Ｎｄは
フォトダイオード（即ち、感光素子ｃ）のドナー濃度、
ｋはボルツマン定数、Ｔは絶対温度、Ｌｂは障壁の有効
長である。上記式（９）から、オーバーフローしてから
感光素子ｃに蓄積される電荷の量は光量のｌｏｇに比例
し、かつ、Ｒ・Ｃｇに比例することが明らかである。

【００１２】上記式（１）〜（９）及び図８乃至図１１
に沿って述べたことを要約すると、ポテンシャルプロフ
ィールは決して不変でなく、感光素子ｃに蓄積される電
荷の量によって変化し、電荷の量が増加するとそれに応
じて障壁のポテンシャルも図９における上側に移動して
しまう。その結果、オーバーフローが開始されても、電
荷蓄積開始時点における障壁を越える電荷のすべてが半
導体基板ａに吸収されてしまうわけではなく、一部は感
光素子ｃ内に蓄積されてしまうことになる。従って、過
剰電荷のすべてを完全に感光素子ｃから基板ａへ排除す
ることができるわけではない。

【００１３】ちなみに、入射光量がオーバーフローを開
始する量からその１０倍に増えることによって生じる信
号電荷ΔＱｄ［＝ΔＱ（１０Ｉｐ）−ΔＱ（Ｉｐ）］は
次式（１０）で表わされる。 ΔＱｄ＝Ｒ・Ｃｇ・（ｋ・Ｔ／ｑ）・ｌｎ１０・・・（１０）そして、その変化に伴う感光素子ｃの電位の変化Δφ
₁ ，ｄは次式（１１）で表わされ、その値だけ減少す
る。 Δφ₁ ，ｄ＝ΔＱｄ／Ｃｇ＝Ｒ・（ｋ・Ｔ／ｑ）・ｌｎ１０・・・（１１）

【００１４】ここで、Ｘ₂ −Ｘ₁ ＝０．５μｍ、Ｗ＝８
μｍ、Ｃｇ＝４×１０^-15 Ｆ、温度が２５℃、Ｒ＝１６
とすると、 Δφ₁ ，ｄ＝０．９２［Ｖ／decade］・・・（１２） ΔＱｄ／ｑ＝２×１０［個／decade］・・・（１３）となる。このような例によればオーバーフローが生じる
ような光が入射された場合と、オーバーフローが生じる
光の１０倍の光が入射された場合とでは、感光素子ｃが
０．９２［Ｖ］も変化し、感光素子ｃに蓄積される電子
の個数も２×１０⁴ 多くなる。

【００１５】更に、光量が大きい場合には過剰電荷がレ
ジスタ側にも流れ込むという問題もある。この点につい
て図１２に従って説明する。図１２は図８のＶ−Ｖ線に
沿う部分のポテンシャルプロフィールの変化を示すもの
であり、同図において破線は感光素子ｃに全く電荷が存
在していない状態におけるプロフィールを、実線はオー
バーフローを開始する状態におけるプロフィールを、２
点鎖線は電荷が多すぎてレジスタｅ側にも電荷が流れ出
すような状態におけるプロフィールを示す。

【００１６】オーバーフロー開始時点における障壁の頂
部と読み出しゲートｆの間の電位差φmgが約１Ｖである
とすると、オーバーフロー開始後光量がオーバーフロー
開始時の光量の１０倍に増加すると、感光素子ｃの電位
は約０．９２Ｖ［前記式（１２）参照のこと］となる。
その結果、φmgは０．０８Ｖとなり、略０Ｖといえる程
度の電位差しかないことになる。即ち、ポテンシャル的
に読出しゲート部ｆと障壁が略同等になる。従って、光
量がオーバーフロー開始における光量の１０倍を越える
と、電荷は半導体基板ａ側へ流れるだけでなく、読み出
しゲート部ｆを通って垂直レジスタｅにも流れ込むとい
う現象も生じ、ブルーミングを生ぜしめる。

【００１７】又、オーバーフロー開始時点における障壁
の頂部と読み出しゲートｆとの間の電位差φmgが前述の
ような１Ｖではなく、２Ｖの場合であっても光量がオー
バーフロー開始時の１００倍を越えると同じようなスメ
アが発生することになる。そして、その場合オーバーフ
ロー開始後に感光素子ｃに蓄積される電子の数（Ｑ／
ｑ）は４万個に達する。上記事項は理論的に導き出した
ものであるが、これは実験によっても裏付けられている
のでその実験結果についても説明する。

【００１８】図１３は実験対象とした半導体光センサー
の断面構造を示すものである。この半導体光センサーは
透明電極型のものであり、ｉはポリシリコンからなる透
明電極である。図１４は感光部の中央部における深さ方
向の不純物濃度分布を示し、同図において、１点鎖線は
アクセプタであるボロンの濃度、破線はドナーであるリ
ンの濃度、そして、実線は半導体の実質的な不純物濃度
を示す。又、図１５は感光部の中央における深さ方向の
ポテンシャルプロフィールを示す。このポテンシャルプ
ロフィールは本願出願人会社が開発したプロセスシュミ
レータにより求めたものである。

【００１９】この装置においては、Ｘ₂ −Ｘ₁ ＝０．４
７μｍ、Ｗ＝９．３８μｍであったので、前記Ｒ[ 前記
式（５）参照] ＝２０である。従って、前述の式（１
０）に基づいてΔＱｄを算出すると、ΔＱｄ＝１．６１
×１０³ 個／１１μｍ²decadeとなる。これに感光部の
面積約６０μｍ² を乗じると、９．６８×１０⁴ ／deca
deという演算結果が得られる。即ち、光量がオーバーフ
ロー開始後その開始時における光量の１０倍の量まで増
加したときの増加電子の数が９．６８×１０⁴ であると
いうことが演算で求められる。これに対して、実験によ
れば、同じプロセスで同じように製造した５つのサンプ
ルについて、１１．１×１０⁴ ／decade、７．０×１０
⁴ ／decade、１２．２×１０⁴ ／decade、９．８×１０
⁴ ／decade、９．３×１０⁴ ／decadeであるという測定
結果が得られた。この５つのサンプルについての平均を
求めれば９．８８×１０⁴ ／decadeとなり、演算により
求めた値とは僅かに２％程度の差異があるに過ぎず、略
一致している。従って、前述の式（１０）は充分に根拠
のあるものといえよう。

【００２０】ところで、上述のように縦形オーバーフロ
ー構造の半導体光センサーに生じるスメアをできるだけ
少なくするために本願発明者が最初に考察したのが前記
式（１１）におけるＲをより小さくすることでる。そし
て、感光部の基本構造を変えることなくＲを小さくする
ためにはＸ₂ をより大きくする（換言すれば、障壁の頂
部をより深いところに位置させるようにする）ことが必
要となり、図１６（Ａ）に示すような不純物濃度分布に
してＰ型半導体ウェル層ｂを厚くすることが好ましいと
考えた。ところが、このようにした場合には図１６
（Ｂ）の実線に示すようななだらかなポテンシャルプロ
フィールになり、電荷が感光素子内に発生しない状態に
おける障壁の頂部の深さＸ₂ は深くすることができる。
しかし、そのようにすると、障壁を成すＰ型半導体ウェ
ルの不純物濃度は必然的に高くすることができない。

【００２１】そして、Ｐ型半導体ウェルの不純物濃度が
低い程電荷蓄積量の違いに基づく障壁のポテンシャルプ
ロフィールの変動量が大きくなる。そして、感光部に電
荷が蓄積されると、それに応じてポテンシャルプロフィ
ールが破線、２点鎖線に示すように変化し、感光部内の
電荷が増える程障壁の深さＸ₂ が浅くなる。従って、電
荷が感光部内に蓄積されないときのＲは小さくても肝腎
のオーバーフローが生じたときのＲは決して小さくはな
らない。しかも、Ｘ₂ が小さくなると分光感度が変化し
てしまうという問題もある。従って、図１６（Ａ）に示
すような不純物濃度分布にすることも決して好ましくな
いことが明らかになった。

【００２２】しかして、本発明は各セルの光電変換によ
り生じた電子を蓄積する第１導電型の電荷蓄積領域と、
それより下側の第１導電型半導体領域との間に上記電荷
蓄積領域から深さ方向への電荷の流れに対する障壁を成
す第２導電型半導体領域を設けた縦形オーバーフローイ
メージセンサーの製造方法において、スメア、ブルーミ
ングの小さな縦形オーバーフローイメージセンサーを製
造できるようにすることを目的とする。

【００２３】

【課題を解決するための手段】請求項１の縦形オーバー
フローイメージセンサーの製造方法は、第２導電型半導
体領域を高エネルギーイオン注入により形成し、その注
入されたイオンが半導体表面から所定距離離れた位置に
所定幅の分布を有するようにすることを特徴とする。

【００２４】

【作用】請求項１の縦形オーバーフローイメージセンサ
ーの製造方法によれば、第２導電型半導体領域を高エネ
ルギーイオン注入により形成し、その注入されたイオン
が半導体基板表面から所定距離離れた位置に所定幅の分
布を有するようにするので、前記式（９）におけるＲを
電荷蓄積量の多少を問わず小さくすることができ、従っ
て、オーバーフロー後に感光素子に蓄積される電荷量を
きわめて少なくすることが可能であり、スメア、ブルー
ミングを有効に防止することができる。

【００２５】

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１及び図２は本発明縦形オーバーフローイメ
ージセンサーの製造方法の一つの実施例を説明するため
のものである。図面において、１はＮ^- 型の半導体基
板、２は該半導体基板１表面上に形成されたＰ型半導体
ウェルで、その接合深さは感光素子下において浅く、転
送領域下において深くされている。このＰ型半導体ウェ
ル２は半導体基板１表面にボロン等のＰ型不純物イオン
を高エネルギーのイオンインプランテーションすること
により形成される。

【００２６】３は半導体ウェル２の表面に形成された真
性半導体層で、例えばエピタキシャル成長法により形成
される。４はフォトダイオード型の感光素子で、真性半
導体層３の表面に選択的にリン等のＰ型不純物を拡散す
ることにより形成されたＮ⁺ 型半導体領域からなる。５
はチャンネルストッパで、真性半導体層３の表面におい
て感光素子４を囲繞するように形成されたＰ⁺ 型半導体
領域からなる。６は真性半導体層３表面に形成されたＮ
⁺ 型の垂直転送レジスタ、７は真性半導体層３の表面に
おいて感光素子４と垂直転送レジスタ６の間を結ぶ読み
出しゲート部で、チャンネルストッパ５の不純物濃度よ
りも低い濃度のＰ型半導体領域からなる。８は半導体表
面を被覆するシリコン酸化膜、９は転送用の電極であ
る。

【００２７】図２（Ａ）は図１に示したイメージセンサ
ーの不純物濃度を示し、同図（Ｂ）はポテンシャルプロ
フィールを示す。このように、図１に示す縦形オーバー
フローイメージセンサーはＰ型半導体ウェル層２の表面
に真性半導体層３を形成し、該真性半導体層３の表面に
感光素子４等を形成してなるものであり、光電変換によ
り生じた電子が蓄積されるＮ⁺ 型の感光素子４と電子の
深さ方向への流れに対して障壁となるＰ型半導体ウェル
２との間に真性半導体からなるバッファ領域１０が位置
せしめられている。そして、このように感光素子４と半
導体ウェル２との間にバッファ領域１０を存在させてい
るので半導体ウェル２からなる障壁の深さＸ₂ を深く
し、障壁を感光素子４の底部から離すことができる。即
ち、Ｘ₂ −Ｘ₁ を大きくすることができる。

【００２８】勿論、図１６（Ａ）、（Ｂ）に示すように
バッファ領域を設けることなく障壁の深さＸ₂ を深くす
ることができるが、このようにした場合には前述のとお
りＰ型半導体ウェルの不純物濃度が必然的に低くなって
しまう。従って、感光素子に電子が蓄積されることによ
ってポテンシャルが大きく変動してしまい、結局、図１
６（Ｂ）の破線、２点鎖線によって示すように、感光素
子４の電荷の蓄積量が多くなった場合における障壁の深
さＸ₂ が浅くなり、前記式（１１）における光量が大の
ときのＲを充分に小さくすることが難しい。

【００２９】しかるに、図１、図２の縦形オーバーフロ
ーイメージセンサーのように、バッファ領域１０を形成
することとすればＰ型の半導体ウェル２の不純物濃度を
低くすることなく障壁の深さＸ₂ を深くしてＸ₂ −Ｘ₁
を大きくすることができる。従って、感光素子４の電荷
蓄積量が増えても障壁の深さＸ₂ は必ずＰ型半導体ウェ
ル２内に収まるため図１６の例と比較してＸ₂ の変動を
抑制することができ、オーバーフローが生じるときにお
けるＲを小さくすることができる。依って、オーバーフ
ロー開始後において感光素子４に蓄積される電荷の量を
少なくすることができる。

【００３０】尚、上記バッファ領域１０は必ずしも真性
半導体にする必要はなく、Ｐ型半導体ウェル２の不純物
濃度よりも低い濃度のＰ型半導体にしても良い。即ち、
半導体ウェル２の形成後半導体表面に真性半導体層３に
代えて不純物濃度の低いＰ^-型半導体層をエピタキシャ
ル成長させ、そのＰ^- 型半導体層表面に感光素子４等を
形成するようにしても良い。図３（Ａ）及び（Ｂ）はそ
のようにしたセンサーの不純物濃度分布及びポテンシャ
ルプロフィールを示す。このようにしても真性半導体か
らなるバッファ領域１０を設けた場合と略同じ効果が得
られる。

【００３１】又、バッファ領域１０をＰ^- 型半導体では
なく、感光素子４の不純物濃度よりも低い濃度のＮ^- 型
半導体により形成するようにしても良い。図４（Ａ）及
び（Ｂ）はＮ^- 型半導体からなるバッファをイオンイン
プランテーションにより形成したセンサーの不純物濃度
分布及びポテンシャルプロフィールを示すものである。
更に又、バッファ領域１０を例えばＰ^- 型半導体とＮ^-
型半導体とからなる２層構造にしても良い。図５（Ａ）
及び（Ｂ）はそのようなセンサーの不純物濃度分布及び
ポテンシャルプロフィールを示すものである。このよう
にバッファ領域１０を多層構造にしても良い。多層構造
のバッファ領域１０としてＰ^- 型半導体とＮ^- 型半導体
とからなるもののほかＰ^- 型半導体と真性半導体とから
なるもの、Ｎ^- 型半導体と真性半導体からなるもの、あ
るいはＰ^- 型半導体とＮ^- 型半導体と真性半導体とから
なる３層構造のものも考えられる。

【００３２】上述したように、バッファ領域１０には種
々の構造のものが考えられるが、どの構造にしても効果
には大きな差異がない。尚、極めて高エネルギー、例え
ば２ＭｅＶでボロンを打ち込むと、図６に示すように、
半導体表面から約３．０μｍ程度の深さを有し、Ｎ ^＋型
電荷蓄積領域の底部から適宜離間した位置にＰ型半導体
領域を形成することができ、しかもその広がりを０．２
μｍ程度に抑制することができ、そのＰ型の半導体領域
と、Ｎ ^＋型電荷蓄積領域の底部との間のＮ−型の半導体
基板のままの部分がバッファ領域１０となる。従って、
Ｐ型半導体ウェルをこのように高エネルギーのイオンイ
ンプランテーションにより半導体表面から３．０μｍの
深さの位置に形成することとすればＷを５μｍ程度にす
ることができる。すると、Ｘ_１を１μｍに設定したとす
ればＲを２にすることができる。その結果、Δψ１，ｄ
＝０．１１［Ｖ／ｄｅｃａｄｅ］とすることができる。
そして、このようにした場合には、当然に、バッファ領
域１０を形成する工程が不要になる。

【００３３】従って、Δφｍｇ＝１Ｖである場合でも受
光量がオーバーフロー開始時の光量の１０⁹ 倍になるま
ではスメアが発生しない。従って、スメアを略完璧に防
止することができる。又、障壁の位置は常にＰ型半導体
ウェル領域にのみ存在するが、Ｐ型半導体ウェル領域の
厚さを例えば０．３μｍというようにきわめて薄くする
ことができるので感光素子への電荷の蓄積量に変化が生
じてもＸ₂ の変化はほとんど生じない。従って、分光感
度が非常に安定する。そして、Ｒを小さくすることによ
って図７に示すように感光素子にオーバーフロー開始時
に蓄積する電荷量を少なくすることができるので、図１
２において示したような垂直転送レジスタへのオーバー
フローが発生するおそれもなくすことができる。

【００３４】

【発明の効果】請求項１の縦形オーバーフローイメージ
センサーの製造方法によれば、第２導電型半導体領域を
高エネルギーイオン注入により形成し、その注入された
イオンが半導体基板表面から所定距離離れた位置に所定
幅の分布を有するようにするので、前記式（９）におけ
るＲを電荷蓄積量の多少を問わず小さくすることがで
き、従って、オーバーフロー後に感光素子に蓄積される
電荷量をきわめて少なくすることが可能であり、スメ
ア、ブルーミングを有効に防止することができる。

【図面の簡単な説明】

【図１】本発明の一つの実施例により製造された縦形オ
ーバーフローイメージセンサーのセルの断面図である。

【図２】（Ａ）は図１のセンサーのセル中心における深
さ方向の不純物濃度分布図、（Ｂ）は同じくポテンシャ
ルプロフィール図である。

【図３】（Ａ）は本発明製造方法により製造された縦形
オーバーフローイメージセンサーの他の例のセル中心に
おける深さ方向の不純物濃度分布図、（Ｂ）は同じくポ
テンシャルプロフィール図である。

【図４】（Ａ）は本発明製造方法により製造された縦形
オーバーフローイメージセンサーの更に他の例のセル中
心における深さ方向の不純物濃度分布図、（Ｂ）は同じ
くポテンシャルプロフィール図である。

【図５】（Ａ）は本発明製造方法により製造された縦形
オーバーフローイメージセンサーの更に他の例のセル中
心における深さ方向の不純物濃度分布図、（Ｂ）は同じ
くポテンシャルプロフィール図である。

【図６】Ｐ型半導体ウェルを高エネルギーのイオンイン
プランテーシヨンにより形成した縦形オーバーフローイ
メージセンサーのセル中心における深さ方向の不純物濃
度分布図である。

【図７】本発明の効果を説明するための光電流と蓄積電
荷量との相関図である。

【図８】従来の縦形オーバーフローイメージセンサーの
セルを示す断面図である。

【図９】図８に示した縦形オーバーフローイメージセン
サーのポテンシャルプロフィール図である。

【図１０】図８に示した縦形オーバーフローイメージセ
ンサーの光電流と感光素子の蓄積電荷量との関係図であ
る。

【図１１】図８に示した縦形オーバーフローイメージセ
ンサーにおいて障壁を越えてオーバーフロー電流が流れ
ることを示す為のポテンシャルプロフィール図である。

【図１２】図８のＶ−Ｖ線に沿う部分のポテンシャルプ
ロフィール図である。

【図１３】実験対象とした透明電極タイプのセンサーの
セルを示す断面図である。

【図１４】図１３に示したセンサーのセル中心における
深さ方向の不純物濃度分布図である。

【図１５】図１３に示したセンサーのセル中心における
深さ方向のポテンシャルプロフィール図である。

【図１６】（Ａ）、（Ｂ）は従来の縦形オーバーフロー
イメージセンサーにおいてＰ型半導体ウェルを深くした
場合の問題を説明するためのもので、（Ａ）は不純物濃
度分布図、（Ｂ）はポテンシャルプロフィール図であ
る。

【符号の説明】

２障壁を成す第２導電型半導体領域４電荷蓄積領域１０バッファ領域

Claims

(57)【特許請求の範囲】

【請求項１】各セルの光電変換により生じた電子を蓄
積する第１導電型の電荷蓄積領域と、それより下側の第
１導電型半導体領域との間に上記電荷蓄積領域から深さ
方向への電荷の流れに対する障壁を成す第２導電型半導
体領域を設けた縦形オーバーフローイメージセンサーの
製造方法において、上記第２導電型半導体領域を高エネルギーイオン注入に
より形成し、その注入されたイオンが上記第１導電型の
電荷蓄積領域の底部から離間した位置に所定幅の分布を
有するようにすることを特徴とする縦形オーバーフロー
イメージセンサーの製造方法