JP3922351B2 - 電荷結合デバイス - Google Patents
電荷結合デバイス Download PDFInfo
- Publication number
- JP3922351B2 JP3922351B2 JP2002031776A JP2002031776A JP3922351B2 JP 3922351 B2 JP3922351 B2 JP 3922351B2 JP 2002031776 A JP2002031776 A JP 2002031776A JP 2002031776 A JP2002031776 A JP 2002031776A JP 3922351 B2 JP3922351 B2 JP 3922351B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- type semiconductor
- semiconductor layer
- positive potential
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ｎ形半導体基板上に形成した電荷結合デバイスに関し、より詳しくは、縦型オーバーフロードレイン構造を備えたその種の電荷結合デバイスに関する。
【０００２】
【従来の技術】
固体撮像素子として使用する電荷結合デバイス（ＣＣＤ）には、ｐ形半導体基板上に形成したＣＣＤ（ｐＳＵＢ−ＣＣＤ）と、ｎ形半導体基板上に形成したＣＣＤ（ｎＳＵＢ−ＣＣＤ）とがある。ｐＳＵＢ−ＣＣＤは、ｎＳＵＢ−ＣＣＤと比べて優れた点が多々あるが、しかしながら、そのオーバーフロードレイン構造を、画素に隣接して設けたドレインを介して過剰電荷を排出する横型オーバーフロードレイン構造とせねばならないため、ＣＣＤの開口率が小さくなり、また、光電変換領域の一部が中性領域となることから近赤外領域でのＭＴＦが悪化するという短所が付随している。
【０００３】
一方、ｎＳＵＢ−ＣＣＤでは、ｎ形半導体基板上に形成したｐ形拡散層から成るｐウェル部を通過させて、ｎ形半導体基板の中へ過剰電荷を排出する縦型オーバーフロードレイン構造（ＶＯＤ）を採用することができるため、横型オーバーフロードレイン構造に付随する上述の短所を回避することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のｎＳＵＢ−ＣＣＤに設けられているＶＯＤは、光電変換領域への入射光量が増大して、蓄積電荷のオーバーフローが発生しはじめるレベルを超えた後も、そこから更に入射光量が増大するにつれて、蓄積電荷が徐々に増大するという性質があった。このように、入射光量がオーバーフロー発生レベルを超えてから更に増大する電荷量は、撮像素子としてのＣＣＤにとって無意味な情報であるにもかかわらず、その余分な電荷もレジスタで転送しなければならないために、ＣＣＤのダイナミックレンジがその分削られてしまうという問題が生じていた。
【０００５】
本発明はかかる事情に鑑み成されたものであり、本発明の目的は、光電変換領域への入射光量がオーバーフロー発生レベルを超えた後には、入射光量が更に増大しても蓄積電荷が殆ど増大することのない、優れたオーバーフロー特性を有するＶＯＤを備えたｎＳＵＢ−ＣＣＤを提供することにある。
【０００６】
【課題を解決するための手段】
上述の目的を達成するため、本発明にかかる電荷結合デバイスは、ｎ形半導体基板上に形成した電荷結合デバイスにおいて、前記ｎ形半導体基板に形成したｐ形拡散層から成る第１ｐウェルと、前記第１ｐウェル上に形成した低ドープｎ形半導体層と、前記低ドープｎ形半導体層にアレイを成すように形成したｎ形拡散領域から成る複数の光電変換領域であって各々が前記複数の光電変換領域の表面に形成した高ドープｐ形拡散領域と前記低ドープｎ形半導体層及び前記第１ｐウェルの対応する部分とでフォトセンサを構成する複数の光電変換領域と、前記低ドープｎ形半導体層に形成したｎ形拡散領域から成る複数の電荷転送路と、前記低ドープｎ形半導体層に形成した高ドープｐ形拡散領域から成る複数のチャネルストップ部であって各々が前記複数の電荷転送路の一側に接して形成された複数のチャネルストップ部と、前記低ドープｎ形半導体層に形成したｐ形拡散領域から成る複数の第２ｐウェル部であって各々が前記複数の電荷転送路の底部に接して形成された複数の第２ｐウェル部と、前記低ドープｎ形半導体層の上面を覆う絶縁層と、前記絶縁層上に前記複数の光電変換領域の各々に対応させて形成した複数のゲート電極とを備え、前記低ドープｎ形半導体層の厚さを前記チャネルストップ部及び前記第２ｐウェル部の深さと比べて十分に大きくすることで、前記第１ｐウェルと前記チャネルストップ部及び前記第２ｐウェル部とが電気的に分離され、前記チャネルストップ部及び前記第２ｐウェル部にグラウンド電位を与え、前記ｎ形半導体基板に第１正電位を印加し、前記第１ｐウェルに第２正電位を印加し、前記第２正電位を前記第１正電位より低くして前記ｎ形半導体基板と前記第１ｐウェルとの間のｐｎ接合に逆方向バイアスがかかるようにすることで縦型オーバーフロードレイン構造が構成され、前記第１ｐウェルの厚さを十分に大きく、前記第１ｐウェルのドーピング濃度を十分に高くすることで、前記第１ｐウェルの厚さの少なくとも一部が中性領域として維持されるようにしたことを特徴とする。
【０００７】
本発明にかかる電荷結合デバイスによれば、縦型オーバーフロードレイン構造（ＶＯＤ）を構成する第１ｐウェルの厚さの一部が常に中性領域として維持され、その中性領域の電位が第２正電位に固定されるため、オーバーフロー電流の大きさによって第１ｐウェルの電位が振られることがない。そのため、光電変換領域への入射光量がオーバーフロー発生レベルを超えた後には、入射光量が更に増大しても蓄積電荷が殆ど増大することがなく、それゆえ、ダイナミックレンジが無駄に消費されることのない、優れたオーバーフロー特性を有するＶＯＤを備えたｎＳＵＢ−ＣＣＤが得られる。
【０００８】
【発明の実施の形態】
以下に本発明の実施の形態について、図面を参照しつつ説明して行く。
図１は本発明の第１の実施の形態にかかる電荷結合デバイスの構造を示した模式的断面図、図２は図１の電荷結合デバイスの２−２線に沿った断面の電位を示した模式図、図３は本発明の第２の実施の形態にかかる電荷結合デバイスの構造を示した模式的断面図である。
【０００９】
図１に模式的断面図で構造を示した本発明の第１の実施の形態にかかる電荷結合デバイス（ＣＣＤ）１０は、固体撮像素子として使用されるものであり、ｎ形半導体基板１２上に形成されている。ｎ形半導体基板１２には、ｐ形拡散層から成る第１ｐウェル１４が形成されており、この第１ｐウェル１４の上に、低ドープｎ形半導体層１６が形成されている。
【００１０】
低ドープｎ形半導体層１６には、ｎ形拡散領域から成る複数の光電変換領域１８がアレイを成すように形成されており、それら光電変換領域１８の各々の表面に、高ドープｐ形拡散領域２０が形成されており、この高ドープｐ形拡散領域２０は、ノイズ低減のための表面ホール蓄積層を画成している。また、それら光電変換領域１８は、その各々が、光電変換領域１８の表面に形成した高ドープｐ形拡散領域２０、低ドープｎ形半導体層１６、及び第１ｐウェル１４の対応する部分と協働してフォトセンサを構成しており、それらフォトセンサは、その各々が、ＣＣＤ１０の１つずつの画素に対応している。
【００１１】
低ドープｎ形半導体層１６には更に、ｎ形拡散領域から成る複数の電荷転送路２２が形成されていると共に、各々にそれら電荷転送路２２に付随する複数のチャネルストップ部２４及び第２ｐウェル部２５が形成されている。１つの電荷転送路２２に付随するチャネルストップ部２４は、その電荷転送路２２の一側に接して形成された高ドープｐ形拡散領域で構成されており、第２ｐウェル部２５はその電荷転送路２２の底部に接して形成された高ドープｐ形拡散領域で構成されている。そして、低ドープｎ形半導体層１６の厚さを、チャネルストップ部２４及び第２ｐウェル部２５の深さと比べて十分に大きくすることで、第１ｐウェル１４とチャネルストップ部２４及び第２ｐウェル部２５とを電気的に完全に分離している。
【００１２】
更に、光電変換領域１８、表面ホール蓄積層２０、電荷転送路２２、チャネルストップ部２４、及び第２ｐウェル部２５を形成した低ドープｎ形半導体層１６の上面を、絶縁層２６で覆い、この絶縁層２６上に、複数の光電変換領域１８の各々に対応させて複数のゲート電極２８を形成してある。
【００１３】
表面ホール蓄積層２０、チャネルストップ部２４、及び第２ｐウェル部２５は接地してあり、それによって、それらにグラウンド電位を与えている。また、ｎ形半導体基板１２には第１正電位Ｅ１を印加し、第１ｐウェル１４には第２正電位Ｅ２を印加している。
【００１４】
特に、図１の実施の形態では、第１ｐウェル１４をｎ形半導体基板１２の端面に露出させ、その露出部を介して第１ｐウェル１４に第２正電位Ｅ２を与えるようにしている。
【００１５】
ｎ形半導体基板１２に印加する第１正電位Ｅ１は固定電圧としており、一方、第１ｐウェルに印加する第２正電位Ｅ２は調節可能な可変電圧としているが、ただし第２正電位Ｅ２は、それを最も高く設定したときでも、第１正電位Ｅ１より低い電位にとどまるようにしてあり、それによって、ｎ形半導体基板１２と第１ｐウェル１４との間のｐｎ接合に逆方向バイアスがかかるようにして、縦型オーバーフロードレイン構造（ＶＯＤ）を構成している。
【００１６】
このＶＯＤは、低ドープｎ形半導体層１６と、第１ｐウェル１４と、ｎ形半導体基板１２とが、夫々、ｎｐｎトランジスタの、エミッタ、ベース、コレクタとして機能することで、光電変換領域１８に入射する光の強度が所定レベルのときに、その光電変換領域１８に蓄積しようとする過剰電荷を、低ドープｎ形半導体層１６から第１ｐウェル１４を通過させて、ｎ形半導体基板１２の中へ排出させるように機能するものである。
【００１７】
図２は、図１のＣＣＤ１０の２−２線に沿った断面の電位を示した模式図である。図中、第１ｐウェル１４に印加する正電位Ｅ２は可変であり、この正電位Ｅ２が比較的低いときには、第１ｐウェル１４と低ドープｎ形半導体層１６との間のｐｎ接合の逆方向バイアスと、第１ｐウェル１４とｎ形半導体基板１２との間のｐｎ接合の逆方向バイアスとは共に大きくなっており、比較的多量の電荷が蓄積してからでなければオーバーフローが発生しない。一方、この正電位Ｅ２が比較的高いときには、第１ｐウェル１４と低ドープｎ形半導体層１６との間のｐｎ接合の逆方向バイアスと、第１ｐウェル１４とｎ形半導体基板１２との間のｐｎ接合の逆方向バイアスとは共に小さくなっており、比較的少量の電荷が蓄積しただけでオーバーフローが発生する。従って、第１ｐウェル１４に印加する第２正電位Ｅ２を調節可能とすることで、オーバーフローが発生する蓄積電荷量を制御可能にしている。
【００１８】
また、第１ｐウェル１４に印加する正電位Ｅ２を低く設定して、第１ｐウェル１４と低ドープｎ形半導体層１６との間のｐｎ接合の逆バイアスと、第１ｐウェル１４とｎ形半導体基板１２との間のｐｎ接合の逆方向バイアスとを共に大きくすると、それらｐｎ接合の空乏層が拡大するが、本発明においては、第１ｐウェル１４の厚さを十分に大きく、第１ｐウェル１４のドーピング濃度を十分に高くすることで、蓄積電荷量の多少にかかわらず、また、正電位Ｅ２の高低にかかわらず、第１ｐウェル１４の厚さの少なくとも一部が常に中性領域として維持されるようにしている。
【００１９】
以上の構成によれば、第１ｐウェル１４とチャネルストップ部２４及び第２ｐウェル部２５とを電気的に分離し、第１ｐウェル１４の厚さの少なくとも一部が常に中性領域として維持されるようにした上で、その中性領域の電位を第２正電位Ｅ２に固定しているため、オーバーフローする電荷の電流の大きさによって第１ｐウェル１４の電位が振られることがない。そのため、光電変換領域への入射光量がオーバーフロー発生レベルを超えた後には、入射光量が更に増大しても蓄積電荷が殆ど増大することがなく、それゆえ、ダイナミックレンジが無駄に消費されることのない、優れたオーバーフロー特性を有するＶＯＤを備えたｎＳＵＢ−ＣＣＤが得られる。
【００２０】
図３は、本発明の第２の実施の形態にかかるＣＣＤ４０の構造を示した模式的断面図である。図１の実施の形態では、第１ｐウェル１４をｎ形半導体基板１２の端面に露出させ、その露出部を介して第１ｐウェル１４に第２正電位Ｅ２を与えるようにしていたが、図３の実施の形態では、下端が第１ｐウェル１４に接続し上端が低ドープｎ形半導体層１６の表面に露出したｐ形半導体領域４２を低ドープｎ形半導体層に形成し、このｐ形半導体領域４２を介して第１ｐウェル１４に第２正電位Ｅ２を与えるようにしている。また、図３の実施の形態では、ｎ形半導体基板１２に高ドープｎ形拡散領域４４を形成し、この高ドープｎ形拡散領域４４を介してｎ形半導体基板１２に第１正電位Ｅ１を与えるようにしている。図３の実施の形態のその他の部分は、図１の実施の形態と同じであり、対応する部分には、図１の実施の形態の説明に用いた参照符号と同じ参照符号を付してある。
【００２１】
図１と図３の実施の形態のいずれにおいても、低ドープｎ形半導体層１６の厚さは１０μｍ以上にすることが好ましく、そうすることによって、一般的なｐＳＵＢ−ＣＣＤと同等の優れた近赤外感度を達成することができる。また、図１と図３の実施の形態のいずれも、その基本構造はｎＳＵＢ−ＣＣＤであるため、一般的なｎＳＵＢ−ＣＣＤの特徴である、低スミア、無残像、高解像度等の長所を全て備えており、オーバーフロー構造が縦型であることによる長所も維持されている。
【００２２】
【発明の効果】
以上の説明から明らかなように、本発明にかかる電荷結合デバイスは、ｎ形半導体基板上に形成した電荷結合デバイスにおいて、前記ｎ形半導体基板に形成したｐ形拡散層から成る第１ｐウェルと、前記第１ｐウェル上に形成した低ドープｎ形半導体層と、前記低ドープｎ形半導体層にアレイを成すように形成したｎ形拡散領域から成る複数の光電変換領域であって各々が前記複数の光電変換領域の表面に形成した高ドープｐ形拡散領域と前記低ドープｎ形半導体層及び前記第１ｐウェルの対応する部分とでフォトセンサを構成する複数の光電変換領域と、前記低ドープｎ形半導体層に形成したｎ形拡散領域から成る複数の電荷転送路と、前記低ドープｎ形半導体層に形成した高ドープｐ形拡散領域から成る複数のチャネルストップであって各々が前記複数の電荷転送路の一側に接して形成された複数のチャネルストップ部と、前記低ドープｎ形半導体層に形成したｐ形拡散領域から成る複数の第２ｐウェル部であって各々が前記複数の電荷転送路の底部に接して形成された複数の第２ｐウェル部と、前記低ドープｎ形半導体層の上面を覆う絶縁層と、前記絶縁層上に前記複数の光電変換領域の各々に対応させて形成した複数のゲート電極とを備え、前記低ドープｎ形半導体層の厚さを前記チャネルストップ部及び前記第２ｐウェル部の深さと比べて十分に大きくすることで、前記第１ｐウェルと前記チャネルストップ部及び前記第２ｐウェル部とが電気的に分離され、前記チャネルストップ部及び前記第２ｐウェル部にグラウンド電位を与え、前記ｎ形半導体基板に第１正電位を印加し、前記第１ｐウェルに第２正電位を印加し、前記第２正電位を前記第１正電位より低くして前記ｎ形半導体基板と前記第１ｐウェルとの間のｐｎ接合に逆方向バイアスがかかるようにすることで縦型オーバーフロードレイン構造が構成され、前記第１ｐウェルの厚さを十分に大きく、前記第１ｐウェルのドーピング濃度を十分に高くすることで、前記第１ｐウェルの厚さの少なくとも一部が中性領域として維持されるようにした。
【００２３】
この構成によれば、縦型オーバーフロードレイン構造を構成する第１ｐウェルの厚さの少なくとも一部が常に中性領域として維持され、その中性領域の電位が第２正電位に固定されるため、オーバーフロー電流の大きさによって第１ｐウェルの電位が振られることがない。従って、光電変換領域への入射光量がオーバーフロー発生レベルを超えた後には、入射光量が更に増大しても蓄積電荷が殆ど増大することがなく、それゆえ、ダイナミックレンジが無駄に消費されることのない、優れたオーバーフロー特性を有する縦型オーバーフロードレイン構造を備えた、ｎ形半導体基板上に形成した電荷結合デバイスが得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる電荷結合デバイスの構造を示した模式的断面図である。
【図２】図１の電荷結合デバイスの２−２線に沿った断面の電位を示した模式図である。
【図３】本発明の第２の実施の形態にかかる電荷結合デバイスの構造を示した模式的断面図である。
【符号の説明】
１０……電荷結合デバイス（ＣＣＤ）、１２……ｎ形半導体基板、１４……第１ｐウェル、１６……低ドープｎ形半導体層、１８……光電変換領域、２２……電荷転送路、２４……チャネルストップ部、２５……第２ｐウェル部、２６……絶縁層、２８……ゲート電極、４０……電荷結合デバイス（ＣＣＤ）。
【発明の属する技術分野】
本発明は、ｎ形半導体基板上に形成した電荷結合デバイスに関し、より詳しくは、縦型オーバーフロードレイン構造を備えたその種の電荷結合デバイスに関する。
【０００２】
【従来の技術】
固体撮像素子として使用する電荷結合デバイス（ＣＣＤ）には、ｐ形半導体基板上に形成したＣＣＤ（ｐＳＵＢ−ＣＣＤ）と、ｎ形半導体基板上に形成したＣＣＤ（ｎＳＵＢ−ＣＣＤ）とがある。ｐＳＵＢ−ＣＣＤは、ｎＳＵＢ−ＣＣＤと比べて優れた点が多々あるが、しかしながら、そのオーバーフロードレイン構造を、画素に隣接して設けたドレインを介して過剰電荷を排出する横型オーバーフロードレイン構造とせねばならないため、ＣＣＤの開口率が小さくなり、また、光電変換領域の一部が中性領域となることから近赤外領域でのＭＴＦが悪化するという短所が付随している。
【０００３】
一方、ｎＳＵＢ−ＣＣＤでは、ｎ形半導体基板上に形成したｐ形拡散層から成るｐウェル部を通過させて、ｎ形半導体基板の中へ過剰電荷を排出する縦型オーバーフロードレイン構造（ＶＯＤ）を採用することができるため、横型オーバーフロードレイン構造に付随する上述の短所を回避することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のｎＳＵＢ−ＣＣＤに設けられているＶＯＤは、光電変換領域への入射光量が増大して、蓄積電荷のオーバーフローが発生しはじめるレベルを超えた後も、そこから更に入射光量が増大するにつれて、蓄積電荷が徐々に増大するという性質があった。このように、入射光量がオーバーフロー発生レベルを超えてから更に増大する電荷量は、撮像素子としてのＣＣＤにとって無意味な情報であるにもかかわらず、その余分な電荷もレジスタで転送しなければならないために、ＣＣＤのダイナミックレンジがその分削られてしまうという問題が生じていた。
【０００５】
本発明はかかる事情に鑑み成されたものであり、本発明の目的は、光電変換領域への入射光量がオーバーフロー発生レベルを超えた後には、入射光量が更に増大しても蓄積電荷が殆ど増大することのない、優れたオーバーフロー特性を有するＶＯＤを備えたｎＳＵＢ−ＣＣＤを提供することにある。
【０００６】
【課題を解決するための手段】
上述の目的を達成するため、本発明にかかる電荷結合デバイスは、ｎ形半導体基板上に形成した電荷結合デバイスにおいて、前記ｎ形半導体基板に形成したｐ形拡散層から成る第１ｐウェルと、前記第１ｐウェル上に形成した低ドープｎ形半導体層と、前記低ドープｎ形半導体層にアレイを成すように形成したｎ形拡散領域から成る複数の光電変換領域であって各々が前記複数の光電変換領域の表面に形成した高ドープｐ形拡散領域と前記低ドープｎ形半導体層及び前記第１ｐウェルの対応する部分とでフォトセンサを構成する複数の光電変換領域と、前記低ドープｎ形半導体層に形成したｎ形拡散領域から成る複数の電荷転送路と、前記低ドープｎ形半導体層に形成した高ドープｐ形拡散領域から成る複数のチャネルストップ部であって各々が前記複数の電荷転送路の一側に接して形成された複数のチャネルストップ部と、前記低ドープｎ形半導体層に形成したｐ形拡散領域から成る複数の第２ｐウェル部であって各々が前記複数の電荷転送路の底部に接して形成された複数の第２ｐウェル部と、前記低ドープｎ形半導体層の上面を覆う絶縁層と、前記絶縁層上に前記複数の光電変換領域の各々に対応させて形成した複数のゲート電極とを備え、前記低ドープｎ形半導体層の厚さを前記チャネルストップ部及び前記第２ｐウェル部の深さと比べて十分に大きくすることで、前記第１ｐウェルと前記チャネルストップ部及び前記第２ｐウェル部とが電気的に分離され、前記チャネルストップ部及び前記第２ｐウェル部にグラウンド電位を与え、前記ｎ形半導体基板に第１正電位を印加し、前記第１ｐウェルに第２正電位を印加し、前記第２正電位を前記第１正電位より低くして前記ｎ形半導体基板と前記第１ｐウェルとの間のｐｎ接合に逆方向バイアスがかかるようにすることで縦型オーバーフロードレイン構造が構成され、前記第１ｐウェルの厚さを十分に大きく、前記第１ｐウェルのドーピング濃度を十分に高くすることで、前記第１ｐウェルの厚さの少なくとも一部が中性領域として維持されるようにしたことを特徴とする。
【０００７】
本発明にかかる電荷結合デバイスによれば、縦型オーバーフロードレイン構造（ＶＯＤ）を構成する第１ｐウェルの厚さの一部が常に中性領域として維持され、その中性領域の電位が第２正電位に固定されるため、オーバーフロー電流の大きさによって第１ｐウェルの電位が振られることがない。そのため、光電変換領域への入射光量がオーバーフロー発生レベルを超えた後には、入射光量が更に増大しても蓄積電荷が殆ど増大することがなく、それゆえ、ダイナミックレンジが無駄に消費されることのない、優れたオーバーフロー特性を有するＶＯＤを備えたｎＳＵＢ−ＣＣＤが得られる。
【０００８】
【発明の実施の形態】
以下に本発明の実施の形態について、図面を参照しつつ説明して行く。
図１は本発明の第１の実施の形態にかかる電荷結合デバイスの構造を示した模式的断面図、図２は図１の電荷結合デバイスの２−２線に沿った断面の電位を示した模式図、図３は本発明の第２の実施の形態にかかる電荷結合デバイスの構造を示した模式的断面図である。
【０００９】
図１に模式的断面図で構造を示した本発明の第１の実施の形態にかかる電荷結合デバイス（ＣＣＤ）１０は、固体撮像素子として使用されるものであり、ｎ形半導体基板１２上に形成されている。ｎ形半導体基板１２には、ｐ形拡散層から成る第１ｐウェル１４が形成されており、この第１ｐウェル１４の上に、低ドープｎ形半導体層１６が形成されている。
【００１０】
低ドープｎ形半導体層１６には、ｎ形拡散領域から成る複数の光電変換領域１８がアレイを成すように形成されており、それら光電変換領域１８の各々の表面に、高ドープｐ形拡散領域２０が形成されており、この高ドープｐ形拡散領域２０は、ノイズ低減のための表面ホール蓄積層を画成している。また、それら光電変換領域１８は、その各々が、光電変換領域１８の表面に形成した高ドープｐ形拡散領域２０、低ドープｎ形半導体層１６、及び第１ｐウェル１４の対応する部分と協働してフォトセンサを構成しており、それらフォトセンサは、その各々が、ＣＣＤ１０の１つずつの画素に対応している。
【００１１】
低ドープｎ形半導体層１６には更に、ｎ形拡散領域から成る複数の電荷転送路２２が形成されていると共に、各々にそれら電荷転送路２２に付随する複数のチャネルストップ部２４及び第２ｐウェル部２５が形成されている。１つの電荷転送路２２に付随するチャネルストップ部２４は、その電荷転送路２２の一側に接して形成された高ドープｐ形拡散領域で構成されており、第２ｐウェル部２５はその電荷転送路２２の底部に接して形成された高ドープｐ形拡散領域で構成されている。そして、低ドープｎ形半導体層１６の厚さを、チャネルストップ部２４及び第２ｐウェル部２５の深さと比べて十分に大きくすることで、第１ｐウェル１４とチャネルストップ部２４及び第２ｐウェル部２５とを電気的に完全に分離している。
【００１２】
更に、光電変換領域１８、表面ホール蓄積層２０、電荷転送路２２、チャネルストップ部２４、及び第２ｐウェル部２５を形成した低ドープｎ形半導体層１６の上面を、絶縁層２６で覆い、この絶縁層２６上に、複数の光電変換領域１８の各々に対応させて複数のゲート電極２８を形成してある。
【００１３】
表面ホール蓄積層２０、チャネルストップ部２４、及び第２ｐウェル部２５は接地してあり、それによって、それらにグラウンド電位を与えている。また、ｎ形半導体基板１２には第１正電位Ｅ１を印加し、第１ｐウェル１４には第２正電位Ｅ２を印加している。
【００１４】
特に、図１の実施の形態では、第１ｐウェル１４をｎ形半導体基板１２の端面に露出させ、その露出部を介して第１ｐウェル１４に第２正電位Ｅ２を与えるようにしている。
【００１５】
ｎ形半導体基板１２に印加する第１正電位Ｅ１は固定電圧としており、一方、第１ｐウェルに印加する第２正電位Ｅ２は調節可能な可変電圧としているが、ただし第２正電位Ｅ２は、それを最も高く設定したときでも、第１正電位Ｅ１より低い電位にとどまるようにしてあり、それによって、ｎ形半導体基板１２と第１ｐウェル１４との間のｐｎ接合に逆方向バイアスがかかるようにして、縦型オーバーフロードレイン構造（ＶＯＤ）を構成している。
【００１６】
このＶＯＤは、低ドープｎ形半導体層１６と、第１ｐウェル１４と、ｎ形半導体基板１２とが、夫々、ｎｐｎトランジスタの、エミッタ、ベース、コレクタとして機能することで、光電変換領域１８に入射する光の強度が所定レベルのときに、その光電変換領域１８に蓄積しようとする過剰電荷を、低ドープｎ形半導体層１６から第１ｐウェル１４を通過させて、ｎ形半導体基板１２の中へ排出させるように機能するものである。
【００１７】
図２は、図１のＣＣＤ１０の２−２線に沿った断面の電位を示した模式図である。図中、第１ｐウェル１４に印加する正電位Ｅ２は可変であり、この正電位Ｅ２が比較的低いときには、第１ｐウェル１４と低ドープｎ形半導体層１６との間のｐｎ接合の逆方向バイアスと、第１ｐウェル１４とｎ形半導体基板１２との間のｐｎ接合の逆方向バイアスとは共に大きくなっており、比較的多量の電荷が蓄積してからでなければオーバーフローが発生しない。一方、この正電位Ｅ２が比較的高いときには、第１ｐウェル１４と低ドープｎ形半導体層１６との間のｐｎ接合の逆方向バイアスと、第１ｐウェル１４とｎ形半導体基板１２との間のｐｎ接合の逆方向バイアスとは共に小さくなっており、比較的少量の電荷が蓄積しただけでオーバーフローが発生する。従って、第１ｐウェル１４に印加する第２正電位Ｅ２を調節可能とすることで、オーバーフローが発生する蓄積電荷量を制御可能にしている。
【００１８】
また、第１ｐウェル１４に印加する正電位Ｅ２を低く設定して、第１ｐウェル１４と低ドープｎ形半導体層１６との間のｐｎ接合の逆バイアスと、第１ｐウェル１４とｎ形半導体基板１２との間のｐｎ接合の逆方向バイアスとを共に大きくすると、それらｐｎ接合の空乏層が拡大するが、本発明においては、第１ｐウェル１４の厚さを十分に大きく、第１ｐウェル１４のドーピング濃度を十分に高くすることで、蓄積電荷量の多少にかかわらず、また、正電位Ｅ２の高低にかかわらず、第１ｐウェル１４の厚さの少なくとも一部が常に中性領域として維持されるようにしている。
【００１９】
以上の構成によれば、第１ｐウェル１４とチャネルストップ部２４及び第２ｐウェル部２５とを電気的に分離し、第１ｐウェル１４の厚さの少なくとも一部が常に中性領域として維持されるようにした上で、その中性領域の電位を第２正電位Ｅ２に固定しているため、オーバーフローする電荷の電流の大きさによって第１ｐウェル１４の電位が振られることがない。そのため、光電変換領域への入射光量がオーバーフロー発生レベルを超えた後には、入射光量が更に増大しても蓄積電荷が殆ど増大することがなく、それゆえ、ダイナミックレンジが無駄に消費されることのない、優れたオーバーフロー特性を有するＶＯＤを備えたｎＳＵＢ−ＣＣＤが得られる。
【００２０】
図３は、本発明の第２の実施の形態にかかるＣＣＤ４０の構造を示した模式的断面図である。図１の実施の形態では、第１ｐウェル１４をｎ形半導体基板１２の端面に露出させ、その露出部を介して第１ｐウェル１４に第２正電位Ｅ２を与えるようにしていたが、図３の実施の形態では、下端が第１ｐウェル１４に接続し上端が低ドープｎ形半導体層１６の表面に露出したｐ形半導体領域４２を低ドープｎ形半導体層に形成し、このｐ形半導体領域４２を介して第１ｐウェル１４に第２正電位Ｅ２を与えるようにしている。また、図３の実施の形態では、ｎ形半導体基板１２に高ドープｎ形拡散領域４４を形成し、この高ドープｎ形拡散領域４４を介してｎ形半導体基板１２に第１正電位Ｅ１を与えるようにしている。図３の実施の形態のその他の部分は、図１の実施の形態と同じであり、対応する部分には、図１の実施の形態の説明に用いた参照符号と同じ参照符号を付してある。
【００２１】
図１と図３の実施の形態のいずれにおいても、低ドープｎ形半導体層１６の厚さは１０μｍ以上にすることが好ましく、そうすることによって、一般的なｐＳＵＢ−ＣＣＤと同等の優れた近赤外感度を達成することができる。また、図１と図３の実施の形態のいずれも、その基本構造はｎＳＵＢ−ＣＣＤであるため、一般的なｎＳＵＢ−ＣＣＤの特徴である、低スミア、無残像、高解像度等の長所を全て備えており、オーバーフロー構造が縦型であることによる長所も維持されている。
【００２２】
【発明の効果】
以上の説明から明らかなように、本発明にかかる電荷結合デバイスは、ｎ形半導体基板上に形成した電荷結合デバイスにおいて、前記ｎ形半導体基板に形成したｐ形拡散層から成る第１ｐウェルと、前記第１ｐウェル上に形成した低ドープｎ形半導体層と、前記低ドープｎ形半導体層にアレイを成すように形成したｎ形拡散領域から成る複数の光電変換領域であって各々が前記複数の光電変換領域の表面に形成した高ドープｐ形拡散領域と前記低ドープｎ形半導体層及び前記第１ｐウェルの対応する部分とでフォトセンサを構成する複数の光電変換領域と、前記低ドープｎ形半導体層に形成したｎ形拡散領域から成る複数の電荷転送路と、前記低ドープｎ形半導体層に形成した高ドープｐ形拡散領域から成る複数のチャネルストップであって各々が前記複数の電荷転送路の一側に接して形成された複数のチャネルストップ部と、前記低ドープｎ形半導体層に形成したｐ形拡散領域から成る複数の第２ｐウェル部であって各々が前記複数の電荷転送路の底部に接して形成された複数の第２ｐウェル部と、前記低ドープｎ形半導体層の上面を覆う絶縁層と、前記絶縁層上に前記複数の光電変換領域の各々に対応させて形成した複数のゲート電極とを備え、前記低ドープｎ形半導体層の厚さを前記チャネルストップ部及び前記第２ｐウェル部の深さと比べて十分に大きくすることで、前記第１ｐウェルと前記チャネルストップ部及び前記第２ｐウェル部とが電気的に分離され、前記チャネルストップ部及び前記第２ｐウェル部にグラウンド電位を与え、前記ｎ形半導体基板に第１正電位を印加し、前記第１ｐウェルに第２正電位を印加し、前記第２正電位を前記第１正電位より低くして前記ｎ形半導体基板と前記第１ｐウェルとの間のｐｎ接合に逆方向バイアスがかかるようにすることで縦型オーバーフロードレイン構造が構成され、前記第１ｐウェルの厚さを十分に大きく、前記第１ｐウェルのドーピング濃度を十分に高くすることで、前記第１ｐウェルの厚さの少なくとも一部が中性領域として維持されるようにした。
【００２３】
この構成によれば、縦型オーバーフロードレイン構造を構成する第１ｐウェルの厚さの少なくとも一部が常に中性領域として維持され、その中性領域の電位が第２正電位に固定されるため、オーバーフロー電流の大きさによって第１ｐウェルの電位が振られることがない。従って、光電変換領域への入射光量がオーバーフロー発生レベルを超えた後には、入射光量が更に増大しても蓄積電荷が殆ど増大することがなく、それゆえ、ダイナミックレンジが無駄に消費されることのない、優れたオーバーフロー特性を有する縦型オーバーフロードレイン構造を備えた、ｎ形半導体基板上に形成した電荷結合デバイスが得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる電荷結合デバイスの構造を示した模式的断面図である。
【図２】図１の電荷結合デバイスの２−２線に沿った断面の電位を示した模式図である。
【図３】本発明の第２の実施の形態にかかる電荷結合デバイスの構造を示した模式的断面図である。
【符号の説明】
１０……電荷結合デバイス（ＣＣＤ）、１２……ｎ形半導体基板、１４……第１ｐウェル、１６……低ドープｎ形半導体層、１８……光電変換領域、２２……電荷転送路、２４……チャネルストップ部、２５……第２ｐウェル部、２６……絶縁層、２８……ゲート電極、４０……電荷結合デバイス（ＣＣＤ）。
Claims (4)
- ｎ形半導体基板上に形成した電荷結合デバイスにおいて、
前記ｎ形半導体基板に形成したｐ形拡散層から成る第１ｐウェルと、
前記第１ｐウェル上に形成した低ドープｎ形半導体層と、
前記低ドープｎ形半導体層にアレイを成すように形成したｎ形拡散領域から成る複数の光電変換領域であって各々が前記複数の光電変換領域の表面に形成した高ドープｐ形拡散領域と前記低ドープｎ形半導体層及び前記第１ｐウェルの対応する部分とでフォトセンサを構成する複数の光電変換領域と、
前記低ドープｎ形半導体層に形成したｎ形拡散領域から成る複数の電荷転送路と、
前記低ドープｎ形半導体層に形成した高ドープｐ形拡散領域から成る複数のチャネルストップ部であって各々が前記複数の電荷転送路の一側に接して形成された複数のチャネルストップ部と、
前記低ドープｎ形半導体層に形成したｐ形拡散領域から成る複数の第２ｐウェル部であって各々が前記複数の電荷転送路の底部に接して形成された複数の第２ｐウェル部と、
前記低ドープｎ形半導体層の上面を覆う絶縁層と、
前記絶縁層上に前記複数の光電変換領域の各々に対応させて形成した複数のゲート電極とを備え、
前記低ドープｎ形半導体層の厚さを前記チャネルストップ部及び前記第２ｐウェル部の深さと比べて十分に大きくすることで、前記第１ｐウェルと前記チャネルストップ部及び前記第２ｐウェル部とが電気的に分離され、
前記チャネルストップ部及び前記第２ｐウェル部にグラウンド電位を与え、前記ｎ形半導体基板に第１正電位を印加し、前記第１ｐウェルに第２正電位を印加し、前記第２正電位を前記第１正電位より低くして前記ｎ形半導体基板と前記第１ｐウェルとの間のｐｎ接合に逆方向バイアスがかかるようにすることで縦型オーバーフロードレイン構造が構成され、
前記第１ｐウェルの厚さを十分に大きく、前記第１ｐウェルのドーピング濃度を十分に高くすることで、前記第１ｐウェルの厚さの少なくとも一部が中性領域として維持されるようにした、
ことを特徴とする電荷結合デバイス。 - 前記第２正電位を調節可能とすることで、オーバーフローが発生する蓄積電荷量を制御可能にしたことを特徴とする請求項１記載の電荷結合デバイス。
- 前記第１ｐウェルを前記ｎ形半導体基板の端面に露出させ、その露出部を介して該第１ｐウェルに前記第２正電位を印加するようにしたことを特徴とする請求項１記載の電荷結合デバイス。
- 下端が前記第１ｐウェルに接続し上端が前記低ドープｎ形半導体層の表面に露出したｐ形半導体領域を前記低ドープｎ形半導体層に形成し、該ｐ形半導体領域を介して前記第１ｐウェルに前記第２正電位を印加するようにしたことを特徴とする請求項１記載の電荷結合デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031776A JP3922351B2 (ja) | 2002-02-08 | 2002-02-08 | 電荷結合デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031776A JP3922351B2 (ja) | 2002-02-08 | 2002-02-08 | 電荷結合デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234463A JP2003234463A (ja) | 2003-08-22 |
| JP3922351B2 true JP3922351B2 (ja) | 2007-05-30 |
Family
ID=27775082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002031776A Expired - Fee Related JP3922351B2 (ja) | 2002-02-08 | 2002-02-08 | 電荷結合デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3922351B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109021A (ja) * | 2003-09-29 | 2005-04-21 | Sony Corp | 固体撮像素子 |
-
2002
- 2002-02-08 JP JP2002031776A patent/JP3922351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234463A (ja) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3702854B2 (ja) | 固体撮像素子 | |
| KR100734159B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| US5736756A (en) | Solid-state image sensing device with lght shielding film | |
| US8368164B2 (en) | Phototransistor having a buried collector | |
| JPH0523505B2 (ja) | ||
| JP4406964B2 (ja) | 固体撮像素子及びその製造方法 | |
| US5898195A (en) | Solid-state imaging device of a vertical overflow drain system | |
| JPH09213921A (ja) | 増幅型固体撮像素子及び増幅型固体撮像装置 | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| US6215165B1 (en) | Reduced leakage trench isolation | |
| US5357129A (en) | Solid state imaging device having high-sensitivity and low-noise characteristics by reducing electrostatic capacity of interconnection | |
| US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
| JP3922351B2 (ja) | 電荷結合デバイス | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JP2610010B2 (ja) | 縦形オーバーフローイメージセンサー | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| JPS6318387B2 (ja) | ||
| JPS589362A (ja) | 固体撮像素子 | |
| JPS6223156A (ja) | 固体撮像装置およびその製造方法 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JP2576813B2 (ja) | 縦形オーバーフローイメージセンサーの製造方法 | |
| JPH05206438A (ja) | 固体撮像装置 | |
| JP2848435B2 (ja) | 固体撮像素子 | |
| JPH10116975A (ja) | 固体撮像装置及び固体撮像装置のオーバーフローバリア形成方法 | |
| JPH02161775A (ja) | Ｃｃｄ形固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |