KR100734159B1 - 고체 촬상 소자 및 그 제조 방법 - Google Patents

고체 촬상 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100734159B1
KR100734159B1 KR1020010017880A KR20010017880A KR100734159B1 KR 100734159 B1 KR100734159 B1 KR 100734159B1 KR 1020010017880 A KR1020010017880 A KR 1020010017880A KR 20010017880 A KR20010017880 A KR 20010017880A KR 100734159 B1 KR100734159 B1 KR 100734159B1
Authority
KR
South Korea
Prior art keywords
region
epitaxial layer
semiconductor substrate
type semiconductor
semiconductor
Prior art date
Application number
KR1020010017880A
Other languages
English (en)
Other versions
KR20010095308A (ko
Inventor
아베히데시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20010095308A publication Critical patent/KR20010095308A/ko
Application granted granted Critical
Publication of KR100734159B1 publication Critical patent/KR100734159B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/916—Autodoping control or utilization

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 감도의 향상과 화소의 축소화를 함께 실현할 수 있는 고체 촬상 소자 및 그 제조 방법을 제공한다.
제 1 도전형 반도체 영역(21)이 반도체 기체(2) 내부의 오버플로우 배리어 영역(3)보다 상방에 적어도 반도체 기체(2) 내를 포함하여 형성되고, 반도체 기체(2) 상의 에피택셜층(4) 내의 수광 센서부(5)의 제 1 도전형 반도체 영역(21)에 대응하는 위치에 전하 축적 영역(6)이 형성되어 이루어지는 고체 촬상 소자(1)를 구성한다. 또한, 반도체 기체(2)의 내부에 오버플로우 배리어 영역(3)을, 표면에 제 1 도전형 반도체 영역(21)을 각각 형성하고, 반도체 기체(2) 상에 에피택셜층(3)을 형성하며, 에피택셜층(3)의 표면측의 제 1 도전형 반도체 영역(21)에 대응하는 위치에 전하 축적 영역(6)을 형성하여 고체 촬상 소자(1)를 제조한다.
반도체, 오버플로우 배리어 영역, 에피택셜층, 수직 전송 레지스터, 차광막

Description

고체 촬상 소자 및 그 제조 방법{Solid state image sensor and its manufacturing method}
도 1은 본 발명의 일 실시예의 CCD 고체 촬상 소자의 개략 구성도(단면도).
도 2a 내지 도 2c는 도 1의 CCD 고체 촬상 소자의 제조 공정을 도시하는 공정도.
도 3은 도 1의 CCD 고체 촬상 소자를 변형한 예의 개략 구성도(단면도).
도 4는 본 발명의 다른 실시예의 CCD 고체 촬상 소자의 개략 구성도(단면도).
도 5a 내지 도 5c는 도 4의 CCD 고체 촬상 소자의 제조 공정을 도시하는 공정도.
도 6d 및 도 6e는 도 4의 CCD 고체 촬상 소자의 제조 공정을 도시하는 공정도.
도 7은 본 발명의 또 다른 실시예의 CCD 고체 촬상 소자의 개략 구성도(단면도).
도 8a 및 8b는 도 7의 CCD 고체 촬상 소자의 제조 공정을 도시하는 공정도.
도 9c 및 도 9d는 도 7의 CCD 고체 촬상 소자의 제조 공정을 도시하는 공정도.
도 10은 도 1의 CCD 고체 촬상 소자에 제 2 채널 스톱 영역을 형성한 경우를 도시하는 단면도.
도 11은 종래의 CCD 고체 촬상 소자의 개략 구성도(단면도).
* 도면의 주요 부분에 대한 부호의 설명 *
1, 25, 31, 41: CCD 고체 촬상 소자 2: 반도체 기판
3: 제 1 p형 반도체 웰 영역 4: 에피택셜층
5: 수광 센서부 6: n+ 반도체 영역
7: p+ 정전하 축적 영역 8: 판독 게이트부
9: 수직 전송 레지스터 10: 매입 채널 영역
11: 제 2 p형 반도체 웰 영역 12: 채널 스톱 영역
13: 전하 수집 영역 14: 게이트 절연막
15: 전송전극 17: 차광막
20: n- 반도체 영역 21: n형 반도체 영역
22: 제 2 채널 스톱 영역 32, 42: 제 1 에피택셜층
33, 43: 반도체 기체 34, 44: 제 2 에피택셜층
본 발명은 예를 들면 CCD 고체 촬상 소자 등에 있어서, 종형(vertical) 오버플로우 드레인 방식을 채용한 고체 촬상 소자 및 그 제조 방법에 관한 것이다.
고체 촬상 소자로서, 수광 센서부에서의 잉여 전하를 기판측으로 배출하도록 한, 소위 종형 오버플로우 드레인 방식의 고체 촬상 소자가 알려져 있다.
이러한 종형 오버플로우 드레인 방식의 고체 촬상 소자에 있어서, 수광 센서부의 전하 수집 영역을 깊게 형성하도록 하고, 근적외선 영역에서도 감도를 갖도록 한 고체 촬상 소자가 제안되어 있다.
이와 같은 근적외선 영역에서도 감도를 갖도록 한 CCD 고체 촬상 소자의 개략 구성도(단면도)를 도 11에 도시한다.
이 CCD 고체 촬상 소자(51)는, 제 1 전극형, 예를 들면 n형의 실리콘으로 이루어지는 반도체 기판(52)에 오버플로우 배리어 영역이 되는 제 2 도전형, 즉 p형의 제 1 반도체 웰 영역(53)이 형성되고, 이 제 1의 p형 반도체 웰 영역(53)이 형성된 반도체 기판(52) 상에 예를 들면 p--영역, 논 도프 영역, n--영역 등의 비(比)저항이 높은 고 저항 영역(54)이 형성된다.
이 고 저항 영역(54)의 표면에 매트릭스 배열의 각 수광 센서부(55)를 구성하기 위한, n+ 반도체 영역(56) 및 이 위의 p+ 정전하 축적 영역(57)이 형성된다. 이 p+ 정전하 축적 영역(57)은, 계면 준위에 의한 암(暗) 전류의 발생을 억제한다. n+ 반도체 영역(56)은, 소위 전하 축적 영역이 된다. n+ 반도체 영역(56) 하의 고 저항 영역(54)에는, n+ 반도체 영역(56)으로부터 제 1의 p형 반도체 웰 영역, 소위 오버플로우 배리어 영역(53)에 도달하는 전하 수집 영역이 되는, 고 저항 영역보다는 농도가 옅은 n- 반도체 영역(70)이 형성된다. 수광 센서부(55)의 광전변환이 행해지는 영역은, n+ 반도체 영역(56)과, 이것으로부터 기판 하측 방향으로 향하여 신장하는 공핍층 중 오버플로우 배리어 영역(53)의 바로 앞의 n- 반도체 영역(70)으로 이루어진다.
고 저항 영역(54)의 각 수광 센서부열의 한 쪽에 대응하는 위치에, 판독 게이트부(58)를 끼워 수직 전송 레지스터(59)의 n형 매입(burying) 전송 채널 영역(60)이 형성된다. 이 매입 전송 채널 영역(60)의 주위를 둘러싸도록 제 2의 p형 반도체 웰 영역(61)이 형성된다. 또한, 수광 센서부(55)를 포함하는 각 화소를 구획하는 p형의 채널 스톱 영역(62)이 형성된다.
매입 전송 채널 영역(60), 채널 스톱 영역(62) 및 판독 게이트부(58) 상에, 게이트 절연막(64)을 개재시켜, 예를 들면 다결정 실리콘으로 이루어지는 전송전극(65)이 형성되고, 매입 전송 채널 영역(60), 게이트 절연막(64) 및 전송전극(65)에 의해 CCD 구조의 수직 전송 레지스터(59)가 구성된다.
전송 전극(65) 상을 피복하는 층간 절연막(66)을 개재시켜 수광 센서부(55)의 개구를 제외하는 다른 부분 전체면에, 예를 들면 Al에 의한 차광막(67)이 형성된다. 이 차광막(67)의 개구부를 통하여 수광 센서부(55)에 광이 입사되고, 또한 차광막(67)에 의해서 수광 센서부(55) 이외로의 광의 입사가 차단된다.
또한 도시하지 않지만, 평탄화막이나 색 필터, 온 칩 렌즈 등이 형성되어 CCD 고체 촬상 소자(51)가 형성된다.
그리고, 상술한 구조에 있어서, 보다 장파장의 광에 대한 감도를 향상시키는 방법으로서, 예를 들면 일본 특개평9-331058호에 개시되어 있는 바와 같이, 오버플로우 배리어 영역을 깊은 위치에 형성하기 위해서, 도 11의 고 저항 영역(54)으로서, 제 1의 p형 웰 영역(53)의 상층에 저 농도의 실리콘 에피택셜막을 두껍게 성장시키는 것에 의해 전하 수집 영역(70)을 깊게 넓히는 방법이 제안되어 있다.
여기서, 표면으로부터 깊은 위치에서 광전변환된 전자를 수광 센서부(55)의 표면으로 유도하기 위해서는, 수광 센서부(55)의 포토다이오드를 구성하는 n+ 반도체 영역(56)과 오버플로우 배리어를 구성하는 p형 반도체 웰 영역(53)과의 사이의 공핍층 내에 있어서 표면측으로 향하여 전위가 경사져 있는 것이 필요하다.
종래에는 이것을 전하 수집 영역(70)을 저 농도 영역(n-)으로 함으로써 실현하고 있었다.
또한, 수직 전송 레지스터(59)를 구성하는 제 2의 p형 반도체 웰 영역(61) 하방의 반도체 영역(54B)에서는, 더 하방의 제 1의 p형 반도체 웰 영역(53)과 전위적으로 연속하여 수광 센서부(55)와는 반대의 경사가 형성되는 것에 의해, 전자가 기판(52)의 방향으로 흐르는 프로파일로 되어 있다.
그 때문에, 화소 사이즈가 작아지면, 저 농도 영역 즉 전하 수집 영역(70)은 상술한 반도체 영역(54B)으로부터의 3차원적인 전위변조를 받고, 이로써 오버플로우 배리어가 용이하게 표면측으로 이동하게 된다.
그 결과, 장파장측에 감도가 없어지는 현상이 생긴다.
이 현상을 억제하기 위해서는, 수광 센서부(55)의 n+ 반도체 영역(56)을 제 1의 p형 반도체 웰 영역(53)에 더 가까이 형성할 필요가 있다.
그것을 위해서는, 고 에너지의 이온 주입이 필요하게 된다.
그러나, 현재 상태에서는, 3.2 MeV 이상의 에너지로 주입할 수 있는 장치가 존재하지 않는다.
따라서, 최대라도 P(인)를 3.2 MeV의 에너지로 주입한 경우에, 투사 레인지(projection range; 주입 비정 거리; Rp)는 Rp=2.6μm+△Rp 0.3μm로 되고, 합계 약 3μm의 깊이까지 밖에 n+ 반도체 영역(56)을 형성할 수 없다.
이 때문에, 화소를 이 이상 작게 하는 것이 곤란하였다.
상술한 문제의 해결을 위해서, 본 발명에 있어서는, 감도의 향상과 화소의 축소화를 모두 실현할 수 있는 고체 촬상 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 고체 촬상 소자는, 반도체 기체의 내부에 오버플로우 배리어 영역이 형성되고, 이 반도체 기체 상에 에피택셜층이 형성되며, 오버플로우 배리어 영역보다 상방으로 전하 수집 영역을 넓히기 위한 제 1 도전형 반도체 영역이 적어도 반도체 기체 내를 포함하여 형성되고, 에피택셜층의 제 1 도전형 반도체 영역에 대응하는 위치에 수광 센서부의 전하 축적 영역이 형성되어 이루어지는 것이다.
본 발명의 고체 촬상 소자의 제조 방법은, 반도체 기체의 내부에 오버플로우 배리어 영역을 형성하고, 이 반도체 기체의 표면에 제 1 도전형 반도체 영역을 형성하는 공정, 반도체 기체 상에 에피택셜층을 형성하는 공정, 및 이 에피택셜층의 표면측의 제 1 도전형 반도체 영역에 대응하는 위치에 제 1 도전형의 전하 축적 영역을 형성하는 공정을 갖는 것이다.
상술한 본 발명의 고체 촬상 소자의 구성에 따르면, 제 1 도전형 반도체 영역이 오버플로우 배리어 영역보다 상방에 형성되어 있는 것에 의해, 이 제 1 도전형 반도체 영역에 의해서 전하 수집 영역을 오버플로우 배리어 영역부근까지 넓히는 것이 가능하게 된다. 이 제 1 도전형 반도체 영역은, 적어도 반도체 기체 내를 포함하여 형성되어 있기 때문에, 반도체 기체 상에 형성되는 에피택셜층의 두께에 관계없이, 반도체 기체의 내부에 형성된 오버플로우 배리어 영역 부근의 깊은 위치까지 전하 수집 영역을 넓힐 수 있다.
그리고, 수광 센서부의 전하 축적 영역이 제 1 도전형 반도체 영역에 대응한 위치에 형성되어 있기 때문에, 깊은 전하 수집 영역을 이용하여 광전변환한 전하를 수광 센서부에 축적할 수 있다.
상술한 본 발명 제조 방법에 따르면, 반도체 기체의 표면에 제 1 도전형 반 도체 영역을 형성하는 공정과, 반도체 기체 상에 에피택셜층을 형성하는 공정을 갖는 것에 의해, 에피택셜층의 두께에 따른 깊은 위치에 제 1 도전형 반도체 영역을 형성할 수 있고, 깊은 위치까지 넓어진 전하 수집 영역을 구성할 수 있다.
그리고, 에피택셜층의 표면측의 제 1 도전형 반도체 영역에 대응하는 위치에 제 1 도전형의 전하 축적 영역을 형성하는 것에 의해, 깊은 전하 수집 영역 상에 전하 축적 영역을 형성할 수 있다.
본 발명은 반도체 기체의 내부에 오버플로우 배리어 영역이 형성되고, 반도체 기체 상에 에피택셜층이 형성되며, 오버플로우 배리어 영역보다 상방에 전하 수집 영역을 넓히기 위한 제 1 도전형 반도체 영역이 적어도 반도체 기체 내를 포함하여 형성되고, 에피택셜층의 제 1 도전형 반도체 영역에 대응하는 위치에 수광 센서부의 전하 축적 영역이 형성되어 이루어지는 고체 촬상 소자이다.
또한 본 발명은 상기 고체 촬상 소자에 있어서, 반도체 기체는 반도체 기판과 반도체 기판상의 에피택셜층으로 이루어지는 구성으로 한다.
본 발명은 반도체 기체의 내부에 오버플로우 배리어 영역을 형성하고, 반도체 기체의 표면에 제 1 도전형 반도체 영역을 형성하는 공정, 반도체 기체 상에 에피택셜층을 형성하는 공정, 및 에피택셜층의 표면측의 제 1 도전형 반도체 영역에 대응하는 위치에 제 1 도전형의 전하 축적 영역을 형성하는 공정을 갖는 고체 촬상 소자의 제조 방법이다.
도 1은 본 발명의 일 실시예로서, CCD 고체 촬상 소자의 개략 구성도(단면도)를 도시한다.
이 CCD 고체 촬상 소자(1)는, 제 1 도전형, 예를 들면 n형의 실리콘으로 이루어지는 반도체 기판(2)의 깊은 위치에 오버플로우 배리어 영역이 되는 제 2 도전형, 즉 p형의 제 1 반도체 웰 영역(3)이 형성되어 있다.
또한, 이 반도체 기판(2) 상에 예를 들면 p-- 영역, 논 도프 영역, n-- 영역 등의 비저항이 높은 고 저항 영역을 구성하는 에피택셜층(4)이 형성되어 있다.
이 에피택셜층(4)의 표면에, 매트릭스 배열의 각 수광 센서부(5)를 구성하기 위한, 제 1 도전형의 n+ 반도체 영역(6) 및 이 위의 p+ 정전하 축적 영역(7)이 형성된다. 이 p+ 정전하 축적 영역(7)은, 계면 준위에 의한 암 전류의 발생을 억제한다. n+ 반도체 영역(6)은, 소위 전하 축적 영역이 된다.
n+ 반도체 영역(6) 하의 에피택셜층(4) 내에는, n+ 반도체 영역(6)으로부터 제 1의 p형 반도체 웰 영역, 소위 오버플로우 배리어 영역(3)에 도달하는 전하 수집 영역이 되는, 에피택셜층(4)보다는 농도가 높은 n- 반도체 영역(20)이 형성된다.
에피택셜층(4)의 각 수광 센서부열의 한 쪽에 대응하는 위치에, 판독 게이트부(8)를 끼워 수직 전송 레지스터(9)의 n형의 매입 전송 채널 영역(10)이 형성된다. 이 매입 전송 채널 영역(10)의 주위를 둘러싸도록 제 2의 p형 반도체 웰 영역(11)이 형성된다. 또한, 수광 센서부(5)를 포함하는 각 화소를 구획하는 p형의 채널 스톱 영역(12)이 형성된다.
매입 전송 채널 영역(10), 채널 스톱 영역(12) 및 판독 게이트부(8) 상에, 게이트 절연막(14)을 개재시켜, 예를 들면 다결정 실리콘으로 이루어지는 전송전극(15)이 형성되고, 매입 전송 채널 영역(10), 게이트 절연막(14) 및 전송전극(15)에 의해 CCD 구조의 수직 전송 레지스터(9)가 구성된다. 전송전극(15) 상을 피복하는 층간절연막(16)을 개재시켜 수광 센서부(5)의 개구를 제외하는 다른 부의 전체면에, 예를 들면 Al에 의한 차광막(17)이 형성된다.
또한 도시하지 않지만, 평탄화막, 색 필터나 온 칩 렌즈 등이 형성되고, CCD 고체 촬상 소자(1)가 구성된다.
본 실시예에 있어서는, 특히, 수광 센서부(5)의 전하 축적 영역이 되는 n+ 반도체 영역(6)보다 깊고, 또한 오버플로우 배리어 영역이 되는 제 1의 p형 반도체 웰 영역(3)의 상방의 n- 반도체 영역(20) 내의 위치에 새롭게 n형 반도체 영역(21)을 형성한다.
n형 반도체 영역(21)은, 반도체 기판(2) 내를 포함하여 형성되고, 반도체 기판(2) 상의 에피택셜층(4)에 걸쳐서 형성되어 있다.
n형 반도체 영역(21)의 농도는, 수광 센서부(5)의 n+ 반도체 영역(6)보다 옅고, 예를 들면 n+ 반도체 영역(6)의 적어도 반 이하의 농도로, 또한 n- 반도체 영역(20)의 농도보다 큰 농도로 한다. 그 이유는, 전하 축적되는 영역을 종래와 같은 n+ 반도체 영역(6)의 위치로 하지 않으면 전하의 판독이 불가능하기 때문에, 포텐셜 프로파일이 n형 반도체 영역(21)으로부터 n+ 반도체 영역(6)으로 향하여 완만하게 상승하는 농도 설정으로 하기 위해서이다.
수광 센서부(5)의 광전변환하는 영역은, n+ 반도체 영역(6)과, 이것으로부터 기판 하측 방향으로 향하여 신장하는 공핍층 중 오버플로우 배리어 영역(3)의 바로 앞의 n- 반도체 영역(20), n형 반도체 영역(21)으로 이루어진다.
본 실시예에 따르면, n형 반도체 영역(21)이 오버플로우 배리어 영역(3)보다 상방에 형성되어 있는 것에 의해, 이 n형 반도체 영역(21)에 의해서 전하 수집 영역(13)을 오버플로우 배리어 영역(3) 부근까지 넓히는 것이 가능하게 된다.
또한, 이 n형 반도체 영역(21)은, 반도체 기판(2) 내를 포함하여 형성되어 있기 때문에, 반도체 기판(2) 상에 형성되는 에피택셜층(4)의 두께에 관계없이, 반도체 기판(2)의 내부에 형성된 오버플로우 배리어 영역(3) 부근의 깊은 위치까지 전하 수집 영역(13)을 넓힐 수 있다.
그리고, 수광 센서부(5)의 전하 축적 영역이 되는 n+ 반도체 영역(6)이 제 1 도전형 반도체 영역에 대응한 위치에 형성되어 있기 때문에, 깊은 전하 수집 영역(13)을 이용하여 광전변환한 전하를 수광 센서부(5)에 축적할 수 있다.
따라서, 종래에는 버렸던 전하를 모을 수 있고, 감도를 향상시킬 수 있다.
또한, 에피택셜층(4)이 두껍게 될수록 n형 반도체 영역(21)이 깊게 형성되기 때문에, 이로써 전하 수집 영역(13)을 깊게 넓혀 감도를 향상시킬 수 있는 동시에, 보다 파장이 긴 광에 대하여 감도를 갖게 된다.
예를 들면 n형 반도체 영역(21)을 게이트 절연막(14)과 에피택셜층(4)의 계면으로부터 4 내지 5μm의 깊이로 형성하면, 가시광선(파장 400nm 내지 700nm)에 대한 감도가 향상한다.
또한, 예를 들면 에피택셜층(4)의 두께를 10μm 정도로 하면, 오버플로우 배리어가 10μm 이상의 깊이가 되기 때문에, 근적외선에 대하여 감도를 갖게 된다.
에피택셜층(4)의 두께나 농도, p형 반도체 웰 영역(3) 및 n형 반도체 영역(21)의 깊이나 농도를 설정하는 것에 의해, 원하는 특성을 갖는 CCD 고체 촬상 소자(1)를 형성할 수 있다.
더욱이, n형 반도체 영역(21)에 의해, 수광 센서부(5)의 n+ 반도체 영역(6)을 깊게 형성하지 않더라도, 전하 수집 영역(13)을 깊게 하여 오버플로우 배리어도 깊게 할 수 있다. 이 때문에, 화소 사이즈가 작아진 경우에 오버플로우 배리어의 위치가 표면측으로 이동하는 것이 억제된다.
따라서, CCD 고체 촬상 소자(1)의 화소의 축소화도 도모할 수 있다.
상술한 본 실시예의 CCD 고체 촬상 소자(1)는, 다음과 같이 제조할 수 있다.
우선, 도 2a에 도시하는 바와 같이, 예를 들면 n형의 실리콘으로 이루어지는 반도체 기판(2)을 준비한다.
다음에, 도 2b에 도시하는 바와 같이, 반도체 기판(2)의 내부에 예를 들면 B(붕소)를 이온 주입하는 것에 의해, 오버플로우 배리어 영역이 되는 p형 반도체 웰 영역(3)을 형성한다.
또한, p형 반도체 웰 영역(3)보다 상방의 반도체 기판(2)의 표면 부근에, 예를 들면 As(비소) 또는 P(인)를 이온 주입하는 것에 의해, n형 반도체 영역(21)을 형성한다. 이 n형 반도체 영역(21)은, 나중에 수광 센서부(5)가 되는 부분에 대응하여 형성한다.
이 때, p형 반도체 웰 영역(3)과 n형 반도체 영역(21)의 이온 주입의 순서는 어느 쪽이 먼저라도 상관없다.
계속해서, 도 2c에 도시하는 바와 같이, 반도체 기판(2) 상에 저 농도의 실리콘 에피택셜 성장을 행하고, 에피택셜층(4)을 예를 들면 10μm의 두께로 성막한다.
이 에피택셜 성장일 때의 성막 온도를 저온으로 하는 것에 의해, 보다 양호한 불순물 프로파일이 형성되기 때문에, 성막 온도를 1100℃ 이하로 하는 것이 바람직하다. 보다 바람직하게는 성막 온도를 1050℃ 이하로 한다.
그런데, 에피택셜 성장은 일반적으로 고온으로 행해지는 일이 많기 때문에, 그 열처리에 의한 제 1의 p형 반도체 웰 영역(3)의 B(붕소)의 확산 및 n형 반도체 영역(21)의 As(비소) 또는 P(인)의 확산이 발생하고, n형 반도체 영역(21)이 에피택셜층(4)에도 걸치도록 확산된다.
그래서, n형 반도체 영역(21)이 확산한 후에도 제 1의 p형 반도체 웰 영역(3)보다도 얕은 위치가 되도록, 제 1의 p형 반도체 웰 영역(3)은 깊게 형성하여 두는 것이 필요하다.
그 후는, 에피택셜층(4) 내에 이온 주입에 의해 수광 센서부(5)나 수직 전송 레지스터(9) 등을 구성하는 반도체 영역을 형성하고, 또한 에피택셜층(4)의 상방에 게이트 절연막(14), 전송전극(15)이나 차광막(17) 등을 순차 형성한다.
여기서, 수광 센서부(5)를 구성하는 n+ 반도체 영역(전하 축적 영역; 6) 및 p+ 정전하 축적 영역(7)은, 에피택셜(4)층의 표면측의 n형 반도체 영역(21)에 대응하는 위치에 형성한다.
이후의 공정은 통상과 같기 때문에, 설명을 생략한다.
이렇게 하여, 도 1에 도시한 CCD 고체 촬상 소자(1)를 제조할 수 있다
반도체 기판(2)의 표면에 n형 반도체 영역(21)을 형성하고, 반도체 기판(2) 상에 에피택셜층(4)을 형성하는 공정을 갖는 것에 의해, 에피택셜층(4)의 두께에 따른 깊은 위치에 n형 반도체 영역(21)을 형성할 수 있으며, 깊은 위치까지 넓어진 전하 수집 영역(13)을 구성할 수 있다.
그리고, 에피택셜층(4)의 표면측의 n형 반도체 영역(21)에 대응하는 위치에 전하 축적 영역이 되는 n+ 반도체 영역(6)을 형성하는 것에 의해, 깊은 전하 수집 영역(13) 상에 전하 축적 영역을 형성할 수 있다.
또한, 에피택셜층(4)의 성막 온도를 더 저온으로 한 경우에는, n형 반도체 영역(21)이 확산하더라도 반도체 기판(2) 내에 머물게 된다.
따라서, 이 경우에는, 도 3에 단면도를 도시하는 바와 같은 CCD 고체 촬상 소자(25)가 형성된다.
계속하여, 본 발명의 다른 실시예에 대하여 설명한다.
본 실시예는, 반도체 기체를 반도체 기판과 그 위에 형성된 에피택셜층으로 구성하고, 이 반도체 기체에 전하 수집 영역을 넓히는 n형 영역을 형성한 경우이다.
도 4는 본 발명의 다른 실시예의 CCD 고체 촬상 소자의 개략 구성도(단면도)를 도시한다.
이 CCD 고체 촬상 소자(31)는, 반도체 기판(2) 상에 제 1 에피택셜층(32)이 형성되어 이루어지는 반도체 기체(33)의 내부에 오버플로우 배리어 영역이 되는 p형 반도체 웰 영역(3)이 형성되어 있다.
더욱이, 이 p형 반도체 웰 영역(3)은, 실제로는 반도체 기판(2)의 표면 부근에 형성되어 있다(도 5 참조).
또한, 반도체 기체(33) 상에는 제 2 에피택셜층(34)이 형성되어 있다.
이 제 2 에피택셜층(34) 내에는, 수광 센서부(5)를 구성하는 n+ 반도체 영역(6) 및 p+ 전하 축적 영역(7)이나, 수직 전송 레지스터(9)를 구성하는 매입 채널 영역(10) 및 제 2의 p형 반도체 웰 영역(11)이 형성되어 있다.
그리고, 수광 센서부(5)의 n+ 반도체 영역(6) 하에는, 반도체 기체(33)의 제 1 에피택셜층(32)과 그 위의 제 2 에피택셜층(34)에 걸치도록 n형 반도체 영역(21)이 형성되어 있다.
이 n형 반도체 영역(21)은, 오버플로우 배리어가 되는 p형 반도체 웰 영역(3)보다 상방에 형성되어 있다.
그 밖의 구성은, 도 1의 CCD 고체 촬상 소자(1)와 동일하기 때문에, 동일 부호를 붙여 중복 설명을 생략한다.
본 실시예의 CCD 고체 촬상 소자(31)에 따르면, 수광 센서부(5)의 전하 축적 영역이 되는 n+ 반도체 영역(6) 하에 반도체 기체(33)의 제 1 에피택셜층(32)과 그 위의 제 2 에피택셜층(34)에 걸치도록 n형 반도체 영역(21)이 형성되어 있는 것에 의해, 앞서의 실시예의 CCD 고체 촬상 소자(1)와 마찬가지로 전하 수집 영역(13)을 반도체 기체(33)까지 깊게 넓힐 수 있다.
따라서, 종래에는 버렸던 깊은 위치에서 광전변환된 전하를, 전하 축적 영역에 축적할 수 있기 때문에, 감도를 향상시킬 수 있다.
더욱이, CCD 고체 촬상 소자(31)의 화소의 축소화를 도모하는 것도 가능하게 된다.
본 실시예의 CCD 고체 촬상 소자(31)는, 다음과 같이 제조할 수 있다.
우선, 도 5a에 도시하는 바와 같이, 예를 들면 n형의 실리콘으로 이루어지는 반도체 기판(2)을 준비한다.
다음에, 도 5b에 도시하는 바와 같이, 반도체 기판(2)의 표면 부근에, 예를 들면 B(붕소)를 이온 주입하는 것에 의해, 오버플로우 배리어 영역이 되는 p형 반도체 웰 영역(3)을 형성한다.
계속해서, 도 5c에 도시하는 바와 같이, 반도체 기판(2) 상에 제 1 에피택셜층(32)을 성막한다. 이로써, 반도체 기판(2)과 제 1 에피택셜층(32)으로 이루어지고, 내부에 p형 반도체 웰 영역(3)이 형성된 반도체 기체(33)가 구성된다.
다음에, 도 6d에 도시하는 바와 같이, 반도체 기체(33)의 표면 부근 즉 제 1 에피택셜층(32)의 표면 부근에, 예를 들면 P(인)를 이온 주입하는 것에 의해, n형 반도체 영역(21)을 형성한다.
더욱이, 도 6e에 도시하는 바와 같이, 반도체 기체(33) 상에 제 2 에피택셜층(34)을 성막한다. 이 때, n형 반도체 영역(21)이 제 2 에피택셜층(34)에도 걸치도록 확산한다.
단, 제 2 에피택셜층(34)의 성막 온도를 낮게 한 경우에는, n형 반도체 영역(21)이 확산하더라도 반도체 기체(33) 내에 멈춘다.
그 후는, 제 2 에피택셜층(34)에 이온 주입에 의해 수광 센서부(5)나 수직 전송 레지스터(9) 등을 구성하는 영역을 형성하고, 또한 제 2 에피택셜층(34)의 상방에 전송전극(15)이나 차광막(17) 등을 형성하는 것에 의해, 도 4에 도시한 CCD 고체 촬상 소자(31)를 제조할 수 있다.
계속해서, 본 발명의 또 다른 실시예에 대하여 설명한다.
본 실시예도, 반도체 기체를 반도체 기판과 그 위에 형성된 에피택셜층으로 구성하고, 이 반도체 기체에 전하 수집 영역을 넓히는 n형 영역을 형성한 경우이지만, 도 4의 CCD 고체 촬상 소자(31)란 오버플로우 배리어 영역을 에피택셜층 내에 형성하고 있는 점에서 다르다.
도 7은 본 발명의 또 다른 실시예의 CCD 고체 촬상 소자의 개략 구성도(단면도)를 도시한다.
이 CCD 고체 촬상 소자(41)는, 반도체 기판(2) 상에 제 1 에피택셜층(42)이 형성되어 이루어지는 반도체 기체(43)의 내부에 오버플로우 배리어 영역이 되는 p형 반도체 웰 영역(3)이 형성되어 있다. 이 p형 반도체 웰 영역(3)은, 제 1 에피택셜층(42)의 내부에 형성되어 있다.
또한, 반도체 기체(43) 상에는 제 2 에피택셜층(44)이 형성되어 있다. 이 제 2 에피택셜층(44) 내에는, 수광 센서부(5)를 구성하는 n+ 반도체 영역(6) 및 p+ 정전하 축적 영역(7)이나, 수직 전송 레지스터(9)를 구성하는 매입 채널 영역(10) 및 제 2의 p형 반도체 웰 영역(11)이 형성되어 있다.
그리고, 수광 센서부(5)의 n+ 반도체 영역(6) 하에는, 반도체 기체(43)의 제 1 에피택셜층(42)과 그 위의 제 2 에피택셜층(44)에 걸치도록 n형 반도체 영역(21)이 형성되어 있다.
이 n형 반도체 영역(21)은, 오버플로우 배리어가 되는 p형 반도체 웰 영역(3)보다 상방에 형성되어 있다.
그 밖의 구성은, 도 1의 CCD 고체 촬상 소자(1)와 같기 때문에, 동일 부호를 붙여 중복 설명을 생략한다.
본 실시예의 CCD 고체 촬상 소자(41)에 따르면, 수광 센서부(5)의 전하 축적 영역이 되는 n+ 반도체 영역(6) 하에 반도체 기체(43)의 제 1 에피택셜층(42)과 그 위의 제 2 에피택셜층(44)에 걸치도록 n형 반도체 영역(21)이 형성되어 있는 것에 의해, 앞서의 실시예의 CCD 고체 촬상 소자(1, 31)와 동일하게 전하 수집 영역(13)을 반도체 기체(43)까지 깊게 넓힐 수 있다.
따라서, 종래에는 버렸던 깊은 위치에서 광전변환된 전하를, 전하 축적 영역에 축적할 수 있기 때문에, 감도를 향상시킬 수 있다.
더욱이, CCD 고체 촬상 소자(41)의 화소의 축소화를 도모하는 것도 가능하게 된다.
본 실시예의 CCD 고체 촬상 소자(41)는, 다음과 같이 제조할 수 있다.
우선, 도 8a에 도시하는 바와 같이, 예를 들면 n형의 실리콘으로 이루어지는 반도체 기판(2)을 준비한다.
다음에, 도 8b에 도시하는 바와 같이, n형의 반도체 기판(2) 상에, n형의 저 농도의 제 1 에피택셜층(42)을 형성한다. 이로써, 반도체 기판(2)과 제 1 에피택셜층(42)으로 이루어지는 반도체 기체(43)가 구성된다.
계속해서, 도 9c에 도시하는 바와 같이, 제 1 에피택셜층(42)의 내부에 오버플로우 배리어 영역이 되는 p형 반도체 웰 영역(3)을 형성하고, 또한 반도체 기체(43)의 표면 부근 즉 제 1 에피택셜층(42)의 표면 부근에 n형 반도체 영역(21)을 형성한다.
더욱이, 도 9d에 도시하는 바와 같이, 반도체 기체(43) 상에 제 2 에피택셜층(44)을 성막한다. 이 때, n형 반도체 영역(21)이 제 2 에피택셜층(44)에도 걸치도록 확산한다.
단, 제 2 에피택셜층(44)의 성막 온도를 낮게 한 경우에는, n형 반도체 영역(21)이 확산하더라도 반도체 기체(43) 내에 머문다.
이 다음은, 제 2 에피택셜층(44)에 이온 주입에 의해 수광 센서부(5)나 수직 전송 레지스터(9) 등을 구성하는 영역을 형성하고, 또한 제 2 에피택셜층(44)의 상방에 전송전극(15)이나 차광막(17) 등을 형성하는 것에 의해, 도 7에 도시한 CCD 고체 촬상 소자(41)를 제조할 수 있다.
상술한 각 실시예에 있어서는, 수광 센서부(5)의 포토다이오드 하에 깊은 n형 반도체 영역(21)을 형성하여 전하 수집 영역(20)을 넓힐 수 있었다.
그러나, 그 한쪽에서 화소가 작아지면, 수직 전송 방향의 화소간에서는 전위장벽이 저하한다.
그 점의 개선을 도모하는 방법을 다음에 도시한다.
도 10은, 도 1의 CCD 고체 촬상 소자(1)에 채널 스톱 영역을 형성한 경우를 도시하는 단면도이다. 이 도면은 화소의 수직 전송 방향의 단면을 도시하고 있다.
화소간으로 되는 영역에, 예를 들면 B(붕소)를 이온 주입하는 것에 의해 p형 불순물 영역이 형성되고, 채널 스톱 영역(12)의 하에 p형의 제 2 채널 스톱 영역(22)이 형성되어 있다. 이 제 2 채널 스톱 영역(22)은, 수광 센서부(5)의 전하 축적 영역(6) 하에 형성된 n형 반도체 영역(21)과 거의 같은 깊이 즉 반도체 기판(2)과 에피택셜층(4)에 걸치는 깊이로 형성되어 있다.
이 제 2 채널 스톱 영역(22)은, n형 반도체 영역(21)과 마찬가지로 저 농도 에피택셜층(4)의 성막의 전에 반도체 기판(2)에 이온 주입하는 것에 의해 형성하여 두는 것으로 용이하게 형성하는 것이 가능하다.
더욱이, 제 2 채널 스톱 영역(22)의 깊이는, n형 반도체 영역(21)과 다소 달라도 상관없다. 예를 들면 도 1의 CCD 고체 촬상 소자(1)에 대해서는, 제 2 채널 스톱 영역(22)을 반도체 기판(2)에만 형성하거나, 에피택셜층(4)에만 형성하는 것도 가능하다.
또한, 오버플로우 배리어 영역(3)과 n형 반도체 영역(21)과 제 2 채널 스톱 영역(22)의 3개의 영역의 이온 주입은, 특히 순서는 한정되지 않으며, 어떠한 것이라도 에피택셜층(4)의 성막전에 행하면 좋다.
본 실시예에 따르면, 화소간의 채널 스톱 영역(12) 하에 제 2 채널 스톱 영역(22)이 형성되어 있는 것에 의해, 화소간에 충분한 높이의 전위 장벽을 형성하며, 각 화소를 확실하게 분리할 수 있다.
따라서, 인접하는 화소로의 전하의 누설이나 전하의 혼합 등을 억제할 수 있다.
또한, 도 3에 도시한 CCD 고체 촬상 소자(25), 도 4에 도시한 CCD 고체 촬상 소자(31), 도 7에 도시한 CCD 고체 촬상 소자(41)에 대해서도, 마찬가지로 화소간의 채널 스톱 영역(12) 하에 제 2 채널 스톱 영역(22)을 형성하여, 화소를 확실하게 분리할 수 있다.
상술한 각 실시예에서는, 수광 센서부(5)로서, p+ 정전하 축적 영역(7)을 갖는 HAD(Hole Accumulation Diode) 센서를 구성하였지만, 그 외, 예를 들면 p+ 정전하 축적 영역(7)을 갖지 않는 n+ 반도체 영역(6), n- 반도체 영역(10) 및 제 1의 p형 반도체 웰 영역(3)에 의한 포토다이오드로 구성한 경우에도 본 발명을 적용할 수 있다.
상술한 각 실시예는, 모두 본 발명을 CCD 고체 촬상 소자에 적용한 경우이지만, 본 발명은 그 밖의 구성의 고체 촬상 소자에도 적용할 수 있다.
예를 들면 MOS 형의 고체 촬상 소자에 본 발명을 적용한 경우에는, 반도체 기체의 내부에 오버플로우 배리어 영역이 되는 제 2 도전형의 반도체 웰 영역을 형성하여 종형 오버플로우 드레인 구조를 형성하고, 반도체 기체 상에 에피택셜층을 성막하며, 또한 반도체 기체의 수광 센서부에 대응하는 위치에 제 1 도전형의 반도체 영역을 형성하는 것에 의해, 마찬가지로 전하 수집 영역을 오버플로우 배리어 영역 부근의 깊은 위치까지 확장할 수 있다.
본 발명은 상술한 실시예에 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위에서 그 외 여러 가지 구성을 얻을 수 있다.
상술한 본 발명에 따르면, 제 1 도전형 반도체 영역에 의해서 전하 수집 영역을 오버플로우 배리어 영역 부근까지 넓히는 것이 가능하게 된다.
이로써, 깊은 전하 수집 영역을 이용하여 광전변환한 전하를 수광 센서부에 축적할 수 있기 때문에, 종래에는 버렸던 전하를 모을 수 있고, 감도를 향상시킬 수 있다.
또한, 에피택셜층이 두꺼울수록 제 1 도전형 반도체 영역이 깊게 형성되어 전하 수집 영역이 넓어지기 때문에, 보다 파장이 긴 광에 대하여 감도를 갖게 된다.
즉 장파장측의 광의 감도 향상과 가시광의 감도 향상을 도모하는 것이 가능 하게 된다.
더욱이, 수광 센서부의 제 1 도전형 반도체 영역을 깊게 형성하지 않더라도, 전하 수집 영역을 깊게 할 수 있기 때문에, 화소 사이즈가 작아진 경우에 오버플로우 배리어의 위치가 표면측으로 이동하는 것이 억제된다.
따라서, 본 발명에 의해, 고체 촬상 소자의 감도의 향상과 화소의 축소화를 함께 실현하는 것이 가능하게 된다.

Claims (3)

  1. 반도체 기체(基體)의 내부에 오버플로우 배리어 영역이 형성되고,
    상기 반도체 기체 상에 에피택셜층이 형성되며,
    상기 오버플로우 배리어 영역보다 상방에, 전하 수집 영역을 넓히기 위한 제 1 도전형 반도체 영역이, 적어도 상기 반도체 기체 내를 포함하여 형성되고,
    상기 에피택셜층의 상기 제 1 도전형 반도체 영역에 대응하는 위치에, 수광 센서부의 전하 축적 영역이 형성되어 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1 항에 있어서,
    상기 반도체 기체는, 반도체 기판 및 상기 반도체 기판 상의 에피택셜층으로 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  3. 반도체 기체의 내부에 오버플로우 배리어 영역을 형성하고, 상기 반도체 기체의 표면에 제 1 도전형 반도체 영역을 형성하는 공정,
    상기 반도체 기체 상에 에피택셜층을 형성하는 공정, 및
    상기 에피택셜층의 표면측의 상기 제 1 도전형 반도체 영역에 대응하는 위치에 제 1 도전형의 전하 축적 영역을 형성하는 공정을 갖는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
KR1020010017880A 2000-04-04 2001-04-04 고체 촬상 소자 및 그 제조 방법 KR100734159B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000102412A JP2001291858A (ja) 2000-04-04 2000-04-04 固体撮像素子及びその製造方法
JP2000-102412 2000-04-04

Publications (2)

Publication Number Publication Date
KR20010095308A KR20010095308A (ko) 2001-11-03
KR100734159B1 true KR100734159B1 (ko) 2007-07-03

Family

ID=18616299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010017880A KR100734159B1 (ko) 2000-04-04 2001-04-04 고체 촬상 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6599772B2 (ko)
JP (1) JP2001291858A (ko)
KR (1) KR100734159B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016539B1 (ko) * 2002-08-12 2011-02-24 소니 주식회사 고체 촬상 소자 및 그 제조 방법
JP4183464B2 (ja) * 2002-09-20 2008-11-19 富士フイルム株式会社 固体撮像装置とその駆動方法
KR100619408B1 (ko) * 2002-10-10 2006-09-05 매그나칩 반도체 유한회사 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법
JP2004165462A (ja) * 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
JP3793205B2 (ja) * 2003-03-06 2006-07-05 松下電器産業株式会社 電荷検出装置および固体撮像装置
KR20050106495A (ko) * 2003-03-06 2005-11-09 소니 가부시끼 가이샤 고체촬상소자 및 그 제조방법과 고체촬상소자의 구동방법
JP3885769B2 (ja) * 2003-06-02 2007-02-28 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US6897082B2 (en) * 2003-06-16 2005-05-24 Micron Technology, Inc. Method of forming well for CMOS imager
KR100630679B1 (ko) * 2003-12-17 2006-10-02 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
JP2005209695A (ja) * 2004-01-20 2005-08-04 Toshiba Corp 固体撮像装置およびその製造方法
JP4882207B2 (ja) * 2004-04-28 2012-02-22 ソニー株式会社 固体撮像素子
JP4680552B2 (ja) * 2004-09-02 2011-05-11 富士フイルム株式会社 固体撮像素子の製造方法
JP2006108485A (ja) * 2004-10-07 2006-04-20 Sanyo Electric Co Ltd 固体撮像装置
JP2006120743A (ja) * 2004-10-20 2006-05-11 Sanyo Electric Co Ltd 固体撮像装置
JP4622573B2 (ja) * 2005-02-21 2011-02-02 パナソニック株式会社 固体撮像素子
KR100642760B1 (ko) * 2005-03-28 2006-11-10 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2007036034A (ja) * 2005-07-28 2007-02-08 Fujifilm Corp 固体撮像素子の製造方法及び固体撮像素子
JP4951898B2 (ja) * 2005-08-26 2012-06-13 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法および固体撮像素子を用いた画像撮影装置
JP2007096271A (ja) * 2005-09-05 2007-04-12 Toshiba Corp 固体撮像装置及びその製造方法
US20070072332A1 (en) * 2005-09-26 2007-03-29 Josef Kemmer Semiconductor radiation detectors and method for fabrication thereof
KR100761048B1 (ko) 2006-08-24 2007-09-21 주식회사 쎄이미지 고감도 시시디 이미지센서 및 그 제조방법
JP2010016113A (ja) * 2008-07-02 2010-01-21 Sony Corp 固体撮像装置及び電子機器
JP2010040840A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
US7910961B2 (en) * 2008-10-08 2011-03-22 Omnivision Technologies, Inc. Image sensor with low crosstalk and high red sensitivity
US8648288B2 (en) * 2010-03-18 2014-02-11 California Institute Of Technology Pixels, imagers and related fabrication methods
JP5948007B2 (ja) 2010-03-29 2016-07-06 セイコーエプソン株式会社 分光センサー及び分光フィルター
JP5663918B2 (ja) * 2010-03-29 2015-02-04 セイコーエプソン株式会社 光センサー及び分光センサー
JP2011258903A (ja) * 2010-06-11 2011-12-22 Panasonic Corp 固体撮像素子
JP5682150B2 (ja) * 2010-06-14 2015-03-11 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
US9029972B2 (en) * 2012-09-25 2015-05-12 Semiconductor Components Industries, Llc Image sensors with in-pixel anti-blooming drains
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
US20150311240A1 (en) * 2014-04-28 2015-10-29 Sony Corporation Deep well photodiode for nir image sensor
CN107615486A (zh) * 2015-03-26 2018-01-19 松下知识产权经营株式会社 固体摄像元件及具备该固体摄像元件的摄像装置
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823084A (ja) * 1994-07-05 1996-01-23 Sony Corp 固体撮像素子
JPH09199704A (ja) * 1996-01-19 1997-07-31 Sony Corp 増幅型固体撮像素子及びその製造方法
JPH09331058A (ja) * 1996-06-13 1997-12-22 Sony Corp 固体撮像素子
KR100192954B1 (ko) * 1996-07-18 1999-06-15 김광호 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
KR0130959B1 (ko) * 1992-06-03 1998-04-14 쓰지 하루오 고체촬상장치 및 그 제조방법
KR970007711B1 (ko) * 1993-05-18 1997-05-15 삼성전자 주식회사 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치
US6351001B1 (en) * 1996-04-17 2002-02-26 Eastman Kodak Company CCD image sensor
JP3252804B2 (ja) * 1998-07-31 2002-02-04 日本電気株式会社 固体撮像素子の駆動方法
JP2001060680A (ja) * 1999-08-23 2001-03-06 Sony Corp 固体撮像素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823084A (ja) * 1994-07-05 1996-01-23 Sony Corp 固体撮像素子
JPH09199704A (ja) * 1996-01-19 1997-07-31 Sony Corp 増幅型固体撮像素子及びその製造方法
JPH09331058A (ja) * 1996-06-13 1997-12-22 Sony Corp 固体撮像素子
KR100192954B1 (ko) * 1996-07-18 1999-06-15 김광호 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법

Also Published As

Publication number Publication date
US6599772B2 (en) 2003-07-29
JP2001291858A (ja) 2001-10-19
US20010054726A1 (en) 2001-12-27
KR20010095308A (ko) 2001-11-03

Similar Documents

Publication Publication Date Title
KR100734159B1 (ko) 고체 촬상 소자 및 그 제조 방법
KR100748862B1 (ko) 고체 영상 센서
US7855406B2 (en) Solid-state imaging device and method of manufacturing the same
KR100821469B1 (ko) 개선된 컬러 크로스토크를 갖는 소형 ｃｍｏｓ 이미지 센서및 그 제조 방법
JP3570733B2 (ja) 仮想位相フレーム・インタライン転送ｃｃｄ画像センサ
US7705380B2 (en) Amplification-type solid-state image sensing device
US20040217390A1 (en) Solid-state imaging device and method for manufacturing the same
JPH04355964A (ja) 固体撮像装置及びその製造方法
CN101180732A (zh) Cmos成像器的隔离工艺和结构
KR980012585A (ko) 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법
US5238864A (en) Method of making solid-state imaging device
US6593607B1 (en) Image sensor with enhanced blue response and signal cross-talk suppression
TWI451564B (zh) 具有二磊晶層之影像感測器及其製造方法
JP2004039832A (ja) 光電変換装置及びその製造方法
US6410359B2 (en) Reduced leakage trench isolation
US6551910B2 (en) Method of manufacturing solid-state image pickup device
KR100741559B1 (ko) 고체 촬상 소자 및 그 제조 방법
US6403394B2 (en) Reduced leakage trench isolation
JP5030323B2 (ja) 固体撮像素子
JP2000294760A (ja) 光検出素子
KR100303323B1 (ko) 이미지센서의핀드포토다이오드및그제조방법
JPH08222719A (ja) 電荷結合デバイス型の固体撮像素子およびその製造方法
KR100262006B1 (ko) 고체촬상소자 및 그 제조방법
JP4310845B2 (ja) 固体撮像素子及びその製造方法
KR100459209B1 (ko) 고체촬상소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee