JP2006108485A - 固体撮像装置 - Google Patents

Abstract

【課題】暗電流および消費電力が増大するのを抑制しながら、電子の転送効率の低下を抑制することが可能な固体撮像装置を提供する。
【解決手段】この固体撮像装置は、ｎ型シリコン基板８のｎ^＋型不純物領域１２の深さよりも大きく、かつ、ｎ型不純物領域１０の深さよりも小さい深さを有するｎ型中間不純物領域１１を含む電荷蓄積領域を備えている。
【選択図】図３

Description

本発明は、固体撮像装置に関し、特に、半導体基板に形成された不純物領域を含む固体撮像装置に関する。

従来、半導体基板に形成された不純物領域を含む固体撮像装置が知られている（たとえば、特許文献１参照）。

上記特許文献１に開示された固体撮像装置では、半導体基板の表面から所定の深さの領域に電子を蓄積するポテンシャルの凹部を形成するためのｎ型不純物領域（電荷蓄積領域）を形成するとともに、そのｎ型不純物領域よりも深さの小さい領域に、ｎ型不純物領域の不純物濃度よりも高い不純物濃度を有するｎ^＋型不純物領域を形成することによって、ポテンシャルの凹部の深さを増大させることにより電子の蓄積量を増大させている。すなわち、上記特許文献１では、電荷蓄積領域が、半導体基板の表面に形成されたｎ型不純物領域およびｎ^＋型不純物領域の２つの不純物領域からなるとともに、半導体基板の表面側に不純物濃度の高いｎ^＋型不純物領域が配置されている。この特許文献１に開示された固体撮像装置では、電子の転送時に半導体基板の表面近傍に存在するホールに電子が再結合することにより電子の転送効率が低下する場合がある。この場合には、ｎ型不純物領域またはｎ^＋型不純物領域の少なくともいずれか一方の不純物濃度を増加させれば、電子を蓄積するポテンシャルの凹部の位置を半導体基板の表面からより深い位置へ遠ざけることが可能であるので、電子の転送時に半導体基板の表面近傍に存在するホールに電子が再結合するのが抑制される。これにより、電子の転送効率の低下が抑制される。

特開２００１−２９１８５９号公報

しかしながら、上記特許文献１に開示された固体撮像装置において、半導体基板の表面側（浅い側）に位置するｎ^＋型不純物領域の不純物濃度を増加させる場合には、半導体基板の表面における不純物濃度が増加することに起因して半導体基板の表面のポテンシャルが増加するので、ゲート電圧によって半導体基板の表面に生じる電界が大きくなるという不都合がある。これにより、半導体基板の表面における電界により、より多くの熱励起した電子が引き出されるので、暗電流が増大するという問題点がある。また、上記特許文献１に開示された固体撮像装置において、半導体基板の表面とは反対側（深い側）に位置するｎ型不純物領域の不純物濃度を増加させる場合には、曲率が大きく、かつ、幅の広いポテンシャルの凹部が形成されるので、そのポテンシャルの凹部に蓄積される電子を転送するために大きなゲート電圧が必要になるという不都合がある。これにより、消費電力が増大するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、暗電流および消費電力が増大するのを抑制しながら、電子の転送効率の低下を抑制することが可能な固体撮像装置を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の一の局面における固体撮像装置は、半導体基板と、半導体基板の主表面から第１の深さを有する第１導電型の第１不純物領域と、第１不純物領域の第１の深さよりも大きい第２の深さを有するとともに、第１不純物領域の不純物濃度よりも低い不純物濃度を有する第１導電型の第２不純物領域と、半導体基板の第１不純物領域の第１の深さよりも大きく、かつ、第２不純物領域の第２の深さよりも小さい第３の深さを有する第１導電型の第３不純物領域とを含む電荷蓄積領域とを備えている。

この一の局面による固体撮像装置では、上記のように、半導体基板の第１不純物領域の第１の深さよりも大きく、かつ、第２不純物領域の第２の深さよりも小さい第３の深さを有する第１導電型の第３不純物領域を、電荷蓄積領域に設けることによって、第３不純物領域を設けない場合に比べて、電荷蓄積領域の第１導電型の不純物濃度を増加させることができるので、電子が蓄積されるポテンシャルの凹部を半導体基板の主表面からより深い位置へ遠ざけることができる。これにより、電子の転送時に半導体基板の主表面近傍に存在するホールに電子が再結合するのを抑制することができるので、電子の転送効率の低下を抑制することができる。また、半導体基板の第１不純物領域よりも深い領域に第３不純物領域を形成することにより電荷蓄積領域の第１導電型の不純物濃度を増加させることによって、半導体基板の主表面側（浅い側）に位置する第１不純物領域の不純物濃度を増加させることにより電荷蓄積領域の第１導電型の不純物濃度を増加させる場合に比べて、半導体基板の主表面における不純物濃度が増大するのを抑制することができる。これにより、第１不純物領域の不純物濃度を増加させる場合に比べて、半導体基板の主表面のポテンシャルが増大するのを抑制することができるので、ゲート電圧によって半導体基板の主表面に生じる電界が大きくなるのを抑制することができる。このため、半導体基板の主表面における電界により、熱励起した電子の引き出される量が増大するのを抑制することができるので、暗電流が増大するのを抑制することができる。また、半導体基板の第２不純物領域よりも浅い領域に第３不純物領域を形成することにより電荷蓄積領域の第１導電型の不純物濃度を増加させることによって、第３不純物領域よりも深さの大きい第２不純物領域の不純物濃度を増加させることにより電荷蓄積領域の第１導電型の不純物濃度を増加させる場合に比べて、電子が蓄積されるポテンシャルの凹部の曲率および幅が増大するのを抑制することができる。これにより、ポテンシャルの凹部に蓄積された電子を転送するのに必要なゲート電圧が増大するのを抑制することができるので、消費電力の増大を抑制することができる。

上記一の局面による固体撮像装置において、好ましくは、第３不純物領域は、第１不純物領域の不純物濃度よりも低く、かつ、第２不純物領域の不純物領域よりも高い不純物濃度を有する。このように構成すれば、第１不純物領域の深さよりも大きい深さを有する第３不純物領域が第１不純物領域の不純物濃度よりも低い不純物濃度を有するように構成することによって、容易に、半導体基板の主表面における不純物濃度が増大するのを抑制することができる。また、第２不純物領域の深さよりも小さい深さを有する第３不純物領域が第２不純物領域の不純物濃度よりも高い不純物濃度を有するように構成することによって、容易に、電子が蓄積されるポテンシャルの凹部の曲率および幅が増大するのを抑制することができる。

上記一の局面による固体撮像装置において、好ましくは、第３不純物領域は、半導体基板の主表面において最大の不純物濃度を有する。このように構成すれば、第３不純物領域が半導体基板の主表面より深い位置において最大の不純物濃度を有する場合に比べて、電子が蓄積されるポテンシャルの凹部の曲率および幅が増大するのをより抑制することができる。

上記一の局面による固体撮像装置において、好ましくは、半導体基板に形成され、複数の画素を分離するための複数の第２導電型のチャネルストップ領域をさらに備え、第１導電型の第１不純物領域および第１導電型の第３不純物領域は、半導体基板の第２導電型のチャネルストップ領域以外の領域に形成されている。このように構成すれば、第１不純物領域および第３不純物領域を形成する際に、第１不純物領域および第３不純物領域の第１導電型の不純物が第２導電型のチャネルストップ領域に導入されるのを抑制することができる。これにより、第１導電型の不純物が第２導電型のチャネルストップ領域に導入されることに起因して、チャネルストップ領域を介して隣接する画素間のポテンシャル障壁の高さが小さくなるのを抑制することができるので、所定の画素からチャネルストップ領域を介して隣接する別の画素に電子が流出するのを抑制することができる。

上記一の局面による固体撮像装置において、好ましくは、第１導電型の第１不純物領域と、第２導電型のチャネルストップ領域との間の領域には、第１導電型の第３不純物領域が形成されている。このように構成すれば、第１導電型の第３不純物領域により、第２導電型のチャネルストップ領域から第１導電型の電荷蓄積領域に印加される電界を低減することができる。これにより、第２導電型のチャネルストップ領域からの電界に起因してチャネル幅が短くなる現象（狭チャネル効果）を抑制することができるので、電子の転送効率の低下をより抑制することができる。

上記一の局面による固体撮像装置において、好ましくは、第３不純物領域に含有される第１導電型の不純物の質量数は、第１不純物領域に含有される第１導電型の不純物の質量数よりも小さい。このように構成すれば、第３不純物領域に含有される第１導電型の不純物は、第１不純物領域に含有される第１導電型の不純物よりも熱拡散されやすくなるので、半導体基板の同じ領域に、第１不純物領域の含有する第１導電型の不純物と、第３不純物領域の含有する第１導電型の不純物とを導入した後、熱処理を行えば、容易に、半導体基板の第１不純物領域よりも深い領域に第３不純物領域を形成することができる。

以下、本発明の実施形態を図面に基づいて説明する。

図１は、本発明の一実施形態による固体撮像装置の全体構成を示した概略図である。図２は、図１に示した一実施形態による固体撮像装置の撮像部および蓄積部の構造を説明するための平面図である。図３は、図２に示した固体撮像装置の撮像部の５０−５０線に沿った断面図である。図４は、図２に示した固体撮像装置の撮像部の１００−１００線に沿った断面図である。図１〜図４を参照して、本実施形態では、フレームトランスファ型の固体撮像装置に本発明を適用した例について説明する。

本実施形態によるフレームトランスファ型の固体撮像装置は、図１に示すように、撮像部１と、蓄積部２と、水平転送部３と、出力部４とを備えている。撮像部１は、光の入射により光電変換を行うために設けられている。また、撮像部１は、図２に示すように、光電変換機能を有する複数の画素５がマトリクス状に配置された構成を有する。また、撮像部１は、生成した電子（電荷）を蓄積するとともに、蓄積部２に転送する機能を有する。蓄積部２は、撮像部１から転送された電子を蓄積するとともに、水平転送部３（図１参照）に転送する機能を有する。水平転送部３は、蓄積部２から転送された電子を順次出力部４に転送する機能を有する。出力部４は、水平転送部３から転送された電子を電気信号として出力する機能を有する。

また、撮像部１および蓄積部２では、図２に示すように、約０．４μｍの幅を有する複数のゲート電極６が約０．６μｍの間隔を隔てて設けられている。また、１つの画素５内に、それぞれ、３本のゲート電極６が設けられている。また、撮像部１の３本のゲート電極６には、それぞれ、電子を転送するための３相のクロック信号ＣＬＫ１〜ＣＬＫ３が入力されるとともに、蓄積部２の３本のゲート電極６には、それぞれ、電子を転送するための３相のクロック信号ＣＬＫ４〜ＣＬＫ６が入力される。撮像部１では、この３相のクロック信号ＣＬＫ１〜ＣＬＫ３により、同一の画素５内の３本のゲート電極６が１回ずつオン状態にされることによって、同一の画素５内の所定のゲート電極６下の領域に蓄積した電子を、同一の画素５内の所定のゲート電極６以外のゲート電極６下の領域に順次転送するように構成されている。また、電子の転送方向と直交する方向に沿って配置された隣接する２つの画素５間には、ｐ型チャネルストップ領域７が電子の転送方向に沿って延びるように設けられている。

また、撮像部１では、図３および図４に示すように、ｎ型シリコン基板８の表面から約２μｍ〜約４μｍの深さを有するとともに、約１０^１５ｃｍ^−３の不純物濃度を有するｐ型不純物領域９が形成されている。なお、ｎ型シリコン基板８は、本発明の「半導体基板」の一例である。また、ｎ型シリコン基板８の表面から約０．５μｍ〜約１．０μｍの深さを有するとともに、約５×１０^１５ｃｍ^−３〜約５×１０^１６ｃｍ^−３の不純物濃度（ピーク濃度）を有するｎ型不純物領域１０が形成されている。なお、このｎ型不純物領域１０は、本発明の「第２不純物領域」の一例である。また、ｎ型不純物領域１０の表面上には、図４に示すように、所定の間隔を隔てて、複数のｐ型チャネルストップ領域７が形成されている。

ここで、本実施形態では、隣接する２つのｐ型チャネルストップ領域７間のｎ型シリコン基板８の表面から約０．３μｍ〜約０．５μｍの深さを有するとともに、約１０^１６ｃｍ^−３〜約１０^１７ｃｍ^−３の不純物濃度（ピーク濃度）を有するｎ型中間不純物領域１１が形成されている。また、隣接する２つのｐ型チャネルストップ領域７間のｎ型シリコン基板８の表面から約０．１μｍ〜約０．３μｍの深さを有するとともに、約１０^１７ｃｍ^−３〜約１０^１８ｃｍ^−３の不純物濃度（ピーク濃度）を有するｎ^＋型不純物領域１２が形成されている。

すなわち、本実施形態では、ｎ^＋型不純物領域１２よりも深く、かつ、ｎ型不純物領域１０よりも浅い領域に、ｎ^＋型不純物領域１２の不純物濃度（約１０^１７ｃｍ^−３〜約１０^１８ｃｍ^−３）よりも低く、かつ、ｎ型不純物領域１０の不純物濃度（約５×１０^１５ｃｍ^−３〜約５×１０^１６ｃｍ^−３）よりも高い不純物濃度（約１０^１６ｃｍ^−３〜約１０^１７ｃｍ^−３）を有するｎ型中間不純物領域１１が形成されている。また、本実施形態では、ｎ型不純物領域１０と、ｎ型中間不純物領域１１と、ｎ^＋型不純物領域１２とによって、ｎ型の電荷蓄積領域が形成されている。なお、ｎ型中間不純物領域１１は、本発明の「第３不純物領域」の一例であり、ｎ^＋型不純物領域１２は、本発明の「第１不純物領域」の一例である。

また、本実施形態では、ｎ^＋型不純物領域１２は、ｎ型不純物としてＡｓ（ヒ素）を含有しているとともに、ｎ型不純物領域１０およびｎ型中間不純物領域１１は、ｎ型不純物として、Ａｓ（ヒ素）よりも小さい質量数を有するＰ（リン）を含有している。また、ｎ型中間不純物領域１１は、ｎ型シリコン基板８の表面において最大の不純物濃度を有するように構成されている。また、ｎ型中間不純物領域１１は、ｎ^＋型不純物領域１２を覆うように形成されているとともに、ｐ型チャネルストップ領域７の側面に接触するように形成されている。これにより、ｎ^＋型不純物領域１２とｐ型チャネルストップ領域７との間の領域には、ｎ型中間不純物領域１１が形成されている。また、ｎ型シリコン基板８、ｐ型不純物領域９、ｎ型不純物領域１０、ｎ型中間不純物領域１１およびｎ^＋型不純物領域１２によって、電子が蓄積されるポテンシャルの凹部から溢れ出た電子がｎ型シリコン基板８側に抜かれる縦型オーバーフロードレイン構造が形成されている。また、ｎ型シリコン基板８のｐ型チャネルストップ領域７と、ｎ型中間不純物領域１１と、ｎ^＋型不純物領域１２との上には、ＳｉＯ_２からなるゲート絶縁膜１３が形成されている。また、ゲート絶縁膜１３上には、上記した複数のゲート電極６が形成されている。また、蓄積部２（図２参照）は、上記した撮像部１と同様の構造を有している。

本実施形態では、上記のように、ｎ^＋型不純物領域１２の深さよりも大きく、かつ、ｎ型不純物領域１０の深さよりも小さい深さを有するとともに、ｎ^＋型不純物領域１２の不純物濃度よりも低く、かつ、ｎ型不純物領域１０の不純物濃度よりも高い不純物濃度を有するｎ型中間不純物領域１１を、撮像部１および蓄積部２の電荷蓄積領域に設けることによって、ｎ型中間不純物領域１１を設けない場合に比べて、電荷蓄積領域のｎ型の不純物濃度を増加させることができるので、電子が蓄積されるポテンシャルの凹部をｎ型シリコン基板８の表面からより深い位置へ遠ざけることができる。これにより、電子の転送時にｎ型シリコン基板８の表面近傍に存在するホールに電子が再結合するのを抑制することができるので、電子の転送効率の低下を抑制することができる。

また、本実施形態では、ｎ型シリコン基板８のｎ^＋型不純物領域１２よりも深い領域にｎ^＋型不純物領域１２の不純物濃度よりも低い不純物濃度を有するｎ型中間不純物領域１１を形成することにより電荷蓄積領域のｎ型の不純物濃度を増加させることによって、ｎ型シリコン基板８の表面側（浅い側）に位置するｎ^＋型不純物領域１２の不純物濃度を増加させることにより電荷蓄積領域のｎ型の不純物濃度を増加させる場合に比べて、ｎ型シリコン基板８の表面における不純物濃度が増大するのを抑制することができる。これにより、ｎ^＋型不純物領域１２の不純物濃度を増加させる場合に比べて、ｎ型シリコン基板８の表面のポテンシャルが増大するのを抑制することができるので、ゲート電圧によってｎ型シリコン基板８の表面に生じる電界が大きくなるのを抑制することができる。このため、ｎ型シリコン基板８の表面における電界により、熱励起した電子の引き出される量が増大するのを抑制することができるので、暗電流が増大するのを抑制することができる。

また、本実施形態では、ｎ型シリコン基板８のｎ型不純物領域１０よりも浅い領域にｎ型不純物領域１０の不純物濃度よりも高い不純物濃度を有するｎ型中間不純物領域１１を形成することにより電荷蓄積領域のｎ型の不純物濃度を増加させることによって、ｎ型中間不純物領域１１よりも深さの大きいｎ型不純物領域１０の不純物濃度を増加させることにより電荷蓄積領域のｎ型の不純物濃度を増加させる場合に比べて、電子が蓄積されるポテンシャルの凹部の曲率および幅が増大するのを抑制することができる。これにより、ポテンシャルの凹部に蓄積された電子を転送するのに必要なゲート電圧が増大するのを抑制することができるので、消費電力の増大を抑制することができる。

また、本実施形態では、ｎ^＋型不純物領域１２とｐ型チャネルストップ領域７との間の領域にｎ型中間不純物領域１１を形成することによって、ｐ型チャネルストップ領域７からｎ型の電荷蓄積領域に印加される電界を低減することができる。これにより、ｐ型チャネルストップ領域７からの電界に起因してチャネル幅が短くなる現象（狭チャネル効果）を抑制することができるので、電子の転送効率の低下をより抑制することができる。

図５〜図９は、本発明の一実施形態による固体撮像装置の製造プロセスを説明するための断面図である。次に、図３〜図９を参照して、本発明の一実施形態によるフレームトランスファ型の固体撮像装置の製造プロセスについて説明する。

まず、図５に示すように、ｎ型シリコン基板８に、注入エネルギ：約６０ｋｅＶ〜約２０００ｋｅＶ、ドーズ量：約１×１０^１１ｃｍ^−２〜約１×１０^１２ｃｍ^−２の条件下で、Ｂ（ボロン）をイオン注入する。この後、約８００℃〜約１２００℃で約１時間〜約１０時間の熱処理を行うことにより、Ｂ（ボロン）を熱拡散させるとともに電気的に活性化させる。これにより、ｎ型シリコン基板８の表面から約２μｍ〜約４μｍの深さを有するとともに、約１０^１５ｃｍ^−３の不純物濃度を有するｐ型不純物領域９が形成される。

次に、図６に示すように、ｎ型シリコン基板８に、注入エネルギ：約１００ｋｅＶ〜約２００ｋｅＶ、ドーズ量：約１×１０^１１ｃｍ^−２〜約１×１０^１２ｃｍ^−２の条件下で、Ｐ（リン）をイオン注入する。この後、約８００℃〜約１２００℃で約１０分間〜約５時間の熱処理を行うことにより、Ｐ（リン）を熱拡散させるとともに電気的に活性化させる。これにより、ｎ型シリコン基板８の表面から約０．５μｍ〜約１．０μｍの深さを有するとともに、約５×１０^１５ｃｍ^−３〜約５×１０^１６ｃｍ^−３の不純物濃度を有するｎ型不純物領域１０が形成される。次に、図７に示すように、フォトリソグラフィ技術を用いて、ｐ型チャネルストップ領域７が形成される領域以外の領域を覆うように、レジスト膜１４を形成する。このレジスト膜１４をマスクとして、ｎ型シリコン基板８に、Ｂ（ボロン）をイオン注入する。これにより、ｎ型不純物領域１０の所定領域に複数のｐ型チャネルストップ領域７が所定の間隔を隔てて形成される。この後、レジスト膜１４を除去する。

次に、本実施形態では、図８に示すように、フォトリソグラフィ技術を用いて、ｎ^＋型不純物領域１２が形成される領域以外の領域を覆うように、レジスト膜１５を形成する。そして、このレジスト膜１５をマスクとして、ｎ型シリコン基板８に、注入エネルギ：約４０ｋｅＶ〜約１００ｋｅＶ、ドーズ量：約１×１０^１２ｃｍ^−２〜約１×１０^１３ｃｍ^−２の条件下で、Ａｓ（ヒ素）をイオン注入する。次に、図９に示すように、図８の工程と同じレジスト膜１５をマスクとして、ｎ型シリコン基板８に、注入エネルギ：約４０ｋｅＶ〜約１００ｋｅＶ、ドーズ量：約１×１０^１１ｃｍ^−２〜約１×１０^１２ｃｍ^−２の条件下で、Ｐ（リン）をイオン注入する。この後、約８００℃〜約１２００℃で約１０分間〜約５時間の熱処理を行うことにより、注入したＡｓ（ヒ素）およびＰ（リン）を熱拡散させるとともに電気的に活性化させる。これにより、隣接する２つのｐ型チャネルストップ領域７間のｎ型シリコン基板８の表面から約０．１μｍ〜約０．３μｍの深さを有するとともに、約１０^１７ｃｍ^−３〜約１０^１８ｃｍ^−３の不純物濃度（ピーク濃度）を有するｎ^＋型不純物領域１２が形成される。また、隣接する２つのｐ型チャネルストップ領域７間のｎ型シリコン基板８の表面から約０．３μｍ〜約０．５μｍの深さを有するとともに、約１０^１６ｃｍ^−３〜約１０^１７ｃｍ^−３の不純物濃度（ピーク濃度）を有するｎ型中間不純物領域１１が形成される。なお、上記の熱処理の際、Ａｓ（ヒ素）よりも小さい質量数を有するＰ（リン）は、熱拡散されやすいので、Ａｓ（ヒ素）よりも深く、かつ、広い領域に熱拡散される。これにより、ｎ型中間不純物領域１１は、ｎ^＋型不純物領域１２を覆うように形成されるとともに、ｐ型チャネルストップ領域７の側面に接触するように形成される。このため、ｎ^＋型不純物領域１２とｐ型チャネルストップ領域７との間の領域には、ｎ型中間不純物領域１１が形成される。また、この熱処理の際、ｎ型中間不純物領域１１のＰ（リン）は、ｎ型シリコン基板８の表面に集まるので、ｎ型中間不純物領域１１のＰ（リン）の濃度は、ｎ型シリコン基板８の表面において最大となる。

最後に、図３に示したように、ＣＶＤ法を用いて、全面を覆うように、ＳｉＯ_２からなるゲート絶縁膜１３を形成した後、ゲート絶縁膜１３上に約０．４μｍの幅を有する複数のゲート電極６を約０．６μｍの間隔を隔てて形成する。上記のようにして、図３および図４に示した本実施形態によるフレームトランスファ型の固体撮像装置が形成される。

本実施形態では、上記のように、ｎ^＋型不純物領域１２およびｎ型中間不純物領域１１をｎ型シリコン基板８のｐ型チャネルストップ領域７以外の領域に形成することによって、ｎ^＋型不純物領域１２のｎ型不純物であるＡｓ（ヒ素）と、ｎ型中間不純物領域１１のｎ型不純物であるＰ（リン）とをイオン注入する際に、レジスト膜１５によりＡｓ（ヒ素）およびＰ（リン）がｐ型チャネルストップ領域７にイオン注入されるのを抑制することができる。これにより、Ａｓ（ヒ素）およびＰ（リン）がｐ型チャネルストップ領域７にイオン注入されることに起因して、ｐ型チャネルストップ領域７を介して隣接する画素５間のポテンシャル障壁の高さが小さくなるのを抑制することができるので、所定の画素５からｐ型チャネルストップ領域７を介して隣接する別の画素５に電子が流出するのを抑制することができる。

また、本実施形態では、ｎ型中間不純物領域１１を形成するためにＰ（リン）をイオン注入する際に、ｎ^＋型不純物領域１２のＡｓ（ヒ素）をイオン注入する工程と同じレジスト膜１５をマスクとして、イオン注入を行うことによって、ｎ型中間不純物領域１１を形成するためのレジスト膜を別途形成する必要がないので、製造プロセスが複雑化するのを抑制することができる。

（実施例）
次に、上記実施形態による効果を確認するために行った比較シミュレーション（実施例および比較例）について説明する。具体的には、ｎ型シリコン基板のｎ^＋型不純物領域の深さよりも大きく、かつ、ｎ型不純物領域の深さよりも小さい深さを有するとともに、ｎ^＋型不純物領域の不純物濃度よりも低く、かつ、ｎ型不純物領域の不純物濃度よりも高い不純物濃度を有するｎ型中間不純物領域を形成することによる効果を確認するために行った比較シミュレーションについて説明する。

まず、上記実施形態と同様にして、実施例によるフレームトランスファ型の固体撮像装置を作製する場合のシミュレーションを行った。すなわち、実施例では、図３および図４に示した上記実施形態によるフレームトランスファ型の固体撮像装置と同様の構造を有するフレームトランスファ型の固体撮像装置を作製する場合のシミュレーションを行った。なお、この実施例によるシミュレーションでは、ｎ^＋型不純物領域のＡｓ（ヒ素）を注入エネルギ：６０ｋｅＶ、ドーズ量：２．２×１０^１２ｃｍ^−２の条件下でイオン注入するものとして設定した。また、ｎ型中間不純物領域のＰ（リン）を注入エネルギ：８０ｋｅＶ、ドーズ量：３×１０^１１ｃｍ^−２の条件下でイオン注入するものとして設定した。また、ｎ型不純物領域のＰ（リン）を注入エネルギ：１５０ｋｅＶ、ドーズ量：５×１０^１１ｃｍ^−２の条件下でイオン注入するものとして設定した。次に、ｎ型中間不純物領域を形成しないこと以外は上記実施例と同様にして、比較例によるフレームトランスファ型の固体撮像装置を作製する場合のシミュレーションを行った。すなわち、比較例では、隣接する２つのｐ型チャネルストップ領域間のｎ型不純物領域よりも浅い領域に、ｎ^＋型不純物領域のみが形成された構造を有するフレームトランスファ型の固体撮像装置を作製する場合のシミュレーションを行った。

そして、実施例および比較例による固体撮像装置のｎ型シリコン基板の表面からの深さに対するポテンシャルの変化をシミュレーションにより計算した。その結果が図１０に示されている。また、実施例および比較例による固体撮像装置のｎ型シリコン基板の表面からの深さに対する不純物濃度の変化をシミュレーションにより計算した。その結果が図１１に示されている。また、実施例による固体撮像装置のｎ^＋型不純物領域にイオン注入するＡｓ（ヒ素）と、ｎ型中間不純物領域にイオン注入するＰ（リン）と、ｎ型不純物領域にイオン注入するＰ（リン）とについて、それぞれ、ｎ型シリコン基板の表面からの深さに対する濃度の変化をシミュレーションにより計算した。その結果が図１２に示されている。

図１０を参照して、実施例では、比較例に比べて、ポテンシャルの凹部の底部のｎ型シリコン基板の表面からの深さＸ１が０．０１１μｍ大きくなることが判る。すなわち、実施例では、比較例に比べて、電子が蓄積されるポテンシャルの凹部をｎ型シリコン基板の表面から０．０１１μｍ深い位置へ遠ざけることができることが判った。これは、図１１に示すように、実施例では、ｎ^＋型不純物領域およびｎ型不純物領域に加えて、ｎ型中間不純物領域を形成することによって、比較例に比べてｎ型シリコン基板の表面近傍の不純物濃度が増加されたことに起因すると考えられる。また、図１２を参照して、ｎ型中間不純物領域にイオン注入されるＰ（リン）は、ｎ^＋型不純物領域にイオン注入されるＡｓ（ヒ素）よりも深く、かつ、ｎ型不純物領域にイオン注入されるＰ（リン）よりも浅い領域に導入されることが判った。また、図１２から、ｎ型中間不純物領域にイオン注入されるＰ（リン）は、ｎ^＋型不純物領域にイオン注入されるＡｓ（ヒ素）のピーク濃度（約２．０×１０^１７ｃｍ^−３）よりも低く、かつ、ｎ型不純物領域にイオン注入されるＰ（リン）のピーク濃度（約１．１×１０^１６ｃｍ^−３）よりも高いピーク濃度（約１．６×１０^１６ｃｍ^−３）を有することが判った。また、図１２から、ｎ型中間不純物領域にイオン注入されるＰ（リン）は、ｎ型シリコン基板の表面において最大の濃度（約１．６×１０^１６ｃｍ^−３）となることが判った。

次に、ｎ^＋型不純物領域のＡｓ（ヒ素）、ｎ型中間不純物領域のＰ（リン）、およびｎ型不純物領域のＰ（リン）の注入量を変化させることにより、ｎ^＋型不純物領域のＡｓ（ヒ素）の濃度と、ｎ型中間不純物領域のＰ（リン）の濃度と、ｎ型不純物領域のＰ（リン）の濃度とをそれぞれ変化させることによって、ポテンシャルの凹部の底部のｎ型シリコン基板の表面からの深さＸ１を変化させた固体撮像装置を作製する場合のシミュレーションを行った。そして、各固体撮像装置について、ｎ型シリコン基板の表面のポテンシャルをシミュレーションにより計算した。このように計算されたｎ型シリコン基板の表面のポテンシャルと、ポテンシャルの凹部の底部のｎ型シリコン基板の表面からの深さＸ１との関係が図１３に示されている。

図１３を参照して、ｎ型中間不純物領域のＰ（リン）を増加させることによりポテンシャルの凹部の底部の深さＸ１を増加させた場合のｎ型シリコン基板の表面のポテンシャルの増加率（傾き）は、ｎ^＋型不純物領域のＡｓ（ヒ素）を増加させることによりポテンシャルの凹部の底部の深さＸ１を増加させた場合のｎ型シリコン基板の表面のポテンシャルの増加率（傾き）よりも小さいことが判る。これにより、ｎ型中間不純物領域のＰ（リン）を増加させることによりポテンシャルの凹部をｎ型シリコン基板の表面から遠ざける場合には、ｎ^＋型不純物領域のＡｓ（ヒ素）を増加させることによりポテンシャルの凹部をｎ型シリコン基板の表面から遠ざける場合に比べて、ｎ型シリコン基板の表面のポテンシャルの増加量を低減することができることが判った。このため、ｎ型中間不純物領域のＰ（リン）を増加させることによりポテンシャルの凹部をｎ型シリコン基板の表面から遠ざける場合には、ｎ^＋型不純物領域のＡｓ（ヒ素）を増加させることによりポテンシャルの凹部をｎ型シリコン基板の表面から遠ざける場合に比べて、ゲート電圧によってｎ型シリコン基板の表面に生じる電界が大きくなるのを抑制することが可能であるので、ｎ型シリコン基板の表面の電界により引き出される熱励起した電子（暗電流）を低減することができると考えられる。したがって、ｎ型中間不純物領域のＰ（リン）を増加させることによりポテンシャルの凹部をｎ型シリコン基板の表面から遠ざける方が、ｎ^＋型不純物領域のＡｓ（ヒ素）を増加させることによりポテンシャルの凹部をｎ型シリコン基板の表面から遠ざけるのに比べて、暗電流の増大を抑制しながら、電子の転送効率の低下を抑制するために好ましいと考えられる。なお、図１３から、ｎ型中間不純物領域のＰ（リン）を増加させることによりポテンシャルの凹部をｎ型シリコン基板の表面から遠ざける場合には、ｎ型不純物領域のＰ（リン）を増加させることによりポテンシャルの凹部をｎ型シリコン基板の表面から遠ざける場合と、ｎ型シリコン基板の表面のポテンシャルの増加率がほぼ同等になることも判った。

なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、フレームトランスファ型の固体撮像装置に本発明を適用した例について説明したが、本発明はこれに限らず、フレームトランスファ型以外の固体撮像装置にも本発明を適用することが可能である。

また、上記実施形態では、ＳｉＯ_２からなるゲート絶縁膜を形成したが、本発明はこれに限らず、ＳｉＯ_２以外の材料を含むゲート絶縁膜を形成してもよい。たとえば、ＳｉＮ膜や、ＳｉＯ_２膜およびＳｉＮ膜を含む多層膜などによってゲート絶縁膜を形成してもよい。

また、上記実施形態では、ＣＶＤ法を用いて、ゲート絶縁膜を形成したが、本発明はこれに限らず、ＣＶＤ法以外のプロセスによりゲート絶縁膜を形成してもよい。たとえば、熱酸化法などによりゲート絶縁膜を形成してもよい。

本発明の一実施形態による固体撮像装置の全体構成を示した概略図である。 図１に示した一実施形態による固体撮像装置の撮像部および蓄積部の構造を説明するための平面図である。 図２に示した固体撮像装置の撮像部の５０−５０線に沿った断面図である。 図２に示した固体撮像装置の撮像部の１００−１００線に沿った断面図である。 本発明の一実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の一実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の一実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の一実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の一実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 実施例および比較例による固体撮像装置のｎ型シリコン基板の表面からの深さに対するポテンシャルの変化を示した相関図である。 実施例および比較例による固体撮像装置のｎ型シリコン基板の表面からの深さに対する不純物濃度の変化を示した相関図である。 ｎ^＋型不純物領域、ｎ型中間不純物領域およびｎ型不純物領域のｎ型シリコン基板の表面からの深さに対する不純物濃度の変化を示した相関図である。 ｎ^＋型不純物領域、ｎ型中間不純物領域およびｎ型不純物領域の不純物濃度をそれぞれ変化させた場合のｎ型シリコン基板表面のポテンシャルの変化を示した相関図である。

符号の説明

１ 撮像部
２ 蓄積部
５ 画素
７ ｐ型チャネルストップ領域
８ ｎ型シリコン基板（半導体基板）
１０ ｎ型不純物領域（第２不純物領域）
１１ ｎ型中間不純物領域（第３不純物領域）
１２ ｎ^＋型不純物領域（第１不純物領域）

Claims (6)

1. 半導体基板と、
   前記半導体基板の主表面から第１の深さを有する第１導電型の第１不純物領域と、前記第１不純物領域の第１の深さよりも大きい第２の深さを有するとともに、前記第１不純物領域の不純物濃度よりも低い不純物濃度を有する第１導電型の第２不純物領域と、前記半導体基板の前記第１不純物領域の第１の深さよりも大きく、かつ、前記第２不純物領域の第２の深さよりも小さい第３の深さを有する第１導電型の第３不純物領域とを含む電荷蓄積領域とを備えた、固体撮像装置。
2. 前記第３不純物領域は、前記第１不純物領域の不純物濃度よりも低く、かつ、前記第２不純物領域の不純物領域よりも高い不純物濃度を有する、請求項１に記載の固体撮像装置。
3. 前記第３不純物領域は、前記半導体基板の主表面において最大の不純物濃度を有する、請求項１または２に記載の固体撮像装置。
4. 前記半導体基板に形成され、複数の画素を分離するための複数の第２導電型のチャネルストップ領域をさらに備え、
   前記第１導電型の第１不純物領域および前記第１導電型の第３不純物領域は、前記半導体基板の前記第２導電型のチャネルストップ領域以外の領域に形成されている、請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 前記第１導電型の第１不純物領域と、前記第２導電型のチャネルストップ領域との間の領域には、前記第１導電型の第３不純物領域が形成されている、請求項１〜４のいずれか１項に記載の固体撮像装置。
6. 前記第３不純物領域に含有される第１導電型の不純物の質量数は、前記第１不純物領域に含有される第１導電型の不純物の質量数よりも小さい、請求項１〜５のいずれか１項に記載の固体撮像装置。

Images