JP5377590B2 - 固体撮像装置 - Google Patents

Description

本発明は固体撮像装置に関するものであり、更に詳細には、画素内に電荷保持部を有する固体撮像装置に関するものである。

近年、固体撮像装置の更なる高性能化のために、画素内に光電変換部及びフローティングディフュージョン（以下ＦＤ）とは別に電荷保持部を有する構成が検討されている。電荷保持部の用途としては、第１に、特許文献１に記載されているようにグローバル電子シャッタを実現するために設けられる。第２に特許文献２に記載されているようにダイナミックレンジを拡大するために設けられる。更に、第３に、特許文献３に記載されているように画素毎にＡＤ変換器を有する構成において、画素内の電荷保持部が設けられる。
特許文献１には、半導体領域の深い位置で発生した電荷が電荷保持部に混入することを抑制することでノイズを低減する構成が開示されている。具体的には、内部に光電変換部が配置されるＰ型ウェルと、電荷格納部と、電荷格納部の少なくとも一部の下にＰ型ウェルの一部を介して設けられたＰ型ウェルよりも不純物濃度が高いＰ型層とを含む構成が開示されている。

特開２００８−００４６９２号公報 特開２００６−１９７３８３号公報 特開２００９−０３８１６７号公報

本発明者らは、特許文献１に開示される構成では、電荷保持部からＦＤへの電荷転送時の駆動電圧が高くなるという課題が生じるのを見出した。特許文献１の図３が示す通り、電荷格納部の下部に、Ｐ型ウェルを介して高濃度のＰ型層が配されている。電荷保持部は濃度の低いＰ型ウェルとＰＮ接合を形成している。そのため、電荷保持部のＮ型領域からの空乏層がＰ型ウェルに広がり、電荷転送時に高い電圧が必要となる。
更に、本発明者らは、高濃度のＰ型層と、電荷保持部からＦＤへの電荷の転送路との位置関係によっては、転送路が狭まり転送効率が下がる場合があることも併せて見出した。
上記課題に鑑み、本発明は、電荷保持部からＦＤへの電荷転送時に空乏層の広がりを抑制し、加えて電荷保持部からＦＤへの転送路が狭まることのないようにすることで、低電圧での電荷転送を可能とすることを目的とする。

本発明に係る固体撮像装置は、第２導電型のウェルが配された半導体基板に、入射光に応じて電荷を生成する光電変換部と、前記光電変換部で生成された電荷を前記光電変換部とは別の場所で保持する第１導電型の第１半導体領域を含んで構成される電荷保持部と、前記電荷保持部とセンスノードとの間のポテンシャルを制御する転送ゲート電極を含んで構成される転送部と、を有する画素を備える固体撮像装置であって、前記第１半導体領域とＰＮ接合を構成するように前記第１半導体領域の下部に配される第２導電型の第２半導体領域を有し、前記第２半導体領域の第２導電型の不純物濃度は、前記ウェルの不純物濃度よりも高く、かつ、前記転送ゲート電極の下部であって前記第２半導体領域と同じ深さの領域の第２導電型の不純物濃度よりも高く、前記第２半導体領域の下部に第２導電型の第３半導体領域を有し、前記第３半導体領域の不純物濃度は前記ウェルの不純物濃度よりも高いことを特徴とする。

本発明に係る固体撮像装置によれば、電荷保持部に蓄積された電荷を転送する際に空乏層が広がることを抑制することが可能となり、さらに電荷の転送路が狭まることを抑制することが可能となる。

本発明の実施例１に係る固体撮像素子の画素断面の概略図。 本発明の実施例１に係る固体撮像素子の製造方法を説明するための図。 本発明の実施例２に係る固体撮像素子の画素断面の概略図。 本発明の実施例３に係る固体撮像素子の画素断面の概略図。 本発明の実施例４に係る固体撮像素子の画素断面の概略図。 本発明の実施例５に係る固体撮像素子の画素断面の概略図。 本発明の実施例６に係る固体撮像素子の画素断面の概略図。 本発明の一実施形態に係る固体撮像素子の画素の等価回路図。 本発明の実施例２に係る固体撮像素子の画素領域の上面図。 本発明の実施例４に係る固体撮像素子の画素領域の上面図。 本発明の実施例１に係る固体撮像素子の不純物濃度のプロファイル図。 本発明の実施例１に係る固体撮像素子の添加不純物濃度のプロファイル図。 本発明の実施例３に係る固体撮像素子の不純物濃度のプロファイル図。

本発明の実施例を図面を参照して詳細に説明する。各実施例において、信号電荷として電子を用いる構成を例示するが、信号電荷としてホールを用いることも可能である。信号電荷として電子を用いる場合は、第１導電型がＮ型、第２導電型がＰ型である。ホールを信号電荷として用いる場合には、信号電荷が電子の場合に対して各半導体領域の導電型を逆の導電型にすればよい。また各実施例における画素断面の概略図は一画素のみを示すが、実際には複数の画素が例えば行列状に配されている。

図１は本発明に係る一実施形態である固体撮像装置の画素断面の概略図である。１０１は光電変換部である。例えばＰ型半導体領域とＮ型半導体領域とを含んで構成されるフォトダイオードが用いられる。１０２は電荷保持部である。電荷保持部１０２は、光電変換部で生成された電荷を保持可能なＮ型の半導体領域を含んで構成される。１０３は転送部である。転送部１０３は、電荷保持部で保持された電荷をセンスノードへ転送する。１０４はセンスノードである。センスノードは、例えば画素増幅ＭＯＳトランジスタのゲートに電気的に接続されたＦＤを含んで構成される。ＦＤは、画素増幅ＭＯＳトランジスタのゲートに電気的に接続される代わりに、不図示の垂直信号線に電気的に接続されていてもよい。

次に上記各部材の詳細な構成に関して説明する。本実施例において、光電変換部１０１、電荷保持部１０２、転送部１０３、センスノード１０４はＰ型ウェル１０７の内部に配される。Ｐ型ウェル１０７は、イオン注入もしくはエピタキシャル成長によって、Ｎ型基板１１６の一主面に形成される。Ｐ型ウェル１０７が配されたＮ型基板１１６の代わりに、Ｐ型基板を用いてもよい。

また、エピタキシャル成長によって形成したＮ型基板に画素構造を配するようにしてもよい。この構成のメリットとして、Ｐ型埋め込み層がポテンシャル障壁となるため、光電変換部で発生した電荷が基板に排出され難くなることが挙げられる。したがって感度の向上のためには、エピタキシャル成長によって形成したＮ型基板に画素構造を配することが好ましい。光電変換部のＮ型半導体領域の不純物濃度を低くし、発生した電荷が、光電変換部１０１に蓄積されることなく直ちに電荷保持部１０２へ転送される構成の場合には、Ｎ型基板を用いた感度向上の効果が特に顕著となる。

１０５、１０６はＮ型半導体領域である。Ｎ型半導体領域１０５はＮ型半導体領域１０６の内部に配され、Ｎ型半導体領域１０６よりもＮ型不純物濃度が高い。Ｎ型半導体領域１０５は、Ｐ型半導体領域１０８とＰＮ接合を形成している。Ｎ型半導体領域１０６は、Ｎ型半導体領域１０６の下部に配されたＰ型ウェル１０７とＰＮ接合を形成している。

１０８は高濃度のＰ型半導体領域である。Ｐ型半導体領域１０８を設けることにより、半導体表面で生じる暗電流を低減することが可能となる。本実施例において、上述の光電変換部１０１は、Ｎ型半導体領域１０５、１０６、Ｐ型ウェル１０７、Ｐ型半導体領域１０８で構成される。

１１０はＮ型の半導体領域である。本実施例においては、Ｎ型半導体領域１１０が光電変換部とは別の場所で電荷を保持する第１半導体領域として機能する。１１２は制御電極である。上述の電荷保持部１０２は、Ｎ型半導体領域１１０、及び制御電極１１２を含んで構成される。

本実施例の電荷保持部１０２は、Ｎ型半導体領域１１０の上に絶縁膜１０９を介して制御電極１１２を備えている。制御電極１１２は、Ｎ型半導体領域１１０の半導体表面側のポテンシャルを制御する。電荷保持部で発生する暗電流の影響を抑制するためには、制御電極に負電圧が印加されるとよい。

制御電極１１２は、光電変換部１０１と電荷保持部１０２の間のポテンシャルを制御する機能を併せて備えていてもよい。また、制御電極１１２とは別に、光電変換部１０１と電荷保持部１０２の間のポテンシャルを制御する電極を配した構成としてもよい。

本発明は、制御電極１１２を含まない構成に用いることもできる。例えばＮ型半導体領域１１０が、コンタクトプラグ、スイッチを介して選択的に電源に接続される構成である。

１１３は転送ゲート電極である。転送ゲート電極１１３に供給されるバイアスにより、Ｎ型半導体領域１１０に隣接するＰ型ウェル１０７の一部の領域に、信号電荷の転送路が形成される。電荷保持部から、後述するセンスノードへ信号電荷を転送可能な位置に転送路が形成されるように、転送ゲート電極は配される。転送ゲート電極１１３は供給されるバイアスに応じて転送路の形成、非形成状態を切り替え、電荷保持部とＦＤとの電気的接続を制御する。

Ｎ型半導体領域１１４はＦＤである。本実施例ではＦＤ１１４がセンスノードとして機能する。センスノードは、蓄積された電荷の量に応じて信号が出力される半導体領域であればよい。センスノードは複数の画素で共有される構成としてもよい。

１１５は遮光部材である。遮光部材１１５は、電荷保持部１０２、転送部１０３、センスノード１０４へ入射する光を低減、好ましくは入射する光を完全に遮蔽する。

１１１は高濃度のＰ型半導体領域であり、本実施例の特徴部分である。Ｐ型半導体領域１１１はＮ型半導体領域１１０の下部に配されている。そして、Ｐ型半導体領域１１１とＮ型半導体領域１１０とが、Ｐ型ウェルを介することなく直接にＰＮ接合を構成している。すなわち、本実施例において、Ｐ型半導体領域１１１は、Ｎ型半導体領域１１０とＰＮ接合を構成するように、Ｎ型半導体領域１１０の下部に配された第２半導体領域である。

図１１は、電荷保持部（図１のＸ断面）及び転送部（図１のＹ断面）のそれぞれにおける、深さ方向に沿った不純物濃度プロファイルを示している。深さ方向は、半導体表面に垂直な方向である。Ｐ型半導体領域１１１の不純物濃度は、Ｐ型ウェル１０７の不純物濃度より高い。

図１１が示すように、Ｐ型半導体領域１１１の深さ方向の不純物濃度プロファイルは、ある深さに不純物濃度ピークを持ったプロファイルとしてもよい。Ｐ型半導体領域１１１の不純物濃度のピークは、表面から０．５μｍよりも浅い位置であることが好ましい。これよりも深くにピークが位置していても、Ｐ型半導体領域１１１とＮ型半導体領域１１０とが、Ｐ型ウェルを介することなく直接にＰＮ接合を構成していれば、本発明の効果は得られる。しかし、表面から０．５μｍよりも浅い位置にピークが位置すると、Ｎ型半導体領域１１０とＰ型半導体領域１１１との間に、不純物濃度の低い領域が形成されないため、より大きな効果が得られる。Ｐ型半導体領域１１１はＮ型半導体領域１１０の下部に配されるため、Ｐ型半導体領域１１１の不純物濃度ピークは、Ｎ型半導体領域１１０の不純物濃度ピークよりも深い位置にある。

図１１に示すように、Ｐ型半導体領域１１１の不純物濃度のピークが位置する深さにおいて、Ｐ型半導体領域１１１の不純物濃度の方が、同じ深さの転送ゲート下部の不純物濃度より高い。本実施例において、転送ゲート電極の少なくとも一部の下部においては、Ｐ型半導体領域１１１が存在していないか、あるいはその不純物密度が低い。ここで、Ｐ型半導体領域１１１と同じ深さにおいて、転送ゲート下部がＰ型半導体領域１１１の反対導電型である場合には、Ｐ型半導体領域１１１の方がＰ型の不純物濃度が高い。

続いて、Ｐ型半導体領域１１１とＮ型半導体領域１１０とがＰＮ接合を構成していることについて詳しく説明する。図１２は、電荷保持部（図１のＸ断面）における、半導体表面に対して垂直な方向の添加不純物濃度のプロファイルを示している。「添加不純物濃度」は、実際に添加されている不純物の濃度を意味している。これに対し、本明細書、請求の範囲及び図面において単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された正味の不純物濃度を意味している。図１２において、Ｐ型の添加不純物濃度がＮ型の添加不純物濃度より高い領域はＰ型半導体領域である。反対に、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度より高い領域はＮ型半導体領域である。

図１２において、Ｐ型不純物の添加不純物濃度のピークがＰ型半導体領域１１１の不純物濃度ピークに対応している。図１２において、Ｎ型不純物とＰ型不純物との添加不純物濃度が等しくなっている場所がＰＮ接合の界面である。ＰＮ接合界面において、Ｐ型の添加不純物濃度がＰ型ウェルの添加不純物濃度よりも高ければ、Ｐ型半導体領域１１１とＮ型半導体領域１１０とが直接にＰＮ接合を構成しているといえる。

ここで、添加不純物濃度の比較対象となるＰ型ウェルに関して説明する。本実施例において、図１のＰ型ウェル１０７が示す領域には不純物が略均一に分布している。この場合、比較対象となるＰ型ウェルの添加不純物濃度としては、例えば、Ｐ型半導体領域１１１の不純物濃度のピークが位置する深さと同じ深さの、転送ゲート電極下部の添加不純物濃度とすればよい。

しかし、転送ゲートに供給する電圧制御のために、転送路に不純物が添加される場合がある。このような構成においては、転送ゲート電極下部の添加不純物濃度は、Ｐ型ウェルの添加不純物濃度より高く、図１のＰ型ウェル１０７が示す領域の不純物濃度が均一ではない。この場合、例えば、光電変換部１０１の下部に配されたＰ型ウェル１０７の添加不純物濃度を比較対象とする。転送路に不純物が添加された場合でも、光電変換部１０１の下部の添加不純物濃度は変化しないからである。

図１２において、実線で描かれた曲線は本実施例の添加不純物濃度を示し、点線で描かれた曲線は比較例の添加不純物濃度を示している。比較例のＰＮ接合界面では、Ｐ型不純物の添加不純物濃度はＰ型ウェルの添加不純物濃度と等しい。この場合、Ｐ型半導体領域１１１とＮ型半導体領域１１０とが直接にＰＮ接合を構成しているとはいえない。

以上に示した本実施例の構成により、電荷保持部からセンスノードヘの低電圧での電荷転送が可能となる。これを詳細に説明する。

まず、電荷保持部からセンスノードヘの電荷転送のメカニズムを説明する。光電変換部１０１で生成された信号電荷がＮ型半導体領域１１０で保持される前に、Ｎ型半導体領域１１０はセンスノードを介してリセット電圧が供給される。この後、フローティングにした後に、光電変換部１０１の電荷がＮ型半導体領域１１０へ転送される。その後、順次電荷保持部からセンスノードヘ電荷が転送される。通常画素行ごとに転送が行なわれる。この時、Ｎ型半導体領域１１０は転送部１０３を介して逆バイアスが供給された状態となる。逆バイアスによってＮ型半導体領域１１０が空乏化することで電荷が転送される。Ｎ型半導体領域１１０に保持された電荷のほとんど、好ましくは全てをセンスノードへ転送するためには、Ｎ型半導体領域１１０の大部分、好ましくは全領域が空乏化される必要がある。

Ｎ型半導体領域１１０が空乏化される際には、Ｎ型半導体領域１１０の下部のＰ型半導体領域に空乏層が広がる。Ｎ型半導体領域１１０からの空乏層の広がり量は、Ｎ型半導体領域１１０とＰＮ接合を形成するＰ型半導体領域の不純物濃度に応じて変化する。

本実施例の効果を理解しやすくするために、特許文献１が開示する構成と対比して説明する。特許文献１の図３に示された構成によれば、電荷保持部を構成するＮ型半導体領域の下部にＰ型ウェルを介して高濃度のＰ型半導体領域が配されている。特許文献１に開示された構成のように、Ｎ型半導体領域が低濃度のＰ型ウェルとＰＮ接合を構成していると、空乏層はＰ型ウェルに大きく広がる。この場合、Ｎ型半導体領域１１０を十分に空乏化するために、転送部を介して供給される逆バイアス電圧が大きくなければならない。

これに対して本実施例では、Ｎ型半導体領域１１０が、Ｐ型ウェル１０７を介することなく直接に、Ｐ型半導体領域１１１とＰＮ接合を構成している。Ｎ型半導体領域１１０とＰＮ接合を形成するＰ型半導体領域の不純物濃度が高いので、Ｐ型半導体領域への空乏層の広がりが抑制される。したがって、転送部を介して供給される逆バイアス電圧が小さくても、Ｎ型半導体領域１１０の大部分、あるいは全領域が空乏化される。

さらに本実施例においては、Ｐ型半導体領域１１１の不純物濃度が、転送路下部のＰ型半導体領域１１１と同じ深さの領域の不純物濃度よりも高い。言い換えると、Ｐ型半導体領域１１１は転送ゲート電極１１３の下部にまで延在していない。この構成によれば、転送ゲート電極１１３に供給されるバイアス電圧を大きくすることなく、転送ゲート電極１１３下のＰ型ウェルに転送路が形成される。

次に本実施例のＰ型半導体領域１１１の好適な製造方法に関して説明する。

図２は、Ｐ型半導体領域１１１が形成される時の、画素断面の概略図を示す。２０１は例えばフォトレジストで形成されたマスクパターンである。図１と同じ部分には同じ符号を付し、詳細な説明は省略する。

まずフォトレジストが基板全面に形成される。その後、電荷保持部のＮ型半導体領域１１０を配するべき領域に開口ができるように、フォトレジストが露光される。

Ｎ型半導体領域１１０を形成するための第１不純物注入工程として、露光工程により形成されたフォトレジストパターンをマスクパターンとして用いて、Ｎ型不純物のイオンが注入される。このときの不純物としては砒素、リンなどを用いることができる。

続いて、フォトレジストマスクを除去する工程を経ることなく、Ｐ型半導体領域１１１を形成するための第２不純物注入工程として、Ｐ型不純物のイオンが注入される。このときの不純物としては、ボロンなどを用いることができる。その後、イオン注入時に生じる結晶欠陥等を回復させるため、熱処理が行なわれる。このようにして、同一のマスクパターンを用いて、Ｎ型半導体領域１１０とＰ型半導体領域１１１とが形成される。

Ｎ型半導体領域を形成するための第１不純物注入工程と、Ｐ型半導体領域を形成するための第２不純物注入工程とは、逆の順番で実施してもよい。

このような製造方法によれば、製造工程を大幅に増やすことなくＰ型半導体領域１１１を形成することができる。より詳しく言うと、新たなマスクパターニング工程を増やすことなく、Ｐ型半導体領域１１１を形成することができる。さらに、このような製造方法によれば、Ｎ型半導体領域１１０とＰ型半導体領域１１１との、基板表面と水平な方向へのずれが低減される。そのため、Ｎ型半導体領域１１０とＰ型半導体領域１１１とがＰＮ接合を直接構成する部分を大きくすることが可能となる。

なお、上述の好適な製造方法は、本発明に係る固体撮像装置を製造するための必須の方法ではない。Ｎ型半導体領域１１０と、Ｐ型半導体領域１１１とを、それぞれ別のマスクパターンを用いて形成してもよい。

以上述べたように本実施例によれば、電荷保持部に蓄積された電荷を転送する際に空乏層が広がることが抑制され、さらに電荷の転送路が狭まることが抑制される。そのため、低電圧での電荷転送が可能となる。

図３は本発明に係る別の実施形態である固体撮像装置の画素断面の概略図である。実施例１と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。

本実施例と実施例１との大きな違いは、Ｐ型半導体領域１１１下部にＰ型半導体領域３０１を配したことである。図３が示す通り、Ｐ型半導体領域３０１は、転送路及びＦＤ１１４の下部にまで延在している。本実施例において、Ｐ型半導体領域３０１が第３半導体領域として機能する。

図９は本実施例の画素領域の上面図である。図９には、４つの画素だけが示されているが、本発明に係る固体撮像装置はさらに多くの画素を備えていてもよい。図１もしくは図３と同様の機能を有する部分には同様の符号を付している。なお、図３は図９のＡＢ断面の概略図を示している。

３０２は活性領域である。活性領域３０２に、光電変換部１０１、Ｐ型ウェル、電荷を保持するＮ型半導体領域１１０、Ｐ型半導体領域１１１、転送路、ＦＤ１１４が形成される。３０３はフィールド領域である。フィールド酸化膜によって、素子分離がなされている。３０４は画素増幅用のＭＯＳトランジスタやリセット用のＭＯＳトランジスタなどが形成された領域である。

本実施例において、Ｐ型半導体領域３０１は、図９において破線で囲まれた領域に形成される。すなわち、Ｐ型半導体領域３０１は光電変換部１０１を除く全てのアクティブ領域３０２に形成されている。この場合、Ｐ型ウェル１０７は、図３が示す通り、二つの領域１０７ａと１０７ｂに分離される。しかし、Ｐ型半導体領域３０１が、Ｐ型半導体領域１１１、転送ゲート電極１１３及びＦＤ１１４のそれぞれの少なくとも一部のみの下に延在している構成としてもよい。

本実施例において、Ｐ型半導体領域１１１とＮ型半導体領域１１０とのＰＮ接合界面のＰ型不純物の添加不純物濃度は、Ｐ型ウェルの添加不純物濃度より高い。本実施例においては、Ｐ型ウェルにＰ型半導体領域３０１が形成されている。このような場合には、転送ゲート電極１１３の下部の添加不純物濃度は、Ｐ型ウェル１０７の添加不純物濃度より高いことがある。そこで、光電変換部１０１の下部のＰ型ウェル１０７の添加不純物濃度を比較対象とすればよい。

本実施例の構成によれば、転送路、ＦＤ１１４への電荷の混入を抑制することが可能となる。よって、実施例１で得られる効果に加えて、ノイズが低減されるという効果が得られる。

図４は本発明に係るさらに別の実施形態である固体撮像装置の画素断面の概略図である。実施例１、２と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。

本実施例と実施例２との大きな違いは、Ｐ型半導体領域３０１下部にＰ型半導体領域４０１を配したことである。二つのＰ型半導体領域３０１と４０１はそれぞれ異なる深さに配される。その結果、Ｐ型半導体領域４０１の下端は、光電変換部の一部を構成するＮ型半導体領域１０６とＰ型ウェル１０７とのＰＮ接合界面が形成されている深さに位置している。本実施例において、Ｐ型半導体領域３０１、４０１が第３半導体領域として機能する。

図１３は、本実施例の電荷保持部（図４のＸ断面）及び転送部（図４のＹ断面）のそれぞれにおける、深さ方向に沿った不純物プロファイルを示している。Ｐ型半導体領域１１１のピークがある深さにおいて、転送路下の不純物濃度よりもＰ型半導体領域１１１の不純物濃度の方が高い。Ｐ型半導体領域１１１よりも深い場所には、Ｐ型半導体領域３０１、４０１がＰ型半導体領域１１１、転送ゲート電極１１３及びＦＤ１１４のそれぞれの下部にわたって配されている。したがって、図１３が示す通り、電荷保持部と転送部とにおいて深さ方向に沿った不純物プロファイルが同じになっている。

図１３には、光電変換部（図４のＺ断面）における深さ方向に沿った不純物プロファイルも示されている。図１３が示す通り、Ｐ型半導体領域４０１の最下部は、光電変換部のＮ型半導体領域とＰ型ウェルとがＰＮ接合を構成している深さにまで延在している。

本実施例においては、Ｐ型半導体領域３０１、４０１が４回のイオン注入工程によって形成される。注入イオン種はボロンである。Ｐ型半導体領域３０１の上部の不純物濃度が高くなるように、加速エネルギーが一番小さいイオン注入の際のドーズ量はほかに比べて高い。Ｐ型半導体領域３０１の上部の不純物濃度が高いことは、電荷保持部等への電荷混入の低減に有利である。

本実施例においては、異なる加速エネルギーによるイオン注入によって、異なる深さに配された複数の半導体領域が形成され、これらの半導体領域がＰ型不純物領域３０１、４０１を構成している。このような製造方法に限らず、それぞれ深さの異なる位置にＰ型半導体領域３０１、４０１が形成されればよい。

図４では、Ｐ型半導体領域３０１が存在する領域の下に、Ｐ型半導体領域４０１も配されている。すなわち、Ｐ型半導体領域４０１は、例えば図９において破線で囲まれた領域に配される。

本実施例において、Ｐ型半導体領域１１１とＮ型半導体領域１１０とのＰＮ接合界面のＰ型不純物の添加不純物濃度はＰ型ウェルの添加不純物濃度より高い。本実施例においては、Ｐ型ウェルにＰ型半導体領域３０１、４０１が形成されている。このような場合には、転送ゲート電極１１３の下部の添加不純物濃度は、Ｐ型ウェル１０７の添加不純物濃度より高いことがある。そこで、光電変換部１０１の下部のＰ型ウェル１０７の添加不純物濃度を比較対象とすればよい。

本実施例の構成によれば、光電変換部１０１で発生した信号電荷がＰ型ウェルを介して隣接する画素への混入することを抑制することが可能となる。よって実施例２で得られる効果に加えて、ノイズがさらに低減されるという効果が得られる。

図５は本発明に係るさらに別に実施形態である固体撮像装置の画素断面の概略図である。実施例１〜３のいずれかと同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。

本実施例と実施例３との大きな違いは、Ｐ型半導体領域３０１、４０１の端部が電荷保持部の端部を基準として同じ画素内の光電変換部側からオフセットして配されたことである。オフセットされた部分には光電変換部の一部を構成するＮ型半導体領域１０６が配される。

図１０は本実施例の画素領域の上面図を示している。図１０には、４つの画素だけが示されているが、本発明に係る固体撮像装置はさらに多くの画素を備えていてもよい。図１０において、Ｐ型半導体領域３０１、４０１が配された領域は破線によって示されている。

本実施例においては、Ｐ型半導体領域１１１を示す四角形の下の辺が、Ｐ型半導体領域１１１の同じ画素内の光電変換部側の端部である。図１０が示す通り、Ｐ型半導体領域３０１、４０１の同じ画素内の光電変換部側の端部は、Ｐ型半導体領域１１１の同じ画素内の光電変換部側の端部より、光電変換部１０１から離れた位置にある。

本実施例では、図１０に示された複数の画素の各々において、Ｐ型半導体領域３０１、４０１の光電変換部側の端部が光電変換部からオフセットしている。なお、本実施例に係る固体撮像装置は、Ｐ型半導体領域３０１、４０１の光電変換部側の端部がオフセットしていない画素を含んでいてもよい。

本実施例の構成によれば、斜め方向から入射した入射光に対しても感度を持つことが可能となる。よって、実施例１乃至３の効果に加えて、光電変換部の感度が向上するという効果が得られる。

図６は本発明に係るさらに別の実施形態である固体撮像装置の画素断面の概略図である。実施例１乃至４と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。

本実施例は制御電極１１２と転送ゲート電極１１３との間の半導体表面にＰ型の半導体領域６０１を配したことが第１〜第４の実施例と異なる点である。本実施例においては、Ｐ型半導体領域６０１が第４半導体領域として機能する。
Ｐ型半導体領域６０１の不純物濃度は、Ｎ型半導体領域１１０の不純物濃度より高い。

本実施例の構成によれば、電荷保持部からＦＤへの電荷の転送路における暗電流の混入を抑制することが可能となる。よって、実施例１乃至４の効果に加えて、ノイズをさらに低減する効果が得られる。

図７は本発明に係るさらに別の実施形態である固体撮像装置の画素断面の概略図である。実施例１乃至５と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。

本実施例はＰ型半導体領域６０１直下にＮ型半導体領域７０１を配したことが第５の実施例と大きく異なる点である。本実施例においては、Ｎ型半導体領域７０１が第５半導体領域として機能する。

図７が示す通り、Ｎ型半導体領域７０１と、その下部のＰ型半導体領域とのＰＮ接合界面は、Ｎ型半導体領域１１０とＰ型半導体領域１１１とのＰＮ接合界面よりも深い位置にある。

Ｐ型半導体領域６０１の不純物濃度とＮ型半導体領域７０１の不純物濃度とは、Ｎ型半導体領域１１０の不純物濃度よりも高い。したがって、Ｎ型半導体領域１１０の端部は、半導体領域６０１、７０１の配置によって決まる。Ｐ型半導体領域６０１とＮ型半導体領域７０１は、予め形成された制御電極１１２及び転送ゲート電極１１３をマスクとしてセルフアラインプロセスにより形成されることが望ましい。このような製造方法によれば、Ｎ型半導体領域１１０の端部と制御電極１１２の端部とを高い精度で整列させることが容易になる。

本実施例の構成によれば、転送効率を向上させることが可能となるため、さらに低電圧での電荷転送が可能である。

（固体撮像装置の応用例）
図８は以上に述べた全実施例に適用可能な固体撮像装置の等価回路図である。この等価回路を有する固体撮像装置はグローバル電子シャッタ動作が可能となる。

８０１は光電変換部である。ここではフォトダイオードを用いている。８０２は電荷保持部である。光電変換部で生じた信号電荷を保持する。８０３は増幅部のセンスノードである。例えばＦＤ及びＦＤに電気的に接続された増幅トランジスタのゲート電極がこれにあたる。８０４は第１の転送部である。電荷保持部の電荷を増幅部のセンスノードへ転送する。８０５は必要に応じて設けられる第２の転送部である。光電変換部の電荷を電荷保持部へ転送する。８０８はリセット部である。少なくとも増幅部の入力部に基準電圧を供給する。更に電荷保持部に対して基準電圧を供給しても良い。８０７は必要に応じて設けられる選択部である。信号線に画素行ごとの信号を出力させる。８０６は増幅部である。信号線に設けられた定電流源とともにソースフォロワ回路を構成する。８０９は電荷排出制御部である。光電変換部とオーバーフロードレイン（以下、ＯＦＤ）として機能する電源線との接続を制御する。

ＲＥＳはリセット部に駆動パルスを供給するための配線である。ＴＸ１は第１の転送部に駆動パルスを供給するための配線である。ＴＸ２は第２の転送部に駆動パルスを供給するための配線である。これは電荷保持部の制御電極の制御パルスを供給するための配線と兼用することができる。ＳＥＬは選択部に駆動パルスを供給するための配線である。

また等価回路はこれに限られるものではなく、一部の構成を複数の画素で共有してもよい。また、各素子の制御配線を一定電圧で固定し、導通の制御を行なわない構成にも適用可能である。

第２の転送部を埋め込みチャネル型のＭＯＳトランジスタ構成として、光電変換部で生じた電荷が直ちに電荷保持部へ流入するような構成とすることができる。これは、非導通状態であっても表面よりも深い部位にエネルギー障壁が一部低くなっている部分が存在している構成である。この場合には電荷転送部は積極的な制御を行なわずに一定の電圧が供給された状態とすることもできる。つまり転送部としての機能を有さずとも固定のポテンシャル障壁を設けても良い。

このような構成によれば、光電変換部に光が入射した際に光電変換により生成した信号電荷の大半が光電変換部で蓄積されることなく電荷保持部へ転送可能となる。したがって、全ての画素に含まれる光電変換部において電荷の蓄積時間を揃えることが可能となる。また、ＭＯＳトランジスタが非導通時においてはチャネル表面にホールが蓄積されており、かつ電荷が転送されるチャネルが表面よりも所定深さの部分に存在するため、絶縁膜界面における暗電流の影響を低減することが可能となる。

別の観点でいうと、光電変換部及び電荷保持部で信号電荷を蓄積している期間において、光電変換部と電荷保持部の間の電荷経路のポテンシャルが光電変換部とＯＦＤ領域との間の電荷経路のポテンシャルよりも低いともいえる。ここでのポテンシャルとは信号電荷に対してのポテンシャルである。

このような画素構成においては光電変換部から電荷保持部への電荷転送が低電圧で行なうことが可能であるため、本発明の実施例と組み合わせた時に、低電圧での電荷転送効率向上という観点で更に好ましい。

さらに駆動という観点では、１露光期間中に光電変換部から第１の電荷保持部に移動してきた電荷を第１の電荷保持部において保持し、画像信号として用いている。つまり、光電変換部での１露光期間を開始後、電荷保持部のリセット動作を介することなく画素外部へ信号を読み出しているともいえる。なお１露光期間とは１フレームの画像を撮影する際に、各光電変換部で共通に決定されるものである。

このような構成においては、グローバル露光は比較的容易に実施できるが、電荷保持部からＦＤ領域への転送期間中は光電変換部の電荷はＯＦＤ領域へ排出されるため、画像が間欠的になる。このような構成において画像の連続性が特に必要な場合には、ライン露光を行なうことによって連続的な画像を得ることが可能となる。必要に応じて両者を切り替え可能にすることができる。

また、ダイナミックレンジ向上のために画素内に電荷保持部が設けられ、電荷保持部からセンスノードへ電荷が転送されるような固体撮像装置においても、本発明を実施することができる。

１０１ 光電変換部
１０２ 電荷保持部
１０３ 転送部
１０４ センスノード
１１０ Ｎ型半導体領域
１１１ Ｐ型半導体領域
１１３ 転送ゲート電極

Claims (13)

1. 第２導電型のウェルが配された半導体基板に、
   入射光に応じて電荷を生成する光電変換部と、
   前記光電変換部で生成された電荷を前記光電変換部とは別の場所で保持する第１導電型の第１半導体領域を含んで構成される電荷保持部と、
   前記電荷保持部とセンスノードとの間のポテンシャルを制御する転送ゲート電極を含んで構成される転送部と、を有する画素を備える固体撮像装置であって、
   前記第１半導体領域とＰＮ接合を構成するように前記第１半導体領域の下部に配される第２導電型の第２半導体領域を有し、
   前記第２半導体領域の第２導電型の不純物濃度は、前記ウェルの不純物濃度よりも高く、かつ、前記転送ゲート電極の下部であって前記第２半導体領域と同じ深さの領域の第２導電型の不純物濃度よりも高く、
   前記第２半導体領域の下部に第２導電型の第３半導体領域を有し、
   前記第３半導体領域の不純物濃度は前記ウェルの不純物濃度よりも高いことを特徴とする固体撮像装置。
2. 前記センスノードはフローティングディフュージョンを含み、
   前記第３半導体領域は、前記第２半導体領域よりも深い位置に、前記第２半導体領域の少なくとも一部、前記転送ゲート電極、及び前記フローティングディフュージョンのそれぞれの下部にわたって配されたことを特徴とする請求項１に記載の固体撮像装置。
3. 前記第３半導体領域は、それぞれ異なる深さに配された複数の半導体領域により構成され、
   前記第３半導体領域を構成する複数の半導体領域のうち、最下部に配された半導体領域は前記光電変換部のＰＮ接合が構成されている深さまで延在していることを特徴とする請求項１または請求項２のいずれかに記載の固体撮像装置。
4. 前記画素において、
   前記第１半導体領域の一部の領域の下部に、前記第２半導体領域と、前記光電変換部の一部を構成する第１導電型の半導体領域とが配され、
   前記第１半導体領域の前記一部とは別の一部の領域の下部に、前記第２半導体領域と、前記第３半導体領域とが配されたことを特徴とする請求項１乃至請求項３のいずれか一項に記載の固体撮像装置。
5. 前記電荷保持部は、前記第１半導体領域の上部に絶縁膜を介して配された制御電極を含み、
   前記制御電極と前記転送ゲート電極との間の半導体領域の表面に、前記第１半導体領域よりも不純物濃度が高い第２導電型の第４半導体領域を有することを特徴とする請求項１乃至４のいずれか一項に記載の固体撮像装置。
6. 前記第４半導体領域の直下に、前記第１半導体領域よりも不純物濃度が高い第１導電型の第５半導体領域を有していることを特徴とする請求項５に記載の固体撮像装置。
7. 前記第２半導体領域の不純物濃度のピークが、基板表面から０．５μｍよりも浅くに位置していることを特徴とする請求項１乃至６のいずれか一項に記載の固体撮像装置。
8. 第１不純物注入工程と、前記第１不純物注入工程と同一のマスクを用いた第２不純物注入工程とによって、前記第１半導体領域と前記第２半導体領域とが形成されたことを特徴とする請求項１乃至７のいずれか一項に記載の固体撮像装置。
9. 前記Ｐウェルの内部に前記第３半導体領域が形成されたことを特徴とする請求項１乃至請求項８のいずれか一項に記載の固体撮像装置。
10. 前記第３の半導体領域が、前記第２半導体領域の下部から、前記転送ゲート電極の下部にまで連続して配されたことを特徴とする請求項１乃至請求項９のいずれか一項に記載の固体撮像装置。
11. 前記第３の半導体領域が、前記第２半導体領域の下部、前記転送ゲート電極の下部、および、前記センスノードを構成する半導体領域の下部に連続して配されたことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の固体撮像装置。
12. 前記第３の半導体領域が、前記光電変換部を除くすべてのアクディブ領域に形成されたことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の固体撮像装置。
13. 前記第３半導体領域が、それぞれ異なる深さに配された複数の半導体領域により構成されたことを特徴とする請求項１乃至請求項１２のいずれか一項に記載の固体撮像装置。

Images