KR100748862B1 - 고체 영상 센서 - Google Patents

고체 영상 센서 Download PDF

Info

Publication number
KR100748862B1
KR100748862B1 KR1020000082790A KR20000082790A KR100748862B1 KR 100748862 B1 KR100748862 B1 KR 100748862B1 KR 1020000082790 A KR1020000082790 A KR 1020000082790A KR 20000082790 A KR20000082790 A KR 20000082790A KR 100748862 B1 KR100748862 B1 KR 100748862B1
Authority
KR
South Korea
Prior art keywords
region
type semiconductor
image sensor
semiconductor region
state image
Prior art date
Application number
KR1020000082790A
Other languages
English (en)
Other versions
KR20010062769A (ko
Inventor
아베히데시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20010062769A publication Critical patent/KR20010062769A/ko
Application granted granted Critical
Publication of KR100748862B1 publication Critical patent/KR100748862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 영상 센서에는 감광 영역의 전하 저장 영역으로서 작용하는 1차 제 1 도전형 반도체 영역과, 상기 감광 영역의 전하 수집 영역을 확장하기 위한 2차 제 1 도전형 반도체 영역이 제공된다.
감광 영역, 전하 저장 영역, 고체 영상 센서, 도전형 반도체 영역

Description

고체 영상 센서{Solid state image sensor}
도 1은 CCD 영상 센서에 적용된 본 발명의 실시예에 따라 고체 영상 센서의 픽셀들 근처의 영역의 구조를 도시한 단면도.
도 2는 도 1에 도시된 실시예의 개략적인 평면도.
도 3은 CCD 영상 센서에 적용된 본 발명의 또 다른 실시예에 따라 고체 영상 센서의 픽셀들 근처의 영역의 구조를 도시한 단면도.
도 4a는 본 발명의 CCD 고체 영상 센서를 제조하는 방법의 실시예를 설명하는 단면도.
도 4b는 본 발명의 CCD 고체 영상 센서를 제조하는 방법의 실시예를 설명하는 단면도.
도 5a는 본 발명의 CCD 고체 영상 센서를 제조하는 방법의 또 다른 실시예를 설명하는 단면도.
도 5b는 본 발명의 CCD 고체 영상 센서를 제조하는 방법의 실시예를 설명하는 단면도.
도 6은 CMOS 고체 영상 센서에 적용된 본 발명의 또 다른 실시예에 따라 고체 영상 센서의 픽셀들 근처의 영역의 구조를 도시한 단면도.
도 7은 종래의 CCD 고체 영상 센서의 픽셀들 근처의 영역의 구조를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : CCD 영상 센서 2, 22 : 반도체 기판
5, 25 : 감광 영역 10 : 매립된 전송 채널 영역
14, 34, 72 : 게이트 절연층 15, 35 : 전송 전극
16 : 중간 절연층 17, 37 : 광 차폐층
18, 38 : 평탄화층 19 : 온 칩 렌즈
21 : CCD 고체 영상 센서 24, 64 : 고저항 영역
28 : 판독 게이트 영역 29, 39 : 수직 전송 레지스터
30 : 매립된 전송 채널 영역 32 : 채널 정지 영역
43 : 전하 수집 영역 47 : 개구부
48, 49 : 레지스트 마스크 53 : CMOS 고체 영상 센서
65 : 포토다이오드 68 : 필드 절연층
71 : 판독 MOS 트랜지스터 73 : 게이트 전극
74 : 소스/드레인 영역
본 발명의 분야
본 발명은 CCD 영상 센서, CMOS 영상 센서 등과 같은 고체 영상 센서에 관한 것이다.
관련 기술의 설명
고체 영상 센서로서, 감광 영역에서의 과도 전위가 기판으로 흐르고, 또한 수직 오버플로 드레인형 고체 영상 센서로서 공지된, 한 타입의 고체 영상 센서가 기술상 공지되어 있다.
수직 오버플로 드레인형 고체 영상 센서는, 센서가 근적외선 영역(near-infrared region)에서도 민감하도록, 깊게 형성된 공핍 영역을 갖는 감광 영역을 포함하도록 개발되었다.
도 7은 근적외선 영역에서도 민감한 통상적인 CCD 영상 센서(1)의 픽셀의 구조를 도시한 단면도이다.
CCD 영상 센서(1)에서, 오버플로 장벽 영역으로서 역할을 하는, 제 2 도전형 즉, p형의 제 1 반도체 웰 영역(3)은 제 1 도전형, 예를 들어, n형의 실리콘에 의해 형성된 반도체 기판(2)상에 형성된다. 제 1의 p형 반도체 웰 영역(3) 상에는, 예를 들어 p-- 영역, 도핑되지 않은 영역, n-- 영역 등과 같이 비저항이 높은 고저항 영역(4)이 형성된다.
고저항 영역(4)의 표면 상에는, 매트릭스로 배열되는 감광 영역(5)을 구성하기 위해 n+형 반도체 영역(6)과 상기 n+형 반도체 영역(6) 상의 p+ 양전하 저장 영역(7)이 형성된다. p+ 양전하 저장 영역(7)은 인터페이스에서 에너지 레벨로 인한 암 전류(dark current)의 발생을 억제한다. n+형 반도체 영역(6)은 전하 저장 영역으로서 기능한다. n+형 반도체 영역(6) 아래의 고저항 영역(4)에는, 고저항 영역(4)보다 높은 도핑 농도를 갖는 n-형 반도체 영역(20)이 형성된다. n-형 반도체 영역(20)은 n+형 반도체 영역(6)에서 오버플로 장벽 영역(3)이라고도 불리는 제 1의 p형 반도체 웰 영역(3) 쪽으로 연장하고, 전하 수집 영역으로서 기능한다. 광전 변환을 수행하는, 감광 영역(5)의 영역은 n+형 반도체 영역(6)에서 기판 쪽으로, 즉 아래쪽으로 연장하는 공핍 영역의 일부이며 오버플로 장벽 영역(3) 상의 일부인 n-형 반도체 영역(20)과 n+형 반도체 영역(6)을 포함한다.
수직 전송 레지스터(9)의 n형의 매립된 전송 채널 영역(10)은 고저항 영역(4)의, 광센서들의 열의 한 측에 대응하는 위치에 형성된다. 판독 게이트 영역(8)은 수직 전송 레지스터(9)와 감광 영역(5) 사이에 제공된다. 제 2의 p형 반도체 웰 영역(11)은 매립된 전송 채널 영역(10) 주변에 형성된다. p형 채널 정지 영역(12)은 감광 영역(5)을 포함하는 각 픽셀들을 분리시키기 위해 형성된다.
매립 전송 채널 영역(10), 채널 정지 영역(12) 및 판독 게이트(8) 상에는, 예를 들어 다결정 실리콘을 포함하는 전송 전극(15)이 그 사이의 게이트 절연층(14)과 함께 형성된다. 매립 전송 채널 영역(10), 게이트 절연층(14) 및 전송 전극(15)은 CCD 구조를 갖는 수직 전송 레지스터(9)를 구성한다. 예를 들어, 알루미늄으로 된 광 차폐층(17)은 전송 전극(15)을 덮고 있으며 감광 영역(5)의 개구 이외의 전체 영역 위의 층간 절연층(16) 상에 형성된다.
감광 영역(5)으로 입사하는 광의 초점을 맞추기 위한 온 칩 렌즈(on-chip lens; 19)는 각 감광 영역(5)에 대응하는 위치에 형성되며, 평탄화층(18) 및 칼라 필터(도시되지 않음)에 의해 광 차폐층(17)으로부터 분리된다.
이 CCD 영상 센서(1)에서, n+형 반도체 영역(6)에서 n-형 반도체 영역(20)으로 연장하는 영역, 즉, n+형 반도체 영역(6)에서 오버플로 장벽 영역(3)으로 연장하는 공핍층과 n+형 반도체 영역(6)을 포함하는 영역은 광전 변환을 실행하며 전하를 모은다. 일반적으로, 들어오는 빛이 많으면 감광 영역(5)은 초점을 맞추는데 사용되는 온 칩 렌즈(19)로 인해 기울어진다.
빛(L)의 입사 경로는 도 7에 도시된다. 감광 영역(5)으로 들어오는 빛(L)은 처음에 감광 영역(5)의 n-형 반도체 영역(20)을 통과한다. 그러나, 전송 전극(15) 아래의 영역에서, 아직 오버플로 장벽 영역(3)에 도달하지 않더라도, 광전 변환에 의해 발생된 전하는 n+형 반도체 영역(6)에 수용되지 않고 기판(2)으로 나온다.
이는 감광 영역용의 포커싱 구조가 감광 영역(5)으로 들어오는 경사선을 고려하지 않기 때문이다. 최근에는, 경사선을 증대시키는 내부층 렌즈들을 추가함으로써 집중률(condensing rate)이 증대된다. 이 상황하에서, 모아진 빛의 상당 부분이 버려지고, 감도가 떨어지게 된다.
따라서, 본 발명의 목적은 광전 변환에 의한 경사선(oblique ray)으로부터 얻어진 전하가 효율적으로 수집되는, 향상된 감도를 갖는 고체 영상 센서를 제공하는 것이다.
본 발명에 따른 고체 영상 센서는 감광 영역의 전하 저장 영역으로서 역할을 하는 1차 제 1 도전형 반도체 영역과 감광 영역의 전하 수집 영역을 확장하기 위해, 1차 제 1 도전형 반도체 영역 아래에 형성된, 2차 제 1 도전형 반도체 영역을 포함한다.
2차 제 1 도전형 반도체 영역이 전하 저장 영역으로서 역학을 하는 1차 제 1 도전형 반도체 영역 아래에 제공되기 때문에, 전하 수집 영역은 수직 및 수평으로 확장된다. 그러므로, 경사각에서 감광 영역에 들어가는 빛도 모여질 수 있으며 그 감도는 효율적으로 증대할 수 있다.
바람직하게도, 2차 제 1 도전형 반도체 영역은 감광 영역보다 넓다. 이 구성에서, 전하 수집 영역은 더 확장될 수 있으며 감도는 향상될 수 있다.
바람직하게도, 고체 영상 센서는 2차 제 1 도전형 반도체 영역을 절연하는 절연 영역을 더 포함한다. 이 구성에서, 공핍층은 인접한 픽셀로의 연장을 막으며, 그에 의해 블루밍이 방지된다.
본 발명의 고체 영상 센서는 감광 영역(photo-sensing area)의 전하 저장 영역으로서 역할을 하는 제 1 도전형 반도체 영역(1차 제 1 도전형 반도체 영역)과 전하 수집 영역을 확장하기 위해 상기 제 1 도전형 반도체 영역 아래에 형성된 부가적인 제 1 도전형 반도체 영역(2차 제 1 도전형 반도체 영역)을 포함하도록 구성된다.
바람직하게도, 2차 제 1 도전형 반도체 영역은 감광 영역보다도 더 큰 영역을 갖도록 형성된다.
보다 바람직하게도, 2차 제 1 도전형 반도체 영역을 절연하는 절연 영역이 형성된다.
도 1과 도 2는 본 발명의 한 실시예를 따라 고체 영상 센서(21)를 도시한다. 고체 영상 센서는 이 실시예에서 CCD 고체 영상 센서에 적용된다.
CCD 고체 영상 센서(21)는 제 1 도전형, 예를 들어, n형의 실리콘으로 형성된 반도체 기판(22)과 오버플로 장벽 영역으로서 역할을 하며, 반도체 기판(22)상에 형성된 제 2 도전형 즉, p형의 제 1 도전 웰 영역(23)을 포함한다. 제 1의 p형 반도체 웰 영역(23)상에, 예를 들면, p-- 영역, 도핑되지 않은 영역, n-- 영역 등과 같은 비저항이 높은 고저항 영역(24)이 형성된다.
고저항 영역(24)의 표면상의, n+형 반도체 영역(26)과 n+형 반도체 영역(26)의 상부의 p+ 양전하 저장 영역(27)은 매트릭스로 배열된 감광 영역(25)을 구성한다. p+ 양전하 저장 영역(27)은 인터페이스에서 에너지 레벨로 인한 암 전류(dark current)의 발생을 억제한다. n+형 반도체 영역(26)은 전하 저장 영역으로서 기능한다. n+ 형 반도체 영역(26) 아래의 고저항 영역(24)에는, 고저항 영역(24)보다 높은 불순물 농도를 갖는 n- 형 반도체 영역(40)이 형성된다. n- 형 반도체 영역(40)은 n+ 형 반도체 영역(26)에서 오버플로 장벽 영역(23)이라고도 불리는 제 1의 p 형 반도체 웰 영역(23) 쪽으로 연장하고, 전하 수집 영역(charge collecting region)으로서 기능한다.
수직 전송 레지스터(29)의 n형의 매립된 전송 채널 영역(30)은 고저항 영역(24)의, 판독 게이트 영역(28)을 가로질러 광-센서들의 열(row)의 한 측에 대응하는 위치에 형성된다. 제 2의 p형 반도체 웰 영역(31)은 매립된 전송 채널 영역(30)을 둘러싸도록 형성된다. p형 채널 정지 영역(32)은 감광 영역(25)을 포함하는 각 픽셀들을 분리시키기 위해 형성된다.
매립된 전송 채널 영역(30), 채널 정지 영역(32), 및 판독 게이트 영역(28) 상에는, 예를 들어 다결정 실리콘을 포함하는 전송 전극(35)이 그 사이의 게이트 절연 층(34)과 함께 형성된다. 매립된 전송 채널 영역(30), 게이트 절연층(34) 및 전송 전극(35)은 CCD 구조를 갖는 수직 전송 레지스터(29)를 구성한다. 예를 들어 AL의 광 차폐층(light shielding layer; 37)은 감광 영역(25)의 개구부를 제외한 영역 부분을 덮도록 형성된다. 층간 절연층(36)은 전송 전극(35)의 상부 표면에 형성되고 광 차폐층(37)으로부터 전송 전극(35)을 분리시킨다.
또한, 감광 영역(25)으로 입사하는 광을 포커싱하는 소위 온-칩 렌즈(on-chip lens; 39)는 각각의 감광 영역(25)에 대응하는 위치에 형성되고, 평탄화 층(38) 및 컬러 필터(도시되지 않음)에 의해 분리된다.
이 실시예에서, 2차 n형 반도체 영역(41)은 감광 영역(25)의 전하 저장 영역으로서 역할을 하는 n+형 반도체 영역(26) 아래 및 오버플로 장벽 영역으로서 역할을 하는 제 1의 p형 반도체 웰 영역(23) 위의 위치에 추가로 형성된다. n형 반도체 영역(41)은 n+형 반도체 영역(26)보다 넓게 형성되고, 판독 게이트 영역(28)을 지나 수직 전송 레지스터(29) 아래로 연장한다.
2차 n형 반도체 영역(하기에서 n형 반도체 영역이라고 불림; 41)의 불순물 농도는 n+형 반도체 영역(26)의 불순물 농도보다 낮게, 예를 들어, n+형 반도체 영역(26)의 불순물 농도의 절반 이하로 설정되고, n-형 반도체 영역(40)의 불순물 농도보다 높다. 이는 전하를 저장하는 영역이 전하를 판독하기 위해 n+형 반도체 영역(26)과 동일한 위치에 있을 필요가 있기 때문이다. 상기와 같이 불순물 농도를 설정함으로써, 잠재적인 프로파일의 깊이는 n형 반도체 영역(41)에서 n+형 반도체 영역(26)으로 점진적으로 증가한다.
전체 n형 반도체 영역(41)이 전위(electrical potential)의 관점에서 통합되는 한, n형 반도체 영역(41)은 2개의 위치, 즉 서로 다른 불순물 농도를 갖는 수직 전송 레지스터(29)의 하단부와 n+형 반도체 영역(26)의 하단부를 포함한다.
n형 반도체 영역(41)이 형성되는 깊이는, 수직 전송 레지스터(29)의 오버플로 장벽으로서 역할을 하는 제 2의 p형 반도체 영역(31)에 의해 제공되는 장벽이 손상되지 않는 한, 제 1의 p형 반도체 웰 영역(23) 위의 영역에서의 임의의 깊이일 수 있다. 다시 말해서, n형 반도체 영역(41)은 제 2의 p형 반도체 웰 영역(31)의 일부와 겹쳐질 수 있지만, 전위 장벽을 손상시키지 않도록 하기 위해 충분한 깊이로 놓여져야 한다. 감광 영역(25)에서 전하의 포화 레벨이 미리 결정된 레벨로 고정되면, n형 반도체 영역(41)의 위치가 깊어질수록 요구되는 불순물 농도는 낮아진다. 감광 영역(25)에서 광전 변환을 실행하는 영역은 n+ 형 반도체 영역(26), n+형 반도체 영역(26)에서 기판으로 아래쪽으로 연장하는 공핍층에서 오버플로 장벽 영역(23) 상부인 n-형 반도체 영역(40), n형 반도체 영역(41)을 포함한다.
이 실시예에서, 절연 영역으로서 역할을 하는 2차 p형 채널 정지 영역(44)은 실질적으로 n형 반도체 영역(41)과 동일한 깊이로 1차 p형 채널 정지 영역(32) 및 제 2의 p형 반도체 웰 영역(31)의 하단부에 형성된다.
이 실시예에 따라, n형 반도체 영역(41)이 n+형 반도체 영역(26) 아래 깊숙이 형성되고, 수직 전송 레지스터(29) 아래로 연장하므로, 전하 수집 영역(43)은 수직 전송 레지스터(29) 하단부까지 연장한다. 이 방식에서, 감광 영역(25)의 전하 수집 영역(43)을 통과하는 경사각으로 빛이 들어올 가능성은 증가되며, 이에 의해 흘러나갈 수도 있는 전하를 수집하고 센서의 감도를 향상시킨다.
n형 반도체 영역(41)을 포함하는 전하 수집 영역(43)이 수직 전송 레지스터(29) 하단부까지 연장하므로, 공핍층은 또한 인접한 감광 영역(25)까지 연장하여 블루밍(blooming)을 유발시킨다.
그러나, 이 실시예에서, 2차 p형 채널 정지 영역(44)이 1차 p형 채널 정지 영역(32) 및 제 2의 p형 반도체 웰 영역(31) 하단부에서 n형 반도체 영역(41)과 동일한 깊이로 형성되기 때문에, 전위 장벽이 블루밍을 확실하게 막기 위해 형성된다. 2차 p형 채널 정지 영역(44)을 제공함으로써, n형 반도체 영역(41)은 제 2의 p형 반도체 웰 영역(31)의 하단부쪽으로 연장하여 돌출되도록 형성될 수 있으며, 이에 의해 전하 수집 영역을 최대화시킨다,
또한, 2차 p형 채널 영역(44)이 증가된 불순물 농도를 가지면, n형 반도체 영역(41)은 p형 채널 정지 영역(44) 근처의 영역까지 더 연장될 수 있다.
도 3은 본 발명의 다른 양상에 따른 영상 센서를 도시한다. 이 실시예는 또한 CCD 영상 센서에 관한 것이다.
비록 이전의 실시예가 판독 게이트 영역(28) 쪽 및 수직 전송 레지스터(29) 하단부까지 연장하는 n형 반도체 영역(41)을 갖는다 하더라도, n형 반도체 영역(41)은 또한 반대 방향, 즉 인접한 픽셀의 수직 전송 레지스터(29) 쪽으로 연장하도록 형성될 수 있다.
전하 수집 영역(43)을 확대하기 위해서, 본 실시예의 CCD 고체 영상 센서(51)는 게이트 영역(28) 쪽 및 수직 전송 레지스터(29) 아래 영역까지 연장하며 또한 인접한 픽셀의 수직 전송 레지스터(29)의 반대편 하단부쪽으로 연장하는 n형 반도체 영역(41)을 포함한다.
이 경우에, 블루밍을 막기 위한 2차 p형 채널 정지 영역(44)은 제 2의 p형 반도체 웰 영역(31) 하단부에 형성되고, 인접한 픽셀의 판독 게이트 영역(28)을 오버랩하지 않도록 하기 위해 충분히 짧게 유지된다.
다른 구성 요소들은 도 1에 도시된 실시예와 동일하다. 따라서, 대응 부분들은 동일한 참조 번호로 표시되고 그 설명은 생략된다.
이 CCD 고체 영상 센서(51)에 따라, n형 반도체 영역(41)이 감광 영역(25)으로부터 2 반대방향으로 연장하도록 형성되기 때문에, 전하 수집 영역(43)은 이전 실시예에서와 같이 확대될 수 있고, 전하 수집 영역(43)을 통과하는 경사각으로 광이 입사할 가능성은 증가된다. 따라서, 흘러나갈 수도 있는 전하가 수집될 수 있고 센서의 감도도 향상시킬 수 있다.
도 1 및 도 3에서 상술한 바와 같이, 감광 영역(25)의 n형 반도체 영역(41)은 적어도 n+형 반도체 영역(26)보다 깊은 위치에 그리고 제 1의 p형 반도체 웰 영역(23) 위에 픽셀의 개구부에 대해 수평으로 연장하도록 형성되며, 전하 수집 영역(43)은 도시한 평면의 수직 방향뿐만 아니라 수평으로도 확장될 수 있어 감도가 높아지게 된다.
비록 상술한 실시예가 감광 영역(25)으로서 p+ 양전하 저장 영역(27)을 갖는 홀 축적 다이오드 센서(HAD 센서)를 포함한다 하더라도, 본 발명은 p+ 양전하 저장 영역(27), n- 형 반도체 영역(40), 및 제 1의 p형 반도체 웰 영역(23) 없이 n+형 반도체 영역(26)을 포함하는 광 다이오드를 이용하는 구성과 같은 다른 구성들에 적용될 수 있다.
본 발명은 그 각각이 오버플로 장벽 영역(23)을 갖는 아주 다양한 CCD 고체 영상 센서와 크고 작은, 다양한 크기들의 픽셀들에 적용될 수 있다.
도 4a 및 도 4b는 상술한 CCD 고체 영상 센서(21)를 제조하기 위한 방법의 실시예를 설명하는 단면도이다.
도 4a에 도시된 바와 같이, 제 1의 p형 반도체 웰 영역(23)은 반도체 기판(22) 및 매립된 전송 채널(30) 상에 형성되며, 제 2의 p형 반도체 웰 영역(31), 1차 p형 채널 정지 영역(32) 등은 p형 반도체 웰 영역(23) 상의 고저항 영역(24)에 형성된다. 대안적으로, 제 1의 p형 반도체 웰 영역(23)은 반도체 기판(22)의 표면상에 형성될 수 있고, 고저항 영역(24)은 제 1의 p형 반도체 웰 영역(23) 상에 형성될 수 있다. 대안적으로, 제 1의 p형 반도체 웰 영역(23)은 제 1 반도체 웰 영역(23) 위의 기판내의 영역이 고저항 영역(24)으로서 이용될 수 있도록 반도체 기판(22)에 형성될 수 있다.
다음에, 전송 전극(35)의 형성(formation) 전 단계 동안, 즉 감광 영역(25)의 n+형 반도체 영역(26) 및 p+ 양전하 저장 영역(27)이 자기 정렬 처리(self aligning process)에 의해 형성되기 전에, n형 반도체 영역(41)의 원하는 위치에 대응하는 개구부(47)를 갖는 레지스트 마스크(resist mask; 48)가 형성된다. 레지스트 마스크를 통해 n+형 반도체 영역(26)보다 깊은 위치에 그리고 제 1의 p형 반도체 웰 영역(23) 위에, 비소(As) 및 인(P) 등과 같은 n형 불순물의 이온 주입에 의해, n형 반도체 영역(41)이 형성된다. 예를 들어, 픽셀 크기가 5㎛이고 제 1의 p 형 반도체 웰 영역(23)이 2.5㎛의 깊이로 형성되면, n형 반도체 영역(41)은 대략 1㎛ 및 대략 5×1011/㎠의 깊이로 주입된다. 이 값은 제 1의 p형 반도체 웰 영역(23)의 깊이, n+형 반도체 영역(26)의 불순물양, 및 픽셀 크기로부터 유도된 전체 전위에 의해 결정되며, 일반적인 설명은 하지 않는다.
다음으로, 도 4b에 도시된 바와 같이, 감광 영역(25)의 n+형 반도체 영역(26) 및 p+ 양전하 저장 영역(27)이 형성된다. 이어서, 게이트 절연 층(34) 및 전송 전극(35)이 형성된다. 상술한 단계들에 후속하는 단계들은 표준 처리가 동일하며 그 설명은 생략된다.
도 4a 및 4b 도시된 처리에서, n형 반도체 영역(41)이 전송 전극(35)의 형성 전에 이온 주입에 의해 형성된다고 가정한다. 대안적으로, n형 반도체 영역(41)은 전송 전극(35)을 통해 이온 주입을 실행함으로써 전송 전극(35)의 형성 이후에 깊은 위치에 형성될 수 있다. n형 반도체 영역(41)은 또한 이온 주입에 의해 전송 전극(35)의 형성 전에 그리고 n+형 반도체 영역(26)과 p+ 양전하 저장 영역(27)의 형성 이후에 형성될 수 있다.
도 5a 및 도 5b는 CCD 고체 영상 센서의 실시예를 제조하기 위한 방법의 또 다른 실시예를 설명하는 단면도이다.
도 5a에 도시된 바와 같이, 제 1의 p형 반도체 웰 영역(23)은 반도체 기판(22)상에 형성되고, 매립된 전송 채널(30), 제 2의 p형 반도체 웰 영역(31), 1차 p형 채널 정지 영역(32) 등은 p형 반도체 웰 영역(23) 상의 고저항 영역(24)에 형성된다. p+ 양전하 저장 영역(27), 게이트 절연층(34), 전송 전극(35)도 또한 형성된다.
다음으로, 도 5b에 도시된 바와 같이, 감광 영역의 n+형 반도체 영역(26)은 레지스트 마스크(49)를 통해 n형 불순물 a의 이온 주입을 실행함으로써 형성된다. 동일한 레지스트 마스크(49)를 사용하여, n형 반도체 영역(41)이 감광 영역(25)으로부터 수직 전송 레지스터(29)의 하단부까지 연장하도록, n형 반도체 영역(41)은 경사각으로 n형 불순물 b, 비소(arsenic; As), 인(P) 등을 이온 주입함으로써, n+형 반도체 영역(26)보다 더 깊은 위치에 그리고 제 1의 p형 반도체 웰 영역(23) 위에 형성된다.
n형 반도체 영역(41)이 n+형 반도체 영역(26)을 형성하는데 사용되는 것과 동일한 레지스트 마스크(49)를 사용하여 전송 전극(35)의 형성 이후에 형성되면, n형 반도체 영역(41)은 이 n형 반도체 영역(41)이 수직 전송 레지스터(29) 바로 아래 부분까지 연장될 수 있도록, 채널링을 억제하기 위하여 7도 이상의 주입각으로 이온 주입함으로써 형성될 수 있다. 이 경우에, n형 반도체 영역(41)이 형성되면, 불순물 이온이 상술한 이온 주입각 및 레지스트 마스크(49)의 프로파일로 인해 레지스트 마스크(49)를 침투하고 제 2의 p형 반도체 웰 영역(31)의 방향으로 주입되기 때문에, 블루밍(blooming)이 발생할 수 있다. 블루밍을 방지하기 위하여, 제 2의 p형 반도체 웰 영역(31) 등에서의 불순물 농도를 증가시키는 것과 같은 처리에 의해서 판독 게이트 영역(28) 주변부의 블루밍을 억제시킬 필요가 있다.
다음으로, 2차 p형 채널 정지 영역(44)을 형성하기 위한 방법의 실시예가 기술될 것이다.
간단한 방법은 1차 p형 채널 정지 영역(32)을 형성하기 위해 이온 주입 처리 동안 증가된 주입 에너지를 이용함으로써 1차 p형 채널 정지 영역(32) 바로 아래에 2차 p형 채널 정지 영역(44)을 형성하는 것이다.
1차 p형 채널 정지 영역을 형성하기 위한 이온 주입은 일반적으로 마스크 개구부의 라인 폭이 작으므로 얇은 레지스트 마스크를 채용하는 반면, 비교적 높은 이온 주입 에너지를 필요로 하는 2차 p형 채널 정지 영역 형성시 보다 두꺼운 레지스트 마스크가 필요하다; 그러므로, 다른 레지스트 마스크를 사용하여 2차 p형 채널 정지 영역(44)을 형성하기 위한 이온 주입을 수행하는 것이 실용적이다.
바람직하게, p형 불순물, 예를 들어 붕소(B)의 도우즈는 n형 반도체 영역(41)의 효과가 소거될 수 있도록 대략 1011 내지 1013/㎠ 정도가 된다. 주입 에너지는 주입 범위 Rp가 n형 반도체 영역(41)의 깊이와 실질적으로 동일하도록 설정될 수 있다.
이 실시예의 제조 처리에 따라, 단지 종래의 제조 처리에 n형 반도체 영역(41)을 형성하기 위한 이온 주입 단계를 부가함으로써, 고감도의 CCD 고체 영상 센서가 경감된 비용으로 제조될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 고체 영상 센서의 단면도이다. 여기서, 본 발명은 CMOS 고체 영상 센서에 적용된다. 도 6은 판독용 MOS 트랜지스터, 및 감광 영역으로서 역할을 하는 광 다이오드를 포함하는 픽셀 주변부를 도시한다.
이 실시예의 CMOS 고체 영상 센서(53)에서, 제 1 도전형, 예를 들어 n형의 실리콘 반도체 기판(62)과, 오버플로 장벽 영역으로서 역할을 하는 제 2 도전형, 예를 들어 p형의 제 1 반도체 웰 영역(63)이 기판(62)상에 형성된다. 제 1의 p형 반도체 웰 영역(63) 상에는, p-- 영역, 도핑되지 않은 영역, n-- 영역 등과 같은 비저항이 높은 고저항 영역(64)이 형성된다.
고저항 영역(64)의 표면 상에는, 매트릭스로 배열된 픽셀들을 분리시키기 위한 필드 절연층(68)이 형성된다. 필드 절연층(68) 아래에는, 제 2의 p형 반도체 웰 영역(69)이 형성되어 제 1의 p형 반도체 웰 영역(63) 쪽으로 연장된다. 제 2의 p형 반도체 웰 영역(69)이 형성되어 필드 절연층(68)의 에지로부터 활성 영역 쪽으로 연장된다.
각각의 픽셀의 고저항 영역(64)에는, 광다이오드(65) 및 판독 MOS 트랜지스터(71)가 형성된다. 광다이오드(65)는 표면상의 p+ 양전하 저장 영역(67)과, 전하 저장 영역으로서 역할을 하는 n+형 반도체 영역(66)과, 영역(66) 아래에 배치된 n-형 반도체 영역(64)과, p형 반도체 웰 영역(63, 69)을 포함한다. n-형 반도체 영역(64)은 전하 수집 영역으로서 역할을 한다.
판독 MOS 트랜지스터(71)는 예컨대 다결정질 실리콘으로 구성된 게이트 전극(73)과, 소스/드레인 영역(74)과, 다른 소스/드레인 영역으로서 역할을 하는 감광 영역의 n+형 반도체 영역(66)을 포함한다. 게이트 절연층(72)은 게이트 전극(73) 및 소스/드레인 영역(74) 사이에 제공된다. p형 반도체 영역(75)은 소스/드레인 영역(74) 아래에 형성된다. 게이트 전극(73) 아래의 채널 영역(76)에는, 적절한 불순물이 필요한 만큼 도입된다(예컨대, Vth 를 제어하기 위해).
이 실시예에서, 2차 n형 반도체 영역(하기에서는 n형 반도체 영역이라고도 불림; 77)은 특히 오버플로 장벽 영역으로서 역할을 하는 제 1의 p형 반도체 웰 영역(63) 위에 그리고 광다이오드(65)의 n+형 반도체 영역(66)보다 더 깊은 n-형 반도체 영역(64)내의 위치에 형성된다. n형 반도체 영역(77)은 이 실시예에서 n+형 반도체 영역(66)보다 더 넓게 형성되고 게이트 전극(73) 아래로 연장된다.
상술한 바와 같이, n형 반도체 영역(77)내의 불순물 농도는 n+형 반도체 영역(66)의 농도보다 더 낮은, 예를 들어 상기 영역(66)의 1/2 이하의 농도일 수 있으며, n-형 반도체 영역(64)의 불순물 농도보다 더 높을 수 있다.
광다이오드(65)에서 광전 변환을 수행하는 영역은 오버플로 장벽 영역(63) 위에, n+형 반도체 영역(66)으로부터 기판 쪽으로 아래로 연장되는 공핍층의 일부인 n-형 반도체 영역(64), n+형 반도체 영역(66)을 포함한다.
본 실시예에 따라, n+형 반도체 영역(66) 아래의 깊은 위치에 그리고 게이트 전극(73) 아래로 연장되는 n형 반도체 영역(77)을 형성함으로써, 전하 수집 영역(78)은 게이트 전극(73) 하단부로 연장될 수 있다. 이 방식에서, 광다이오드(65)의 전하 수집 영역(78)을 통과하는 경사각으로 빛이 입사할 가능성은 증가되며, 이에 의해 흘러나갈 수도 있는 전하를 수집하고 센서의 감도를 향상시킨다.
본 발명의 고체 영상 센서는 수직 오버플로 드레인 구조 및 다른 유형의 오버플로 드레인 구조를 채용하는 고체 영상 센서에 적용될 수 있고, 크고 작은 다양한 크기의 픽셀에 적용될 수 있다.
본 발명의 고체 영상 센서는 근적외선 영역에도 민감하며 감광 영역의 공핍 영역이 깊게 형성되는 고체 영상 센서에 적용될 때 적합하다.
본 발명의 고체 영상 센서는 상술한 실시예들에 의해 제한되지 않으며, 본 발명의 의도에서 일탈하지 않으면서 다양한 구성들이 가능하다.

Claims (4)

  1. 고체 영상 센서에 있어서,
    제 2 도전형 반도체의 오버플로 장벽 영역, 및
    상기 오버플로 장벽 영역 상의 제 1 도전형 반도체의 감광 영역을 포함하며,
    상기 감광 영역은 제 1 불순물 농도를 갖는 제 1 영역, 상기 제 1 불순물 농도보다 작은 제 2 불순물 농도를 갖는, 상기 제 1 영역 아래의 제 2 영역, 및 상기 제 1 불순물 농도 및 상기 제 2 불순물 농도 사이의 제 3 불순물 농도를 갖는, 상기 제 2 영역 아래의 제 3 영역을 포함하는, 고체 영상 센서.
  2. 제 1 항에 있어서,
    상기 제 3 영역은 상기 제 1 영역보다 폭이 넓은, 고체 영상 센서.
  3. 제 2 항에 있어서,
    상기 제 3 영역을 분리시키기 위한 상기 제 3 영역의 깊이에 대응하는 분리 영역을 더 포함하는, 고체 영상 센서.
  4. 제 1 항에 있어서,
    상기 제 3 영역을 분리시키기 위한 상기 제 3 영역의 깊이에 대응하는 분리 영역을 더 포함하는, 고체 영상 센서.
KR1020000082790A 1999-12-27 2000-12-27 고체 영상 센서 KR100748862B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-370371 1999-12-27
JP37037199A JP4419238B2 (ja) 1999-12-27 1999-12-27 固体撮像素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010062769A KR20010062769A (ko) 2001-07-07
KR100748862B1 true KR100748862B1 (ko) 2007-08-13

Family

ID=18496744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082790A KR100748862B1 (ko) 1999-12-27 2000-12-27 고체 영상 센서

Country Status (3)

Country Link
US (1) US6521920B2 (ko)
JP (1) JP4419238B2 (ko)
KR (1) KR100748862B1 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022931A (ko) * 2000-09-21 2002-03-28 박종섭 씨모스 이미지 센서의 포토다이오드 및 그의 제조방법
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP2003060192A (ja) * 2001-08-20 2003-02-28 Sony Corp 固体撮像装置の製造方法
JP3530159B2 (ja) * 2001-08-22 2004-05-24 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4759886B2 (ja) * 2001-09-03 2011-08-31 ソニー株式会社 固体撮像装置
JP4109858B2 (ja) 2001-11-13 2008-07-02 株式会社東芝 固体撮像装置
JP3702854B2 (ja) * 2002-03-06 2005-10-05 ソニー株式会社 固体撮像素子
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
CN100435343C (zh) * 2002-06-27 2008-11-19 佳能株式会社 固体摄象装置和用固体摄象装置的摄象机系统
KR100485892B1 (ko) * 2002-11-14 2005-04-29 매그나칩 반도체 유한회사 시모스 이미지센서 및 그 제조방법
JP2004165462A (ja) 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
US7078745B2 (en) * 2003-03-05 2006-07-18 Micron Technology, Inc. CMOS imager with enhanced transfer of charge and low voltage operation
KR20050106495A (ko) * 2003-03-06 2005-11-09 소니 가부시끼 가이샤 고체촬상소자 및 그 제조방법과 고체촬상소자의 구동방법
JP4155568B2 (ja) * 2003-08-07 2008-09-24 キヤノン株式会社 固体撮像装置及びカメラ
JP2005079567A (ja) * 2003-09-04 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法およびカメラ
JP4510414B2 (ja) * 2003-09-12 2010-07-21 キヤノン株式会社 光電変換装置
JP4758061B2 (ja) * 2003-10-16 2011-08-24 パナソニック株式会社 固体撮像装置およびその製造方法
US7420233B2 (en) * 2003-10-22 2008-09-02 Micron Technology, Inc. Photodiode for improved transfer gate leakage
KR100630679B1 (ko) * 2003-12-17 2006-10-02 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
JP4882207B2 (ja) * 2004-04-28 2012-02-22 ソニー株式会社 固体撮像素子
US8513753B1 (en) * 2004-09-14 2013-08-20 Cypress Semiconductor Corporation Photodiode having a buried well region
US7768088B2 (en) * 2004-09-24 2010-08-03 Fujifilm Corporation Solid-state imaging device that efficiently guides light to a light-receiving part
DE102005059948A1 (de) * 2005-01-31 2006-08-03 Leica Microsystems Cms Gmbh Detektor
JP2006261638A (ja) * 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP4572130B2 (ja) * 2005-03-09 2010-10-27 富士フイルム株式会社 固体撮像素子
JP4718875B2 (ja) * 2005-03-31 2011-07-06 株式会社東芝 固体撮像素子
US7253461B2 (en) * 2005-05-27 2007-08-07 Dialog Imaging Systems Gmbh Snapshot CMOS image sensor with high shutter rejection ratio
KR100760142B1 (ko) * 2005-07-27 2007-09-18 매그나칩 반도체 유한회사 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀
JP2007036034A (ja) * 2005-07-28 2007-02-08 Fujifilm Corp 固体撮像素子の製造方法及び固体撮像素子
JP4951898B2 (ja) * 2005-08-26 2012-06-13 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法および固体撮像素子を用いた画像撮影装置
US20070045668A1 (en) * 2005-08-26 2007-03-01 Micron Technology, Inc. Vertical anti-blooming control and cross-talk reduction for imagers
CN100463205C (zh) * 2005-09-05 2009-02-18 株式会社东芝 固体摄像装置及其制造方法
US7875916B2 (en) 2005-09-28 2011-01-25 Eastman Kodak Company Photodetector and n-layer structure for improved collection efficiency
JP4769535B2 (ja) * 2005-10-06 2011-09-07 富士フイルム株式会社 固体撮像素子
JP4679340B2 (ja) * 2005-11-11 2011-04-27 株式会社東芝 固体撮像装置
US7423302B2 (en) * 2005-11-21 2008-09-09 Digital Imaging Systems Gmbh Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
KR100791346B1 (ko) * 2006-12-05 2008-01-03 삼성전자주식회사 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
US8164124B2 (en) * 2007-04-04 2012-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Photodiode with multi-epi films for image sensor
KR101019279B1 (ko) 2007-07-24 2011-03-07 크로스텍 캐피탈, 엘엘씨 이미지 센서 및 그 제조방법
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
JP5369441B2 (ja) * 2008-01-24 2013-12-18 ソニー株式会社 固体撮像素子
US8357984B2 (en) * 2008-02-08 2013-01-22 Omnivision Technologies, Inc. Image sensor with low electrical cross-talk
US20090243025A1 (en) * 2008-03-25 2009-10-01 Stevens Eric G Pixel structure with a photodetector having an extended depletion depth
JP5793688B2 (ja) * 2008-07-11 2015-10-14 パナソニックＩｐマネジメント株式会社 固体撮像装置
US20100109060A1 (en) * 2008-11-06 2010-05-06 Omnivision Technologies Inc. Image sensor with backside photodiode implant
US8618458B2 (en) * 2008-11-07 2013-12-31 Omnivision Technologies, Inc. Back-illuminated CMOS image sensors
KR101578931B1 (ko) * 2008-12-05 2015-12-21 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
US8772891B2 (en) * 2008-12-10 2014-07-08 Truesense Imaging, Inc. Lateral overflow drain and channel stop regions in image sensors
JP5493430B2 (ja) * 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2010278303A (ja) * 2009-05-29 2010-12-09 Toshiba Corp 固体撮像装置
JP5522980B2 (ja) * 2009-06-18 2014-06-18 キヤノン株式会社 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
JP5682150B2 (ja) * 2010-06-14 2015-03-11 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP2012244125A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 固体撮像装置及びその製造方法
DE102013018789A1 (de) * 2012-11-29 2014-06-05 Infineon Technologies Ag Steuern lichterzeugter Ladungsträger
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
KR20160012803A (ko) * 2014-07-25 2016-02-03 삼성전자주식회사 이미지 센서
KR102686653B1 (ko) * 2015-10-21 2024-07-22 에이엠에스-오스람 아시아 퍼시픽 피티이. 리미티드 복조 화소 디바이스들, 화소 디바이스들의 어레이들 및 이들을 포함하는 광전 디바이스들
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
KR102593949B1 (ko) * 2018-07-25 2023-10-27 삼성전자주식회사 이미지 센서

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672455A (en) * 1984-08-28 1987-06-09 Sharp Kabushiki Kaisha Solid-state image-sensor having reverse-biased substrate and transfer registers
US5191399A (en) * 1990-12-21 1993-03-02 Mitsubishi Denki Kabushiki Kaisha Solid-state imaging device with improved photodetector
US5446297A (en) * 1993-12-13 1995-08-29 Goldstar Electron Co., Ltd. CCD type solid-state image sensor
US5514887A (en) * 1993-12-09 1996-05-07 Nec Corporation Solid state image sensor having a high photoelectric conversion efficiency
US5903021A (en) * 1997-01-17 1999-05-11 Eastman Kodak Company Partially pinned photodiode for solid state image sensors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672455A (en) * 1984-08-28 1987-06-09 Sharp Kabushiki Kaisha Solid-state image-sensor having reverse-biased substrate and transfer registers
US5191399A (en) * 1990-12-21 1993-03-02 Mitsubishi Denki Kabushiki Kaisha Solid-state imaging device with improved photodetector
US5514887A (en) * 1993-12-09 1996-05-07 Nec Corporation Solid state image sensor having a high photoelectric conversion efficiency
US5446297A (en) * 1993-12-13 1995-08-29 Goldstar Electron Co., Ltd. CCD type solid-state image sensor
US5903021A (en) * 1997-01-17 1999-05-11 Eastman Kodak Company Partially pinned photodiode for solid state image sensors

Also Published As

Publication number Publication date
JP2001185711A (ja) 2001-07-06
JP4419238B2 (ja) 2010-02-24
US20010006237A1 (en) 2001-07-05
US6521920B2 (en) 2003-02-18
KR20010062769A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
KR100748862B1 (ko) 고체 영상 센서
EP1034570B1 (en) Dark current reducing guard ring
KR100699849B1 (ko) 국부적인 불순물 영역을 갖는 ｃｍｏｓ 이미지 소자 및 그제조방법
JP4284062B2 (ja) イメージセンサ及びその製造方法
KR100278285B1 (ko) 씨모스 이미지센서 및 그 제조방법
US7304338B2 (en) Solid-state image sensor and method for fabricating the same
JP3702854B2 (ja) 固体撮像素子
US7002231B2 (en) Barrier regions for image sensors
US20170373104A1 (en) Solid-state imaging device and method for fabricating same
KR20050116397A (ko) Ｃｍｏｓ ａｐｓ용 이중 핀 광 다이오드 및 형성 방법
US20050161713A1 (en) Imager floating diffusion region and process for forming same
GB2324651A (en) Solid state image sensor
US8105864B2 (en) Method of forming barrier regions for image sensors
US6403994B1 (en) Solid-state imaging device and method of fabricating the same
TWI525801B (zh) 具有經摻雜之傳輸閘極的影像感測器
KR100833609B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100893054B1 (ko) 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR100677044B1 (ko) 이미지센서 제조 방법
KR100789615B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
JP4867309B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP4696596B2 (ja) 撮像素子及び撮像素子の製造方法
JP4310845B2 (ja) 固体撮像素子及びその製造方法
US20090065830A1 (en) Image Sensor and a Method for Manufacturing the Same
JP2002368204A (ja) 固体撮像素子及びその製造方法
JP2003060191A (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110803

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee