JP2001185711A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2001185711A JP2001185711A JP37037199A JP37037199A JP2001185711A JP 2001185711 A JP2001185711 A JP 2001185711A JP 37037199 A JP37037199 A JP 37037199A JP 37037199 A JP37037199 A JP 37037199A JP 2001185711 A JP2001185711 A JP 2001185711A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- semiconductor
- solid
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 169
- 238000003384 imaging method Methods 0.000 claims description 41
- 238000009825 accumulation Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 5
- 230000035945 sensitivity Effects 0.000 abstract description 13
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 15
- 108091006146 Channels Proteins 0.000 description 14
- 239000000758 substrate Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 238000003860 storage Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 ＣＣＤ固体撮像素子などの固体撮像素子の感
度の向上を図る。 【解決手段】 受光センサ部２５の第１の第１導電型領
域２６下の低濃度の第１導電型領域４０に電荷収集領域
を広げるための第２の第１導電型領域４１を形成して成
る。
度の向上を図る。 【解決手段】 受光センサ部２５の第１の第１導電型領
域２６下の低濃度の第１導電型領域４０に電荷収集領域
を広げるための第２の第１導電型領域４１を形成して成
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＣＣＤ固体
撮像素子、ＣＭＯＳ型固体撮像素子等の固体撮像素子に
関する。
撮像素子、ＣＭＯＳ型固体撮像素子等の固体撮像素子に
関する。
【０００２】
【従来の技術】固体撮像素子として、受光センサ部での
余剰の電荷を基板側に排出するようにした、いわゆる縦
型オーバーフロードレイン方式の固体撮像素子が知られ
ている。このような縦型オーバーフロードレイン方式の
固体撮像素子において、受光センサ部の空乏領域を深く
形成するようにして、近赤外線領域にも感度を有せしめ
た固体撮像素子が開発されている。
余剰の電荷を基板側に排出するようにした、いわゆる縦
型オーバーフロードレイン方式の固体撮像素子が知られ
ている。このような縦型オーバーフロードレイン方式の
固体撮像素子において、受光センサ部の空乏領域を深く
形成するようにして、近赤外線領域にも感度を有せしめ
た固体撮像素子が開発されている。
【０００３】図７は、近赤外線領域にも感度を有せしめ
たＣＣＤ固体撮像素子の画素構造の断面を示す。このＣ
ＣＤ固体撮像素子１は、第１導電型、例えばｎ型のシリ
コンからなる半導体基板２の深い位置にオーバーフロー
バリア領域となる第２導電型、即ちｐ型の第１の半導体
ウエル領域３が形成され、この第１のｐ型半導体ウエル
領域３上に例えばｐ- - 領域、ノンドープ領域、ｎ- -
領域等の比抵抗の高い高抵抗領域４が形成される。
たＣＣＤ固体撮像素子の画素構造の断面を示す。このＣ
ＣＤ固体撮像素子１は、第１導電型、例えばｎ型のシリ
コンからなる半導体基板２の深い位置にオーバーフロー
バリア領域となる第２導電型、即ちｐ型の第１の半導体
ウエル領域３が形成され、この第１のｐ型半導体ウエル
領域３上に例えばｐ- - 領域、ノンドープ領域、ｎ- -
領域等の比抵抗の高い高抵抗領域４が形成される。
【０００４】この高抵抗領域４の表面にマトリックス配
列の各受光センサ部５を構成するための、ｎ+ 半導体領
域６及びこの上のｐ+ 正電荷蓄積領域７が形成される。
このｐ+ 正電荷蓄積領域７は、界面準位による暗電流の
発生をおさえる。ｎ+ 半導体領域６は、いわゆる電荷蓄
積領域となる。ｎ+ 半導体領域６下の高抵抗領域４に
は、ｎ+ 半導体領域６から第１のｐ型半導体ウエル領
域、いわゆるオーバーフローバリア領域３に達する電荷
収集領域となる、高抵抗領域４よりは濃度の高いｎ - 半
導体領域２０が形成される。受光センサ部５の光電変換
する領域は、ｎ+ 半導体領域６と、これから基板下方向
へ向かって伸びる空乏層のうちオーバーフローバリア領
域３の手前のｎ- 半導体領域２０からなる。
列の各受光センサ部５を構成するための、ｎ+ 半導体領
域６及びこの上のｐ+ 正電荷蓄積領域７が形成される。
このｐ+ 正電荷蓄積領域７は、界面準位による暗電流の
発生をおさえる。ｎ+ 半導体領域６は、いわゆる電荷蓄
積領域となる。ｎ+ 半導体領域６下の高抵抗領域４に
は、ｎ+ 半導体領域６から第１のｐ型半導体ウエル領
域、いわゆるオーバーフローバリア領域３に達する電荷
収集領域となる、高抵抗領域４よりは濃度の高いｎ - 半
導体領域２０が形成される。受光センサ部５の光電変換
する領域は、ｎ+ 半導体領域６と、これから基板下方向
へ向かって伸びる空乏層のうちオーバーフローバリア領
域３の手前のｎ- 半導体領域２０からなる。
【０００５】高抵抗領域４の各受光センサ部列の一側に
対応する位置に、読み出しゲート部８を挟んで垂直転送
レジスタ９のｎ型の埋め込み転送チャネル領域１０が形
成される。この埋め込み転送チャネル領域１０の周りを
囲むように第２のｐ型半導体ウエル領域１１が形成され
る。さらに、受光センサ部５を含む各画素を区画するｐ
型のチャネルストップ領域１２が形成される。
対応する位置に、読み出しゲート部８を挟んで垂直転送
レジスタ９のｎ型の埋め込み転送チャネル領域１０が形
成される。この埋め込み転送チャネル領域１０の周りを
囲むように第２のｐ型半導体ウエル領域１１が形成され
る。さらに、受光センサ部５を含む各画素を区画するｐ
型のチャネルストップ領域１２が形成される。
【０００６】埋め込み転送チャネル領域１０、チャネル
ストップ領域１２及び読み出しゲート部８上に、ゲート
絶縁膜１４を介して、例えば多結晶シリコンからなる転
送電極１５が形成され、埋め込み転送チャネル領域１
０、ゲート絶縁膜１４及び転送電極１５によりＣＣＤ構
造の垂直転送レジスタ９が構成される。転送電極１５上
を被覆する層間絶縁膜１６を介して受光センサ部５の開
口を除く他部全面に、例えばＡｌによる遮光膜１７が形
成される。
ストップ領域１２及び読み出しゲート部８上に、ゲート
絶縁膜１４を介して、例えば多結晶シリコンからなる転
送電極１５が形成され、埋め込み転送チャネル領域１
０、ゲート絶縁膜１４及び転送電極１５によりＣＣＤ構
造の垂直転送レジスタ９が構成される。転送電極１５上
を被覆する層間絶縁膜１６を介して受光センサ部５の開
口を除く他部全面に、例えばＡｌによる遮光膜１７が形
成される。
【０００７】さらに、平坦化膜１８，更には色フィルタ
（図示せず）を介して各受光センサ部５に対応して受光
センサ部５への入射光を集光する、いわゆるオンチップ
レンズ１９が形成される。
（図示せず）を介して各受光センサ部５に対応して受光
センサ部５への入射光を集光する、いわゆるオンチップ
レンズ１９が形成される。
【０００８】
【発明が解決しようとする課題】ところで、かかるＣＣ
Ｄ固体撮像素子１において、光電変換とその電荷の収集
領域は、ｎ+ 半導体領域６からｎ- 半導体領域２０まで
の領域、すなわちｎ+ 半導体領域６及びこれから下へ伸
びるオーバーフローバリア領域３の手前までの空乏層で
ある。通常、集光のために用いるオンチップレンズ１９
により、受光センサ部５に入射する光は多くが斜め光で
ある。
Ｄ固体撮像素子１において、光電変換とその電荷の収集
領域は、ｎ+ 半導体領域６からｎ- 半導体領域２０まで
の領域、すなわちｎ+ 半導体領域６及びこれから下へ伸
びるオーバーフローバリア領域３の手前までの空乏層で
ある。通常、集光のために用いるオンチップレンズ１９
により、受光センサ部５に入射する光は多くが斜め光で
ある。
【０００９】図７に示すように、光Ｌの入射経路として
は、受光センサ部５に入っった光Ｌが初めのうちは受光
センサ部５のｎ- 半導体領域２０を通る。しかし転送電
極１５下を通過する領域では、オーバーフローバリア領
域３の手前であるにもかかわらず、せっかく光電変換し
電荷となっても、この電荷はｎ+ 半導体領域６へ蓄積さ
れず基板２へ捨てられていた。
は、受光センサ部５に入っった光Ｌが初めのうちは受光
センサ部５のｎ- 半導体領域２０を通る。しかし転送電
極１５下を通過する領域では、オーバーフローバリア領
域３の手前であるにもかかわらず、せっかく光電変換し
電荷となっても、この電荷はｎ+ 半導体領域６へ蓄積さ
れず基板２へ捨てられていた。
【００１０】これは、受光センサ部５に入る光の斜め光
成分までは考慮した受光センサ部の集光構造になってい
ないためである。近年、層内レンズの追加で更に集光効
率が高まり、より斜め光成分が増大した状況下では、集
光した分の何割かが捨てられることになっており、感度
をロスしているという問題があった。
成分までは考慮した受光センサ部の集光構造になってい
ないためである。近年、層内レンズの追加で更に集光効
率が高まり、より斜め光成分が増大した状況下では、集
光した分の何割かが捨てられることになっており、感度
をロスしているという問題があった。
【００１１】本発明は、上述の点に鑑み、斜め光成分に
よる光電変換した電荷の収集を高め感度の向上を図った
固体撮像素子を提供するものである。
よる光電変換した電荷の収集を高め感度の向上を図った
固体撮像素子を提供するものである。
【００１２】
【課題を解決するための手段】本発明に係る固体撮像素
子は、受光センサ部の電荷蓄積領域となる第１の第１導
電型半導体領域下に、受光センサ部の電荷収集領域を広
げるための第２の第１導電型半導体領域を形成して成
る。
子は、受光センサ部の電荷蓄積領域となる第１の第１導
電型半導体領域下に、受光センサ部の電荷収集領域を広
げるための第２の第１導電型半導体領域を形成して成
る。
【００１３】本発明では、電荷蓄積領域となる第１の第
１導電型半導体領域下に、第２の第１導電型半導体領域
を有するので、電荷収集領域が広がり感度の向上が図れ
る。
１導電型半導体領域下に、第２の第１導電型半導体領域
を有するので、電荷収集領域が広がり感度の向上が図れ
る。
【００１４】
【発明の実施の形態】本発明に係る固体撮像素子は、受
光センサ部の電荷蓄積領域となる第１導電型半導体領域
下に、受光センサ部の電荷収集領域を広げるための新た
な第１導電型半導体領域を形成した構成とする。第２の
第１導電型半導体領域は、受光センサ部より広い面積で
形成することが好ましい。また、第２の第１導電型半導
体領域を分離するための分離領域を形成することが好ま
しい。
光センサ部の電荷蓄積領域となる第１導電型半導体領域
下に、受光センサ部の電荷収集領域を広げるための新た
な第１導電型半導体領域を形成した構成とする。第２の
第１導電型半導体領域は、受光センサ部より広い面積で
形成することが好ましい。また、第２の第１導電型半導
体領域を分離するための分離領域を形成することが好ま
しい。
【００１５】図１及び図２は、本発明に係る固体撮像素
子の一実施の形態を示す。本実施の形態は、ＣＣＤ固体
撮像素子に適用した場合である。本実施の形態は、ＣＣ
Ｄ固体撮像素子に適用した場合である。本実施の形態に
係るＣＣＤ固体撮像素子２１は、第１導電型、例えばｎ
型のシリコンからなる半導体基板２２の深い位置にオー
バーフローバリア領域となる第２導電型、即ちｐ型の第
１の半導体ウエル領域２３が形成され、この第１のｐ型
半導体ウエル領域２３上に例えばｐ- - 領域、ノンドー
プ領域、ｎ- - 領域等の比抵抗の高い高抵抗領域２４が
形成される。
子の一実施の形態を示す。本実施の形態は、ＣＣＤ固体
撮像素子に適用した場合である。本実施の形態は、ＣＣ
Ｄ固体撮像素子に適用した場合である。本実施の形態に
係るＣＣＤ固体撮像素子２１は、第１導電型、例えばｎ
型のシリコンからなる半導体基板２２の深い位置にオー
バーフローバリア領域となる第２導電型、即ちｐ型の第
１の半導体ウエル領域２３が形成され、この第１のｐ型
半導体ウエル領域２３上に例えばｐ- - 領域、ノンドー
プ領域、ｎ- - 領域等の比抵抗の高い高抵抗領域２４が
形成される。
【００１６】この高抵抗領域２４の表面にマトリックス
配列の各受光センサ部２５を構成するための、ｎ+ 半導
体領域２６及びこの上のｐ+ 正電荷蓄積領域２７が形成
される。このｐ+ 正電荷蓄積領域２７は、界面準位によ
る暗電流の発生をおさえる。ｎ+ 半導体領域２６は、い
わゆる電荷蓄積領域となる。ｎ+ 半導体領域２６下の高
抵抗領域２４には、ｎ+ 半導体領域２６から第１のｐ型
半導体ウエル領域、いわゆるオーバーフローバリア領域
２３に達する電荷収集領域となる、高抵抗領域２４より
は濃度の高いｎ- 半導体領域４０が形成される。
配列の各受光センサ部２５を構成するための、ｎ+ 半導
体領域２６及びこの上のｐ+ 正電荷蓄積領域２７が形成
される。このｐ+ 正電荷蓄積領域２７は、界面準位によ
る暗電流の発生をおさえる。ｎ+ 半導体領域２６は、い
わゆる電荷蓄積領域となる。ｎ+ 半導体領域２６下の高
抵抗領域２４には、ｎ+ 半導体領域２６から第１のｐ型
半導体ウエル領域、いわゆるオーバーフローバリア領域
２３に達する電荷収集領域となる、高抵抗領域２４より
は濃度の高いｎ- 半導体領域４０が形成される。
【００１７】高抵抗領域２４の各受光センサ部列の一側
に対応する位置に、読み出しゲート部２８を挟んで垂直
転送レジスタ２９のｎ型の埋め込み転送チャネル領域３
０が形成される。この埋め込み転送チャネル領域３０の
周りを囲むように第２のｐ型半導体ウエル領域３１が形
成される。さらに、受光センサ部２５を含む各画素を区
画するｐ型のチャネルストップ領域３２が形成される。
に対応する位置に、読み出しゲート部２８を挟んで垂直
転送レジスタ２９のｎ型の埋め込み転送チャネル領域３
０が形成される。この埋め込み転送チャネル領域３０の
周りを囲むように第２のｐ型半導体ウエル領域３１が形
成される。さらに、受光センサ部２５を含む各画素を区
画するｐ型のチャネルストップ領域３２が形成される。
【００１８】埋め込み転送チャネル領域３１、チャネル
ストップ領域３２及び読み出しゲート部２８上に、ゲー
ト絶縁膜３４を介して、例えば多結晶シリコンからなる
転送電極３５が形成され、埋め込み転送チャネル領域３
０、ゲート絶縁膜３４及び転送電極３５によりＣＣＤ構
造の垂直転送レジスタ２９が構成される。転送電極３５
上を被覆する層間絶縁膜３６を介して受光センサ部２５
の開口を除く他部全面に、例えばＡｌによる遮光膜３７
が形成される。
ストップ領域３２及び読み出しゲート部２８上に、ゲー
ト絶縁膜３４を介して、例えば多結晶シリコンからなる
転送電極３５が形成され、埋め込み転送チャネル領域３
０、ゲート絶縁膜３４及び転送電極３５によりＣＣＤ構
造の垂直転送レジスタ２９が構成される。転送電極３５
上を被覆する層間絶縁膜３６を介して受光センサ部２５
の開口を除く他部全面に、例えばＡｌによる遮光膜３７
が形成される。
【００１９】さらに、平坦化膜３８，更には色フィルタ
（図示せず）を介して各受光センサ部２５に対応して受
光センサ部５への入射光を集光する、いわゆるオンチッ
プレンズ３９が形成される。
（図示せず）を介して各受光センサ部２５に対応して受
光センサ部５への入射光を集光する、いわゆるオンチッ
プレンズ３９が形成される。
【００２０】本実施の形態においては、特に、受光セン
サ部２５の電荷蓄積領域となるｎ+半導体領域２６より
深く、かつオーバーフローバリア領域として働く第１の
ｐ型半導体ウエル領域２３よりは浅いｎ- 半導体領域４
０内の位置に新たに第２のｎ型半導体領域４１を形成す
る。このｎ型半導体領域４１は、ｎ+ 半導体領域２６よ
り広く、本例では読み出しゲート領域２８を越えて垂直
転送レジスタ２９の下まで入り込むように形成する。
サ部２５の電荷蓄積領域となるｎ+半導体領域２６より
深く、かつオーバーフローバリア領域として働く第１の
ｐ型半導体ウエル領域２３よりは浅いｎ- 半導体領域４
０内の位置に新たに第２のｎ型半導体領域４１を形成す
る。このｎ型半導体領域４１は、ｎ+ 半導体領域２６よ
り広く、本例では読み出しゲート領域２８を越えて垂直
転送レジスタ２９の下まで入り込むように形成する。
【００２１】第２のｎ型半導体領域（以下、ｎ半導体領
域という）４１の濃度は、ｎ+ 半導体領域２６より薄
く、例えばｎ+ 半導体領域２６の少なくとも半分以下の
濃度で、かつｎ- 半導体領域４０の濃度より大きい濃度
にする。理由は、電荷蓄積される領域を従来と同じｎ+
半導体領域２６の位置にしないと電荷の読み出しができ
ないので、ポテンシャルプロファイルがｎ半導体領域４
１からｎ+ 半導体領域２６に向かって緩やかに上昇する
ような濃度設定にするためである。
域という）４１の濃度は、ｎ+ 半導体領域２６より薄
く、例えばｎ+ 半導体領域２６の少なくとも半分以下の
濃度で、かつｎ- 半導体領域４０の濃度より大きい濃度
にする。理由は、電荷蓄積される領域を従来と同じｎ+
半導体領域２６の位置にしないと電荷の読み出しができ
ないので、ポテンシャルプロファイルがｎ半導体領域４
１からｎ+ 半導体領域２６に向かって緩やかに上昇する
ような濃度設定にするためである。
【００２２】ここで、ｎ半導体領域４１は、垂直転送レ
ジスタ２９下とｎ+ 半導体領域２６下とで分けて形成し
濃度が異なった部分からなっても構わないが、電位的に
はｎ半導体領域４１が一体となっていることが必要であ
る。
ジスタ２９下とｎ+ 半導体領域２６下とで分けて形成し
濃度が異なった部分からなっても構わないが、電位的に
はｎ半導体領域４１が一体となっていることが必要であ
る。
【００２３】このｎ半導体領域４１の深さは、垂直転送
レジスタ２９のオーバーフローバリアとなる第２のｐ型
半導体ウエル領域３１のバリアを潰さない程度に深い位
置から、つまり第２のｐ型半導体ウエル領域３１の一部
にかかってもいいが、電位のバリアをつぶさない程度に
深いところから第１のｐ型半導体ウエル領域２３の手前
までの深さのどこであっても構わない。但し、受光セン
サ部２５の飽和信号量を一定とすると、深い位置ほどｎ
半導体領域４１は、低濃度にしなければならない。
レジスタ２９のオーバーフローバリアとなる第２のｐ型
半導体ウエル領域３１のバリアを潰さない程度に深い位
置から、つまり第２のｐ型半導体ウエル領域３１の一部
にかかってもいいが、電位のバリアをつぶさない程度に
深いところから第１のｐ型半導体ウエル領域２３の手前
までの深さのどこであっても構わない。但し、受光セン
サ部２５の飽和信号量を一定とすると、深い位置ほどｎ
半導体領域４１は、低濃度にしなければならない。
【００２４】受光センサ部２５の光電変換する領域は、
ｎ+ 半導体領域２６と、これから基板下方向へ向かって
伸びる空乏層のうちオーバーフローバリア領域２３の手
前のｎ- 半導体領域４０、ｎ半導体領域４１からなる。
ｎ+ 半導体領域２６と、これから基板下方向へ向かって
伸びる空乏層のうちオーバーフローバリア領域２３の手
前のｎ- 半導体領域４０、ｎ半導体領域４１からなる。
【００２５】本実施の形態では、さらにｎ半導体領域４
１とほぼ同等の深さに、第２のｐ型半導体ウエル領域３
１から第１のｐ型チャネルストップ領域３２にかけて分
離領域となる第２のｐ型チャネルストップ領域４４を形
成する。
１とほぼ同等の深さに、第２のｐ型半導体ウエル領域３
１から第１のｐ型チャネルストップ領域３２にかけて分
離領域となる第２のｐ型チャネルストップ領域４４を形
成する。
【００２６】本実施の形態によれば、ｎ+ 半導体領域２
６下の深い位置に垂直転送レジスタ２９の下まで入り込
むようにｎ半導体領域４１を形成することにより、電荷
収集領域４３を垂直転送レジスタ２９下まで伸ばすこと
ができる。これにより、斜めに入射した光も受光センサ
部２５の電荷収集領域４１内を通過する割合が多くな
り、従来捨ていた電荷を集めることができ、感度を向上
することができる。
６下の深い位置に垂直転送レジスタ２９の下まで入り込
むようにｎ半導体領域４１を形成することにより、電荷
収集領域４３を垂直転送レジスタ２９下まで伸ばすこと
ができる。これにより、斜めに入射した光も受光センサ
部２５の電荷収集領域４１内を通過する割合が多くな
り、従来捨ていた電荷を集めることができ、感度を向上
することができる。
【００２７】ｎ半導体領域４１により形成される電荷収
集領域４３を垂直転送レジスタ２９下部へ伸ばしていく
と、やがて隣接の受光センサ部２５へ空乏層が伸びてし
まい、ブルーミングが発生してしまう。本実施の形態で
は、ｎ半導体領域４１とほぼ同等の深さに第２のｐ型半
導体ウエル領域３１から第１のｐ型チャネルストップ領
域３２にかけて第２のｐ型チャンネルストップ領域４４
を形成することにより、電位障壁を形成し確実にブルー
ミングを防止できる。第２のｐ型チャネルストップ領域
４４を有する構成であれば、ｎ半導体領域４１を第２の
半導体ウエル領域下へ大きく張り出すことが可能とな
り、よりぎりぎりまで確実に電荷収集領域を増加させる
ことができる。また、第２のｐ型チャネルストップ領域
４４の濃度が大きければ、このｐ型チャネルストップ領
域４４の近くまでｎ半導体領域４１を伸ばすことができ
る。
集領域４３を垂直転送レジスタ２９下部へ伸ばしていく
と、やがて隣接の受光センサ部２５へ空乏層が伸びてし
まい、ブルーミングが発生してしまう。本実施の形態で
は、ｎ半導体領域４１とほぼ同等の深さに第２のｐ型半
導体ウエル領域３１から第１のｐ型チャネルストップ領
域３２にかけて第２のｐ型チャンネルストップ領域４４
を形成することにより、電位障壁を形成し確実にブルー
ミングを防止できる。第２のｐ型チャネルストップ領域
４４を有する構成であれば、ｎ半導体領域４１を第２の
半導体ウエル領域下へ大きく張り出すことが可能とな
り、よりぎりぎりまで確実に電荷収集領域を増加させる
ことができる。また、第２のｐ型チャネルストップ領域
４４の濃度が大きければ、このｐ型チャネルストップ領
域４４の近くまでｎ半導体領域４１を伸ばすことができ
る。
【００２８】図３は、本発明に係る固体撮像素子の他の
実施の形態を示す。本実施の形態もＣＣＤ固体撮像素子
に適用した場合である。上例では、ｎ半導体領域４１を
読み出しゲート領域２８側の垂直転送レジスタ２９の下
部へ張り出したが、逆方向の隣接画素の垂直転送レジス
タ２９下部へ同様のことを行う事もできる。本実施の形
態に係るＣＣＤ固体撮像素子５１は、電荷収集領域４３
を広げるためのｎ半導体領域４１を読み出しゲート領域
２８側の垂直転送レジスタ２９の下部へ伸ばすと共に、
逆方向の隣接画素の垂直転送レジスタ２９の下部へも伸
ばすように構成する。勿論この場合、先に説明したブル
ーミング防止の第２のｐ型チャネルストップ領域４４
は、隣接する画素の読み出しゲート領域２８まではいか
ない範囲で第２のｐ型半導体ウエル領域３１下に形成さ
れることになる。
実施の形態を示す。本実施の形態もＣＣＤ固体撮像素子
に適用した場合である。上例では、ｎ半導体領域４１を
読み出しゲート領域２８側の垂直転送レジスタ２９の下
部へ張り出したが、逆方向の隣接画素の垂直転送レジス
タ２９下部へ同様のことを行う事もできる。本実施の形
態に係るＣＣＤ固体撮像素子５１は、電荷収集領域４３
を広げるためのｎ半導体領域４１を読み出しゲート領域
２８側の垂直転送レジスタ２９の下部へ伸ばすと共に、
逆方向の隣接画素の垂直転送レジスタ２９の下部へも伸
ばすように構成する。勿論この場合、先に説明したブル
ーミング防止の第２のｐ型チャネルストップ領域４４
は、隣接する画素の読み出しゲート領域２８まではいか
ない範囲で第２のｐ型半導体ウエル領域３１下に形成さ
れることになる。
【００２９】なお、その他の構成は、図１と同様なので
対応する部分には同一符号を付して重複説明を省略す
る。
対応する部分には同一符号を付して重複説明を省略す
る。
【００３０】かかるＣＣＤ固体撮像素子５１によれば、
受光センサ領域より両側に延長するようにｎ半導体領域
４１を形成することにより、上例と同様に電荷収集領域
４３が広がり、斜めに入射した光の電荷収集領域４３内
を通過する割合が多くなり、より多くの電荷を集めるこ
とが出来、感度を向上することができる。
受光センサ領域より両側に延長するようにｎ半導体領域
４１を形成することにより、上例と同様に電荷収集領域
４３が広がり、斜めに入射した光の電荷収集領域４３内
を通過する割合が多くなり、より多くの電荷を集めるこ
とが出来、感度を向上することができる。
【００３１】図１、図３で説明したように、受光センサ
部２５におけるｎ半導体領域４１は、画素の開口に比べ
て少なくとも水平方向に張り出した形でｎ+ 半導体領域
２６より深く、かつ第１のｐ型半導体ウエル領域２３よ
りは浅く形成されれば、従来よりも３次元的に横に電荷
収集領域４３を広げることができ、感度の向上を実現で
きる。
部２５におけるｎ半導体領域４１は、画素の開口に比べ
て少なくとも水平方向に張り出した形でｎ+ 半導体領域
２６より深く、かつ第１のｐ型半導体ウエル領域２３よ
りは浅く形成されれば、従来よりも３次元的に横に電荷
収集領域４３を広げることができ、感度の向上を実現で
きる。
【００３２】上述の実施の形態では、受光センサ部２５
として、ｐ+ 正電荷蓄積領域２７を有するいわゆるＨＡ
Ｄ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄ
ｅ）センサを構成したが、その他、例えばｐ＋正電荷蓄
積領域２７を有しないｎ+ 半導体領域２６、ｎ- 半導体
領域４０及び第１のｐ型半導体ウエル領域２３によるフ
ォトダイオードで構成した場合にも本発明は適用でき
る。
として、ｐ+ 正電荷蓄積領域２７を有するいわゆるＨＡ
Ｄ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄ
ｅ）センサを構成したが、その他、例えばｐ＋正電荷蓄
積領域２７を有しないｎ+ 半導体領域２６、ｎ- 半導体
領域４０及び第１のｐ型半導体ウエル領域２３によるフ
ォトダイオードで構成した場合にも本発明は適用でき
る。
【００３３】本発明は、広い範囲のオーバーフローバリ
ア領域２３を有するＣＣＤ固体撮像素子に応用可能であ
り、画素の大きいものから小さいものまで応用可能であ
る。
ア領域２３を有するＣＣＤ固体撮像素子に応用可能であ
り、画素の大きいものから小さいものまで応用可能であ
る。
【００３４】図４は、上述のＣＣＤ固体撮像素子２１の
製造方法の一例を示す。図４Ａに示すように、半導体基
板２２に第１のｐ型半導体ウエル領域２３を形成し、こ
のｐ型半導体ウエル領域２３上の高抵抗領域２４に埋め
込み転送チャネル領域３０、第２のｐ型半導体ウエル領
域３１、第１のｐ型チャネルストップ領域３２などを形
成する。ここで、半導体基板２２の表面に第１のｐ型半
導体ウエル領域２３を形成し、その上に高抵抗領域２４
を形成するようにしてもよく、或いは、半導体基板２２
中に第１の半導体ウエル領域２３を形成し、この第１の
半導体ウエル領域２３上の基板領域を高抵抗領域２４と
して用いるようにしてもよい。次いで、転送電極３５を
形成する前、すなわち、セルファライン的に形成する受
光センサ部のｎ+ 半導体領域２６、表面のｐ+ 正電荷蓄
積領域２７の形成より前の工程で、絶縁膜４６を介して
所望の形成すべきｎ半導体領域４１に対応する位置に開
口４７を有するレジストマスク４８を形成し、このレジ
ストマスク４８を介してｎ+ 半導体領域２６より深く、
かつ第１のｐ型半導体ウエル領域２３より浅い位置に、
ｎ型不純物、例えばヒ素（Ａｓ）、リン（Ｐ）などをイ
オン注入してｎ半導体領域４１を形成する。例えば、５
μｍ画素サイズで、第１のｐ型半導体ウエル領域２３が
深さ２．５μｍにあるなら、ｎ半導体領域４１は１μｍ
前後の深さで５×１０11／ｃｍ2 程度をイオン注入する
ことになる。この値は、第１のｐ型半導体ウエル領域２
３の深さや、ｎ+ 半導体領域２６の不純物量、画素サイ
ズにより全体の電位で決まるので一概にいうことはでき
ない。
製造方法の一例を示す。図４Ａに示すように、半導体基
板２２に第１のｐ型半導体ウエル領域２３を形成し、こ
のｐ型半導体ウエル領域２３上の高抵抗領域２４に埋め
込み転送チャネル領域３０、第２のｐ型半導体ウエル領
域３１、第１のｐ型チャネルストップ領域３２などを形
成する。ここで、半導体基板２２の表面に第１のｐ型半
導体ウエル領域２３を形成し、その上に高抵抗領域２４
を形成するようにしてもよく、或いは、半導体基板２２
中に第１の半導体ウエル領域２３を形成し、この第１の
半導体ウエル領域２３上の基板領域を高抵抗領域２４と
して用いるようにしてもよい。次いで、転送電極３５を
形成する前、すなわち、セルファライン的に形成する受
光センサ部のｎ+ 半導体領域２６、表面のｐ+ 正電荷蓄
積領域２７の形成より前の工程で、絶縁膜４６を介して
所望の形成すべきｎ半導体領域４１に対応する位置に開
口４７を有するレジストマスク４８を形成し、このレジ
ストマスク４８を介してｎ+ 半導体領域２６より深く、
かつ第１のｐ型半導体ウエル領域２３より浅い位置に、
ｎ型不純物、例えばヒ素（Ａｓ）、リン（Ｐ）などをイ
オン注入してｎ半導体領域４１を形成する。例えば、５
μｍ画素サイズで、第１のｐ型半導体ウエル領域２３が
深さ２．５μｍにあるなら、ｎ半導体領域４１は１μｍ
前後の深さで５×１０11／ｃｍ2 程度をイオン注入する
ことになる。この値は、第１のｐ型半導体ウエル領域２
３の深さや、ｎ+ 半導体領域２６の不純物量、画素サイ
ズにより全体の電位で決まるので一概にいうことはでき
ない。
【００３５】次に、図４Ｂに示すように、受光センサ部
のｎ+ 半導体領域２６、ｐ+ 正電荷蓄積領域２７を形成
し、さらに、ゲート絶縁膜３４，転送電極３５を形成す
る。以後の工程は通常と同様であるので、説明を省略す
る。図４の例では、転送電極３５の形成前にイオン注入
してｎ半導体領域４１を形成することを前提にしている
が、その他、転送電極３５を形成した後、転送電極３５
を通過させて深い位置にイオン注入してｎ半導体領域４
１を形成することも勿論可能である。または、ｎ+ 半導
体領域２６、ｐ+ 正電荷蓄積領域２７を形成した後、転
送電極３５の形成前に、イオン注入でｎ半導体領域４１
を形成することもできる。
のｎ+ 半導体領域２６、ｐ+ 正電荷蓄積領域２７を形成
し、さらに、ゲート絶縁膜３４，転送電極３５を形成す
る。以後の工程は通常と同様であるので、説明を省略す
る。図４の例では、転送電極３５の形成前にイオン注入
してｎ半導体領域４１を形成することを前提にしている
が、その他、転送電極３５を形成した後、転送電極３５
を通過させて深い位置にイオン注入してｎ半導体領域４
１を形成することも勿論可能である。または、ｎ+ 半導
体領域２６、ｐ+ 正電荷蓄積領域２７を形成した後、転
送電極３５の形成前に、イオン注入でｎ半導体領域４１
を形成することもできる。
【００３６】図５は、本実施の形態のＣＣＤ固体撮像素
子の製造方法の他の例を示す。図５Ａに示すように、半
導体基板２２に第１のｐ型半導体ウエル領域２３を形成
し、このｐ型半導体ウエル領域２３上の高抵抗領域２４
に埋め込み転送チャネル領域３０、第２のｐ型半導体ウ
エル領域３１、第１のｐ型チャネルストップ領域３２な
どを形成し、また、ｐ+ 正電荷蓄積領域２７を形成し、
ゲート絶縁膜３４，転送電極３５を形成する。
子の製造方法の他の例を示す。図５Ａに示すように、半
導体基板２２に第１のｐ型半導体ウエル領域２３を形成
し、このｐ型半導体ウエル領域２３上の高抵抗領域２４
に埋め込み転送チャネル領域３０、第２のｐ型半導体ウ
エル領域３１、第１のｐ型チャネルストップ領域３２な
どを形成し、また、ｐ+ 正電荷蓄積領域２７を形成し、
ゲート絶縁膜３４，転送電極３５を形成する。
【００３７】次に、図５Ｂに示すように、レジストマス
ク４９を介してｎ型不純物ａをイオン注入して受光セン
サ部のｎ+ 半導体領域２６を形成し、同じレジストマス
ク４９を用いてｎ+ 半導体領域２６より深く、かつ第１
のｐ型半導体ウエル領域２３より浅い位置に、ｎ型不純
物ｂ、例えばヒ素（Ａｓ）、リン（Ｐ）などを斜めイオ
ン注入して受光センサ部２５から垂直転送レジスタ２９
下に食い込ませるようにｎ半導体領域４１を形成する。
ク４９を介してｎ型不純物ａをイオン注入して受光セン
サ部のｎ+ 半導体領域２６を形成し、同じレジストマス
ク４９を用いてｎ+ 半導体領域２６より深く、かつ第１
のｐ型半導体ウエル領域２３より浅い位置に、ｎ型不純
物ｂ、例えばヒ素（Ａｓ）、リン（Ｐ）などを斜めイオ
ン注入して受光センサ部２５から垂直転送レジスタ２９
下に食い込ませるようにｎ半導体領域４１を形成する。
【００３８】ここで、転送電極３５を形成後、ｎ+ 半導
体領域２６を形成するときの同じレジストマスク４９を
用いてイオン注入でｎ半導体領域４１を形成する場合、
チャネリング防止の７度またはそれ以上の注入角で垂直
転送レジスタ２９直下に食い込ませるようにイオン注入
してｎ半導体領域４１を形成することも可能である。こ
の場合、上記注入角とレジストマスク４９のプロファイ
ルによって、不純物イオンがレジストマスク４９を突き
抜けて第２のｐ型半導体ウエル領域３１方向にイオン注
入されてｎ半導体領域４１が形成されるため、ブルーミ
ングし易くなる。この防止として、第２のｐ型半導体ウ
エル領域３１の濃度を大にするなどして、読み出しゲー
ト部２８側のブルーミングを抑えることが必要となる。
体領域２６を形成するときの同じレジストマスク４９を
用いてイオン注入でｎ半導体領域４１を形成する場合、
チャネリング防止の７度またはそれ以上の注入角で垂直
転送レジスタ２９直下に食い込ませるようにイオン注入
してｎ半導体領域４１を形成することも可能である。こ
の場合、上記注入角とレジストマスク４９のプロファイ
ルによって、不純物イオンがレジストマスク４９を突き
抜けて第２のｐ型半導体ウエル領域３１方向にイオン注
入されてｎ半導体領域４１が形成されるため、ブルーミ
ングし易くなる。この防止として、第２のｐ型半導体ウ
エル領域３１の濃度を大にするなどして、読み出しゲー
ト部２８側のブルーミングを抑えることが必要となる。
【００３９】次に、第２のｐ型チャネルストップ領域４
４の形成法の例を示す。第１のｐ型チャネルストップ領
域３２を形成するイオン注入工程で打ち込みエネルギー
を高くして第２のｐ型チャネルストップ領域４４を第１
のｐ型チャネルストップ領域３２直下に形成するのが簡
単である。但し、通常ｐ型チャネルストップ領域を形成
するためのイオン注入は、マスクの開口線幅が細いため
薄いレジストマスクを用いるが、比較的高い打ち込みエ
ネルギーが必要な第２のｐ型チャネルストップ領域の形
成には、より厚いレジストマスクが必要になるので、別
のレジストマスクで第２のｐ型チャネルストップ領域４
４を形成するためのイオン注入を行うのが実際的であ
る。ｐ型不純物の例えばボロン（Ｂ）のドーズ量は、ｎ
半導体領域４１を打ち消せる１０11〜１０13／ｃｍ2 オ
ーダ程度が好ましい。打ち込みエネルギーは、打ち込み
飛程距離Ｒp が概ねｎ半導体領域４１と同等の深さとな
る打ち込みエネルギーとすることができる。
４の形成法の例を示す。第１のｐ型チャネルストップ領
域３２を形成するイオン注入工程で打ち込みエネルギー
を高くして第２のｐ型チャネルストップ領域４４を第１
のｐ型チャネルストップ領域３２直下に形成するのが簡
単である。但し、通常ｐ型チャネルストップ領域を形成
するためのイオン注入は、マスクの開口線幅が細いため
薄いレジストマスクを用いるが、比較的高い打ち込みエ
ネルギーが必要な第２のｐ型チャネルストップ領域の形
成には、より厚いレジストマスクが必要になるので、別
のレジストマスクで第２のｐ型チャネルストップ領域４
４を形成するためのイオン注入を行うのが実際的であ
る。ｐ型不純物の例えばボロン（Ｂ）のドーズ量は、ｎ
半導体領域４１を打ち消せる１０11〜１０13／ｃｍ2 オ
ーダ程度が好ましい。打ち込みエネルギーは、打ち込み
飛程距離Ｒp が概ねｎ半導体領域４１と同等の深さとな
る打ち込みエネルギーとすることができる。
【００４０】本実施の形態に係る製法によれば、従来の
製造工程に最低限ｎ半導体領域４１を形成するためのイ
オン注入工程を追加するだけでよく、非常に容易かつ安
価な製法で高感度のＣＣＤ固体撮像素子を製造すること
がきる。
製造工程に最低限ｎ半導体領域４１を形成するためのイ
オン注入工程を追加するだけでよく、非常に容易かつ安
価な製法で高感度のＣＣＤ固体撮像素子を製造すること
がきる。
【００４１】図６は、本実施の形態に係る固体撮像素子
の他の実施の形態を示す。本実施の形態は、ＣＭＯＳ型
の固体撮像素子に適用した場合であり、図６は受光セン
サ部となるフォトダイオード及び読み出し用ＭＯＳトラ
ンジスタを有する画素部分を示す。本実施の形態に係る
ＣＭＯＳ型固体撮像素子５３は、第１導電型、例えばｎ
型のシリコン半導体基板６２の深い位置にオーバーフロ
ーバリア領域となる第２導電型、即ちｐ型の第１の半導
体ウエル領域６３が形成され、この第１のｐ型半導体ウ
エル領域６３上に例えばｐ- - 領域、ノンドープ領域、
ｎ- - 領域等の比抵抗の高い高抵抗領域６４が形成され
る。
の他の実施の形態を示す。本実施の形態は、ＣＭＯＳ型
の固体撮像素子に適用した場合であり、図６は受光セン
サ部となるフォトダイオード及び読み出し用ＭＯＳトラ
ンジスタを有する画素部分を示す。本実施の形態に係る
ＣＭＯＳ型固体撮像素子５３は、第１導電型、例えばｎ
型のシリコン半導体基板６２の深い位置にオーバーフロ
ーバリア領域となる第２導電型、即ちｐ型の第１の半導
体ウエル領域６３が形成され、この第１のｐ型半導体ウ
エル領域６３上に例えばｐ- - 領域、ノンドープ領域、
ｎ- - 領域等の比抵抗の高い高抵抗領域６４が形成され
る。
【００４２】高抵抗領域６４の表面には、マトリックス
状に配列される各画素を区画するためのフィールド絶縁
層６８が形成され、このフィールド絶縁層６８下に第１
のｐ型半導体ウエル領域６３に達する第２のｐ型半導体
ウエル領域６９が形成される。第２のｐ型半導体ウエル
領域６９は、フィールド絶縁層６８の端縁より活性領域
側へ延長して形成される。
状に配列される各画素を区画するためのフィールド絶縁
層６８が形成され、このフィールド絶縁層６８下に第１
のｐ型半導体ウエル領域６３に達する第２のｐ型半導体
ウエル領域６９が形成される。第２のｐ型半導体ウエル
領域６９は、フィールド絶縁層６８の端縁より活性領域
側へ延長して形成される。
【００４３】各画素の高抵抗領域６４に受光センサ部と
なるフォトダイオード６５と読み出し用ＭＯＳトランジ
スタ７１が形成される。フォトダイオード６５は、表面
のｐ + 正電荷蓄積領域６７と、電荷蓄積領域となるｎ+
半導体領域６６と、この下のｎ- 半導体領域６４と、ｐ
型半導体ウエル領域６３、６９とによって形成される。
ｎ- 半導体領域６４は電荷収集領域となる。
なるフォトダイオード６５と読み出し用ＭＯＳトランジ
スタ７１が形成される。フォトダイオード６５は、表面
のｐ + 正電荷蓄積領域６７と、電荷蓄積領域となるｎ+
半導体領域６６と、この下のｎ- 半導体領域６４と、ｐ
型半導体ウエル領域６３、６９とによって形成される。
ｎ- 半導体領域６４は電荷収集領域となる。
【００４４】読み出し用ＭＯＳトランジスタ７１は、ゲ
ート絶縁膜７２を介して形成した例えば多結晶シリコン
からなるゲート電極７３と、これを挟む一方のソース／
ドレイン領域７４及び他方のソース／ドレイン領域とな
る受光センサ部のｎ+ 半導体領域６６とから構成され
る。一方のソース／ドレイン領域７４下にはｐ型半導体
領域７５が形成される。ゲート電極７３下のチャネル領
域７６には、必要に応じて（例えばＶthを調整するため
に）所要の不純物が導入される。
ート絶縁膜７２を介して形成した例えば多結晶シリコン
からなるゲート電極７３と、これを挟む一方のソース／
ドレイン領域７４及び他方のソース／ドレイン領域とな
る受光センサ部のｎ+ 半導体領域６６とから構成され
る。一方のソース／ドレイン領域７４下にはｐ型半導体
領域７５が形成される。ゲート電極７３下のチャネル領
域７６には、必要に応じて（例えばＶthを調整するため
に）所要の不純物が導入される。
【００４５】本実施の形態においては、特に、フォトダ
イオード６５のｎ+ 半導体領域６６より深く、かくオー
バーフローバリア領域として働く第１のｐ型半導体ウエ
ル領域６３よりは浅いｎ- 半導体領域６６内の位置に第
２のｎ型半導体領域（以下、ｎ半導体領域）７７を形成
する。このｎ半導体領域７７は、ｎ+ 半導体領域６６よ
り広く、本例ではゲート電極７３下まで入り込むように
形成する。ｎ半導体領域７７の濃度は、前述と同様にｎ
+ 半導体領域６６より薄く、例えばｎ+ 半導体領域６６
の少なくとも半分以下の濃度で、ｎ- 半導体領域６４の
濃度より大きい濃度にするを可とする。
イオード６５のｎ+ 半導体領域６６より深く、かくオー
バーフローバリア領域として働く第１のｐ型半導体ウエ
ル領域６３よりは浅いｎ- 半導体領域６６内の位置に第
２のｎ型半導体領域（以下、ｎ半導体領域）７７を形成
する。このｎ半導体領域７７は、ｎ+ 半導体領域６６よ
り広く、本例ではゲート電極７３下まで入り込むように
形成する。ｎ半導体領域７７の濃度は、前述と同様にｎ
+ 半導体領域６６より薄く、例えばｎ+ 半導体領域６６
の少なくとも半分以下の濃度で、ｎ- 半導体領域６４の
濃度より大きい濃度にするを可とする。
【００４６】フォトダイオード６５の光電変換する領域
は、ｎ+ 半導体領域６６と、これから基板下方向へ向か
って伸びる空乏層のうちオーバーフローバリア領域６３
の手前のｎ- 半導体領域６４、ｎ半導体領域７７からな
る。
は、ｎ+ 半導体領域６６と、これから基板下方向へ向か
って伸びる空乏層のうちオーバーフローバリア領域６３
の手前のｎ- 半導体領域６４、ｎ半導体領域７７からな
る。
【００４７】本実施の形態によれば、ｎ+ 半導体領域６
６下の深い位置にゲート電極７３の下まで入り込むよう
にｎ半導体領域７７を形成することにより、電荷収集領
域７８をゲート電極７３下まで伸ばすことができる。こ
れにより、図示せざるもオンチップレンズを通して斜め
に入射した光もフォトダイオード６５の電荷収集領域７
８内を通過する割合が多くなり、従来捨ていた電荷を集
めることができ、感度を向上することができる。
６下の深い位置にゲート電極７３の下まで入り込むよう
にｎ半導体領域７７を形成することにより、電荷収集領
域７８をゲート電極７３下まで伸ばすことができる。こ
れにより、図示せざるもオンチップレンズを通して斜め
に入射した光もフォトダイオード６５の電荷収集領域７
８内を通過する割合が多くなり、従来捨ていた電荷を集
めることができ、感度を向上することができる。
【００４８】本発明の固体撮像素子は、縦型オーバーフ
ロードレイン方式、他のオーバーフロードレイン方式の
固体撮像素子に応用でき、画素の大きいものから画素の
小さいものまで応用可能である。本発明の固体撮像素子
は、受光センサ部の空乏領域を深く形成して近赤外線領
域にも感度を有せしめた固体撮像素子に適用して好適で
ある。
ロードレイン方式、他のオーバーフロードレイン方式の
固体撮像素子に応用でき、画素の大きいものから画素の
小さいものまで応用可能である。本発明の固体撮像素子
は、受光センサ部の空乏領域を深く形成して近赤外線領
域にも感度を有せしめた固体撮像素子に適用して好適で
ある。
【００４９】本発明の固体撮像素子は、上述の例に限定
されるものではなく、本発明の要旨を逸脱しない範囲
で、その他様々な構成が取り得る。
されるものではなく、本発明の要旨を逸脱しない範囲
で、その他様々な構成が取り得る。
【００５０】
【発明の効果】本発明に係る固体撮像素子によれば、受
光センサ部の電荷収集領域となる第１の第１導電型半導
体領域下に、電荷収集領域を広げるための第２の第１導
電型半導体領域を形成することにより、電荷収集領域を
３次元的に広げることができる。従って、受光センサ部
に斜めに入射した光による光電変換した成分をも収集す
ることができ、感度を効果的に上げることができる。
光センサ部の電荷収集領域となる第１の第１導電型半導
体領域下に、電荷収集領域を広げるための第２の第１導
電型半導体領域を形成することにより、電荷収集領域を
３次元的に広げることができる。従って、受光センサ部
に斜めに入射した光による光電変換した成分をも収集す
ることができ、感度を効果的に上げることができる。
【００５１】第２の第１導電型半導体領域を受光センサ
部より広い面積に形成するときは、電荷収集領域をより
大きく広げることができ、感度をさらに向上することが
できる。
部より広い面積に形成するときは、電荷収集領域をより
大きく広げることができ、感度をさらに向上することが
できる。
【００５２】第２の第１導電型半導体領域を分離するた
めの分離領域を形成するときは、隣接する画素への空乏
層の伸びを阻止し、ブルーミングの発生を回避すること
ができる。
めの分離領域を形成するときは、隣接する画素への空乏
層の伸びを阻止し、ブルーミングの発生を回避すること
ができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子をＣＣＤ固体撮像素
子に適用した場合の一実施の形態を示す画素部分の構成
図である。
子に適用した場合の一実施の形態を示す画素部分の構成
図である。
【図２】図１の概略平面図である。
【図３】本発明に係る固体撮像素子をＣＣＤ固体撮像素
子に適用した場合の他の実施の形態を示す画素部分の構
成図である。
子に適用した場合の他の実施の形態を示す画素部分の構
成図である。
【図４】Ａ、Ｂ 本発明に係るＣＣＤ固体撮像素子の製
法の一例を示す製造工程図である。
法の一例を示す製造工程図である。
【図５】Ａ、Ｂ 本発明に係るＣＣＤ固体撮像素子の製
法の他の例を示す製造工程図である。
法の他の例を示す製造工程図である。
【図６】本発明に係る固体撮像素子をＣＭＯＳ型固体撮
像素子に適用した場合の他の実施の形態を示す画素部分
の構成図である。
像素子に適用した場合の他の実施の形態を示す画素部分
の構成図である。
【図７】従来のＣＣＤ固体撮像素子の例を示す画素部分
の構成図である。
の構成図である。
２１、５１・・・ＣＣＤ固体撮像素子、２２・・・半導
体基板、２３・・・第１のｐ型半導体ウエル領域、２４
・・・高抵抗領域、２５・・・受光センサ部、２６・・
・ｎ+ 半導体領域、２７・・・ｐ+ 正電荷蓄積領域、２
８・・・読み出しゲート部、２９・・・垂直転送レジス
タ、３０・・・埋め込み転送チャネル、３１・・・第２
のｐ型半導体ウエル領域、３２・・・第１のｐ型チャネ
ルストップ領域、３４・・・ゲート絶縁膜、３５・・・
転送電極、３７・・・遮光膜、４０・・・ｎ- 半導体領
域、４１・・・ｎ半導体領域、４３・・・電荷収集領
域、４４・・・第２のｐ型チャネルストップ領域、５３
・・・ＣＭＯＳ型固体撮像素子、６３・・・第１のｐ型
半導体ウエル領域、６４・・・ｎ- 半導体領域、６５・
・・フォトダイオード、６６・・・ｎ+ 半導体領域、６
８・・・フィールド絶縁層、６９・・・第２のｐ型半導
体ウエル領域、７０・・・高抵抗領域、７３・・・ゲー
ト電極、７４・・・一方のソース／ドレイン領域、７６
・・・チャネル領域、７７・・・ｎ半導体領域、７８・
・・電荷収集領域
体基板、２３・・・第１のｐ型半導体ウエル領域、２４
・・・高抵抗領域、２５・・・受光センサ部、２６・・
・ｎ+ 半導体領域、２７・・・ｐ+ 正電荷蓄積領域、２
８・・・読み出しゲート部、２９・・・垂直転送レジス
タ、３０・・・埋め込み転送チャネル、３１・・・第２
のｐ型半導体ウエル領域、３２・・・第１のｐ型チャネ
ルストップ領域、３４・・・ゲート絶縁膜、３５・・・
転送電極、３７・・・遮光膜、４０・・・ｎ- 半導体領
域、４１・・・ｎ半導体領域、４３・・・電荷収集領
域、４４・・・第２のｐ型チャネルストップ領域、５３
・・・ＣＭＯＳ型固体撮像素子、６３・・・第１のｐ型
半導体ウエル領域、６４・・・ｎ- 半導体領域、６５・
・・フォトダイオード、６６・・・ｎ+ 半導体領域、６
８・・・フィールド絶縁層、６９・・・第２のｐ型半導
体ウエル領域、７０・・・高抵抗領域、７３・・・ゲー
ト電極、７４・・・一方のソース／ドレイン領域、７６
・・・チャネル領域、７７・・・ｎ半導体領域、７８・
・・電荷収集領域
Claims (4)
- 【請求項１】 受光センサ部の電荷蓄積領域となる第１
の第１導電型半導体領域下に、前記受光センサ部の電荷
収集領域を広げるための第２の第１導電型半導体領域が
形成されて成ることを特徴とする固体撮像素子。 - 【請求項２】 前記第２の第１導電型半導体領域は前記
受光センサ部より広い面積を有して成ることを特徴とす
る請求項１に記載の固体撮像素子。 - 【請求項３】 前記第２の第１導電型半導体領域を分離
するための分離領域が形成されて成ることを特徴とする
請求項１に記載の固体撮像素子。 - 【請求項４】 前記第２の第１導電型半導体領域を分離
するための分離領域が形成されて成ることを特徴とする
請求項２に記載の固体撮像素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37037199A JP4419238B2 (ja) | 1999-12-27 | 1999-12-27 | 固体撮像素子及びその製造方法 |
| KR1020000082790A KR100748862B1 (ko) | 1999-12-27 | 2000-12-27 | 고체 영상 센서 |
| US09/750,005 US6521920B2 (en) | 1999-12-27 | 2000-12-27 | Solid state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37037199A JP4419238B2 (ja) | 1999-12-27 | 1999-12-27 | 固体撮像素子及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001185711A true JP2001185711A (ja) | 2001-07-06 |
| JP2001185711A5 JP2001185711A5 (ja) | 2006-03-30 |
| JP4419238B2 JP4419238B2 (ja) | 2010-02-24 |
Family
ID=18496744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37037199A Expired - Fee Related JP4419238B2 (ja) | 1999-12-27 | 1999-12-27 | 固体撮像素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6521920B2 (ja) |
| JP (1) | JP4419238B2 (ja) |
| KR (1) | KR100748862B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020022931A (ko) * | 2000-09-21 | 2002-03-28 | 박종섭 | 씨모스 이미지 센서의 포토다이오드 및 그의 제조방법 |
| JP2003069005A (ja) * | 2001-08-22 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2003078125A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 固体撮像装置 |
| JP2005317768A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | 固体撮像素子 |
| JP2007036034A (ja) * | 2005-07-28 | 2007-02-08 | Fujifilm Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| JP2007059733A (ja) * | 2005-08-26 | 2007-03-08 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法および固体撮像素子を用いた画像撮影装置 |
| JP2009033167A (ja) * | 2007-07-24 | 2009-02-12 | Magnachip Semiconductor Ltd | イメージセンサ及びその製造方法 |
| JP2009176952A (ja) * | 2008-01-24 | 2009-08-06 | Sony Corp | 固体撮像素子 |
| JP2010041031A (ja) * | 2008-07-11 | 2010-02-18 | Panasonic Corp | 固体撮像装置 |
| JP2012004193A (ja) * | 2010-06-14 | 2012-01-05 | Sony Corp | 固体撮像素子及びその製造方法、撮像装置 |
| JP2012244125A (ja) * | 2011-05-24 | 2012-12-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3759435B2 (ja) * | 2001-07-11 | 2006-03-22 | ソニー株式会社 | Ｘ−ｙアドレス型固体撮像素子 |
| JP2003060192A (ja) * | 2001-08-20 | 2003-02-28 | Sony Corp | 固体撮像装置の製造方法 |
| JP4109858B2 (ja) * | 2001-11-13 | 2008-07-02 | 株式会社東芝 | 固体撮像装置 |
| JP3702854B2 (ja) * | 2002-03-06 | 2005-10-05 | ソニー株式会社 | 固体撮像素子 |
| JP3840203B2 (ja) * | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| CN100435343C (zh) * | 2002-06-27 | 2008-11-19 | 佳能株式会社 | 固体摄象装置和用固体摄象装置的摄象机系统 |
| KR100485892B1 (ko) * | 2002-11-14 | 2005-04-29 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그 제조방법 |
| JP2004165462A (ja) * | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| US7078745B2 (en) * | 2003-03-05 | 2006-07-18 | Micron Technology, Inc. | CMOS imager with enhanced transfer of charge and low voltage operation |
| US7473977B2 (en) * | 2003-03-06 | 2009-01-06 | Sony Corporation | Method of driving solid state image sensing device |
| JP4155568B2 (ja) * | 2003-08-07 | 2008-09-24 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP2005079567A (ja) * | 2003-09-04 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置、その製造方法およびカメラ |
| JP4510414B2 (ja) * | 2003-09-12 | 2010-07-21 | キヤノン株式会社 | 光電変換装置 |
| JP4758061B2 (ja) * | 2003-10-16 | 2011-08-24 | パナソニック株式会社 | 固体撮像装置およびその製造方法 |
| US7420233B2 (en) * | 2003-10-22 | 2008-09-02 | Micron Technology, Inc. | Photodiode for improved transfer gate leakage |
| KR100630679B1 (ko) * | 2003-12-17 | 2006-10-02 | 삼성전자주식회사 | 포토 다이오드 및 이의 제조 방법 |
| US8513753B1 (en) * | 2004-09-14 | 2013-08-20 | Cypress Semiconductor Corporation | Photodiode having a buried well region |
| US7768088B2 (en) * | 2004-09-24 | 2010-08-03 | Fujifilm Corporation | Solid-state imaging device that efficiently guides light to a light-receiving part |
| DE102005059948A1 (de) * | 2005-01-31 | 2006-08-03 | Leica Microsystems Cms Gmbh | Detektor |
| JP2006261638A (ja) * | 2005-02-21 | 2006-09-28 | Sony Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP4572130B2 (ja) * | 2005-03-09 | 2010-10-27 | 富士フイルム株式会社 | 固体撮像素子 |
| JP4718875B2 (ja) * | 2005-03-31 | 2011-07-06 | 株式会社東芝 | 固体撮像素子 |
| US7253461B2 (en) * | 2005-05-27 | 2007-08-07 | Dialog Imaging Systems Gmbh | Snapshot CMOS image sensor with high shutter rejection ratio |
| KR100760142B1 (ko) * | 2005-07-27 | 2007-09-18 | 매그나칩 반도체 유한회사 | 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀 |
| US20070045668A1 (en) * | 2005-08-26 | 2007-03-01 | Micron Technology, Inc. | Vertical anti-blooming control and cross-talk reduction for imagers |
| CN100463205C (zh) * | 2005-09-05 | 2009-02-18 | 株式会社东芝 | 固体摄像装置及其制造方法 |
| US7875916B2 (en) | 2005-09-28 | 2011-01-25 | Eastman Kodak Company | Photodetector and n-layer structure for improved collection efficiency |
| JP4769535B2 (ja) * | 2005-10-06 | 2011-09-07 | 富士フイルム株式会社 | 固体撮像素子 |
| JP4679340B2 (ja) * | 2005-11-11 | 2011-04-27 | 株式会社東芝 | 固体撮像装置 |
| US7423302B2 (en) * | 2005-11-21 | 2008-09-09 | Digital Imaging Systems Gmbh | Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor |
| KR100791346B1 (ko) * | 2006-12-05 | 2008-01-03 | 삼성전자주식회사 | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 |
| US8164124B2 (en) * | 2007-04-04 | 2012-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photodiode with multi-epi films for image sensor |
| JP5151375B2 (ja) * | 2007-10-03 | 2013-02-27 | ソニー株式会社 | 固体撮像装置およびその製造方法および撮像装置 |
| US8357984B2 (en) * | 2008-02-08 | 2013-01-22 | Omnivision Technologies, Inc. | Image sensor with low electrical cross-talk |
| US20090243025A1 (en) * | 2008-03-25 | 2009-10-01 | Stevens Eric G | Pixel structure with a photodetector having an extended depletion depth |
| US20100109060A1 (en) * | 2008-11-06 | 2010-05-06 | Omnivision Technologies Inc. | Image sensor with backside photodiode implant |
| US8618458B2 (en) * | 2008-11-07 | 2013-12-31 | Omnivision Technologies, Inc. | Back-illuminated CMOS image sensors |
| KR101578931B1 (ko) * | 2008-12-05 | 2015-12-21 | 주식회사 동부하이텍 | 반도체 소자 및 반도체 소자의 제조 방법 |
| US8772891B2 (en) * | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| JP5493430B2 (ja) * | 2009-03-31 | 2014-05-14 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP2010278303A (ja) * | 2009-05-29 | 2010-12-09 | Toshiba Corp | 固体撮像装置 |
| JP5522980B2 (ja) * | 2009-06-18 | 2014-06-18 | キヤノン株式会社 | 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法 |
| DE102013018789A1 (de) | 2012-11-29 | 2014-06-05 | Infineon Technologies Ag | Steuern lichterzeugter Ladungsträger |
| JP2014199898A (ja) * | 2013-03-11 | 2014-10-23 | ソニー株式会社 | 固体撮像素子および製造方法、並びに、電子機器 |
| KR20160012803A (ko) * | 2014-07-25 | 2016-02-03 | 삼성전자주식회사 | 이미지 센서 |
| TWI734709B (zh) * | 2015-10-21 | 2021-08-01 | 新加坡商海特根微光學公司 | 解調變像素裝置、像素裝置陣列及包含其之光電裝置 |
| JP6706481B2 (ja) * | 2015-11-05 | 2020-06-10 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
| KR102593949B1 (ko) * | 2018-07-25 | 2023-10-27 | 삼성전자주식회사 | 이미지 센서 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
| JPH04355964A (ja) * | 1990-12-21 | 1992-12-09 | Mitsubishi Electric Corp | 固体撮像装置及びその製造方法 |
| JPH07161958A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 固体撮像装置 |
| KR970011376B1 (ko) * | 1993-12-13 | 1997-07-10 | 금성일렉트론 주식회사 | 씨씨디(ccd)형 고체촬상소자 |
| US5903021A (en) * | 1997-01-17 | 1999-05-11 | Eastman Kodak Company | Partially pinned photodiode for solid state image sensors |
-
1999
- 1999-12-27 JP JP37037199A patent/JP4419238B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-27 KR KR1020000082790A patent/KR100748862B1/ko not_active IP Right Cessation
- 2000-12-27 US US09/750,005 patent/US6521920B2/en not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020022931A (ko) * | 2000-09-21 | 2002-03-28 | 박종섭 | 씨모스 이미지 센서의 포토다이오드 및 그의 제조방법 |
| JP2003069005A (ja) * | 2001-08-22 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP4759886B2 (ja) * | 2001-09-03 | 2011-08-31 | ソニー株式会社 | 固体撮像装置 |
| JP2003078125A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 固体撮像装置 |
| JP2005317768A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | 固体撮像素子 |
| JP2007036034A (ja) * | 2005-07-28 | 2007-02-08 | Fujifilm Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| JP2007059733A (ja) * | 2005-08-26 | 2007-03-08 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法および固体撮像素子を用いた画像撮影装置 |
| JP2009033167A (ja) * | 2007-07-24 | 2009-02-12 | Magnachip Semiconductor Ltd | イメージセンサ及びその製造方法 |
| US8828775B2 (en) | 2007-07-24 | 2014-09-09 | Intellectual Ventures Ii Llc | Image sensor and method for fabricating same |
| JP2009176952A (ja) * | 2008-01-24 | 2009-08-06 | Sony Corp | 固体撮像素子 |
| JP2010041031A (ja) * | 2008-07-11 | 2010-02-18 | Panasonic Corp | 固体撮像装置 |
| US8243176B2 (en) | 2008-07-11 | 2012-08-14 | Panasonic Corporation | Solid-state image sensor |
| JP2012004193A (ja) * | 2010-06-14 | 2012-01-05 | Sony Corp | 固体撮像素子及びその製造方法、撮像装置 |
| JP2012244125A (ja) * | 2011-05-24 | 2012-12-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6521920B2 (en) | 2003-02-18 |
| JP4419238B2 (ja) | 2010-02-24 |
| KR20010062769A (ko) | 2001-07-07 |
| US20010006237A1 (en) | 2001-07-05 |
| KR100748862B1 (ko) | 2007-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4419238B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP3702854B2 (ja) | 固体撮像素子 | |
| US6713796B1 (en) | Isolated photodiode | |
| US6489643B1 (en) | Photodiode having a plurality of PN junctions and image sensor having the same | |
| US7364960B2 (en) | Methods for fabricating solid state image sensor devices having non-planar transistors | |
| US20170373104A1 (en) | Solid-state imaging device and method for fabricating same | |
| KR100699849B1 (ko) | 국부적인 불순물 영역을 갖는 ｃｍｏｓ 이미지 소자 및 그제조방법 | |
| US20040217390A1 (en) | Solid-state imaging device and method for manufacturing the same | |
| JP2001291858A (ja) | 固体撮像素子及びその製造方法 | |
| US20060255372A1 (en) | Color pixels with anti-blooming isolation and method of formation | |
| JP2001185711A5 (ja) | 固体撮像素子及びその製造方法 | |
| JP4406964B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH11317512A (ja) | Ｃｍｏｓイメ―ジセンサ―及びその製造方法 | |
| US7326607B2 (en) | Imager floating diffusion region and process for forming same | |
| KR20050116397A (ko) | Ｃｍｏｓ ａｐｓ용 이중 핀 광 다이오드 및 형성 방법 | |
| US5898195A (en) | Solid-state imaging device of a vertical overflow drain system | |
| TWI451564B (zh) | 具有二磊晶層之影像感測器及其製造方法 | |
| US7391066B2 (en) | Imager floating diffusion region and process for forming same | |
| JPH1131839A (ja) | 電磁放射検出器、該検出器を用いた高感度ピクセル構造、及び該検出器の製造方法 | |
| US20090166687A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR100833609B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR0136924B1 (ko) | 씨씨디(ccd) 영상소자의 제조방법 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| US20070023803A1 (en) | CMOS image sensor and method of fabricating the same | |
| JP2000294760A (ja) | 光検出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |