JP4572130B2 - 固体撮像素子 - Google Patents

Description

本発明は、半導体基板上方に積層された光電変換膜を有する固体撮像素子に関する。

近年、半導体基板表面部に多数のフォトダイオード（ＰＤ）を集積すると共に各ＰＤ上に赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の各色カラーフィルタを積層したＣＣＤ型固体撮像素子やＣＭＯＳ型固体撮像素子が著しく進歩し、現在では、数百万ものＰＤを１チップ上に集積した固体撮像素子がデジタルカメラに搭載されるようになっている。

上記固体撮像素子では、カラーフィルタを用いる構成のため、光利用効率が悪い、偽色が発生する等の欠点が生じてしまう。そこで、これらの欠点を無くす固体撮像素子として、例えば特許文献１記載の積層型固体撮像素子が提案されている。この積層型固体撮像素子は、半導体基板上方に赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の光を検出する３つの光電変換膜を積層し、各膜で発生した信号電荷を半導体基板に形成された蓄積ダイオードに蓄積し、蓄積ダイオードに蓄積した信号電荷を、半導体基板表面に形成されている垂直ＣＣＤ及び水平ＣＣＤ等の信号読出回路で読み出して転送するという構成になっている。この積層型固体撮像素子によれば、上記欠点をなくして、高画質の画像を生成することが可能となる。

図１１は、従来の積層型固体撮像素子の部分断面模式図である。
図１１に示したように、ｎ型半導体基板１０１の表面部にはｐウェル層１０２が設けられ、この表面にｎ＋領域１０６とｎ領域１０７が少し離間して形成されている。ｎ型半導体基板１０１上方に積層された光電変換膜１０３と、ｎ＋領域１０６とは配線１０４によって電気的に接続される。ｎ領域１０７の上にはｎ＋領域１０６まで達する読出し電極を兼用する転送電極１０５が設けられ、この転送電極１０５に読み出しパルスが印加されることで、ｎ＋領域１０６とｎ領域１０７の間に信号電荷読み出し領域が形成され、ｎ＋領域１０６に蓄積された信号電荷がｎ領域１０７に読み出される。そして、ｎ領域１０７に蓄積された信号電荷が転送される。

図１２は、図１１に示した積層型固体撮像素子の部分断面におけるポテンシャルの遷移状態を模式的に示した図である。図１２の左に示す図は、転送電極１０５に読み出しパルスが印加されていない状態を示し、右に示す図は、転送電極１０５に読み出しパルスが印加された状態を示す。図１２では、ポテンシャルの低い部分を“低”で示し、ポテンシャルの高い部分を“高”で示した。又、“低”の周りを囲う線の数が多い程、そのポテンシャルが低いことを示している。
図１２に示すように、転送電極１０５に読み出しパルスが印加されると、ｎ＋領域１０６に蓄積された信号電荷ｅ−は、ｎ型半導体基板１０１の表面部を伝ってｎ領域１０７に流れ、ここに蓄積される。

特開２００２−８３９４６号公報

図１１に示すような構造では、ｎ＋領域１０６に蓄積された信号電荷がｎ型半導体基板１０１表面を伝ってｎ領域１０７に流れ込むが、ｎ型半導体基板１０１表面では、格子欠陥によって暗電流が発生しているため、ｎ領域１０７に流れ込む信号電荷には、この暗電流が多く含まれてしまい、画質が劣化してしまう。

本発明は、上記事情に鑑みてなされたものであり、暗電流による影響を少なくして高画質の撮像を行うことが可能な積層型の固体撮像素子を提供することを目的とする。

本発明の固体撮像素子は、半導体基板上方に積層された光電変換膜を有する固体撮像素子であって、前記光電変換膜と電気的に接続され、前記光電変換膜で発生した信号電荷を蓄積する前記半導体基板表面に設けられた第１導電型の第１不純物領域と、前記第１不純物領域の下に設けられ、前記第１不純物領域に蓄積された前記信号電荷を蓄積する前記第１不純物領域よりも薄い濃度の第１導電型の第２不純物領域と、前記第２不純物領域に蓄積された信号電荷を読み出すための信号電荷読み出し領域と、前記第１不純物領域と前記信号電荷読み出し領域の間の前記半導体基板表面に設けられる前記第１導電型と逆の第２導電型の第３不純物領域とを備える。

この構成により、光電変換膜で発生した信号電荷は、半導体基板表面から第２不純物領域に流れ、第２不純物領域から信号読み出し領域を通って読み出される。又、第１不純物領域と信号電荷読み出し領域との間には半導体基板表面に第２導電型の第３不純物領域があるため、第１不純物領域に蓄積された信号電荷が半導体基板表面を伝って信号電荷読み出し領域に流れることはない。この結果、信号電荷を読み出す際、半導体基板表面を伝って流れる信号電荷の量が少なくなり、暗電流による画質への影響を少なくすることができる。

本発明の固体撮像素子は、前記第１不純物領域と前記第２不純物領域の間に、前記第２導電型の第４不純物領域を備える。

この構成により、第２不純物領域を完全空乏化させることができるため、第２不純物領域から信号電荷読み出し領域へ信号電荷を完全転送させることができる。

本発明の固体撮像素子は、前記第２不純物領域の一部が前記信号電荷読み出し領域に食い込んでいる。

この構成により、信号電荷の読み出しがしやすくなる。

本発明の固体撮像素子は、前記第３不純物領域が前記第１不純物領域の周囲を囲うように設けられている。

この構成により、暗電流をより効果的に抑制することができる。

本発明によれば、暗電流による影響を少なくして高画質の撮像を行うことが可能な積層型の固体撮像素子を提供することができる。

以下、本発明の実施形態について図面を参照して説明する。

（第一実施形態）
図１は、本発明の第一実施形態を説明するための固体撮像素子の平面模式図である。図２は、図１に示す固体撮像素子のＡ−Ａ線の断面模式図である。

図２に示すように、第１導電型であるｎ型の半導体基板１上方には、赤色（Ｒ）の光を検出すると共に、それに応じた赤色の信号電荷を発生するＲ光電変換膜１５と、緑色（Ｇ）の光を検出すると共に、それに応じた緑色の信号電荷を発生するＧ光電変換膜１９と、青色（Ｂ）の光を検出すると共に、それに応じた青色の信号電荷を発生するＢ光電変換膜２３とがこの順に積層されている。尚、各光電変換膜の積層順序はこれに限らない。又、各光電変換膜の材料としては有機材料を用いるのが好ましい。又、光電変換膜は３つある必要はなく、１つ以上積層されていれば良い。

図１に示すように、ｎ型半導体基板１の表面部には、Ｒ光電変換膜１５で発生した信号電荷を蓄積する高濃度のｎ型の不純物領域であるｎ＋領域３と、Ｇ光電変換膜１９で発生した信号電荷を蓄積する高濃度のｎ型の不純物領域であるｎ＋領域４と、Ｂ光電変換膜２３で発生した信号電荷を蓄積する高濃度のｎ型の不純物領域であるｎ＋領域５とが形成され、列方向（図１のＹ方向）に配列されたｎ＋領域３〜５を１つの画素部として、この画素部が行方向（図１のＸ方向）及び列方向に正方格子状に配列されている。１つの画素部からは、各光電変換膜の同一位置で検出されたＲ，Ｇ，Ｂの信号電荷に応じた信号を得ることができるため、この信号に基づいて１画素データを生成することが可能となる。尚、ｎ＋領域３〜５は、それぞれ特許請求の範囲の第１不純物領域に該当する。

ｎ型半導体基板１表面には、ｎ＋領域３〜５の各々に蓄積された信号電荷を読み出して列方向に転送する垂直転送部２０と、垂直転送部２０から転送されてきた信号電荷を行方向に転送する水平転送部３０と、水平転送部３０から転送されてきた信号電荷に応じた信号を外部に出力する出力部４０とが形成されている。このように、固体撮像素子１００は、垂直転送部２０、水平転送部３０、及び出力部４０を含むＣＣＤ型の信号読出部によって信号を読み出す構成である。

図２に示すように、Ｒ光電変換膜１５は、画素電極膜１４と対向電極膜１６とに挟まれている。Ｇ光電変換膜１９は、画素電極膜１８と対向電極膜２０とに挟まれている。Ｂ光電変換膜２３は、画素電極膜２２と対向電極膜２４とに挟まれている。

対向電極膜１６と画素電極膜１８の間には透明絶縁膜１７が設けられ、対向電極膜２０と画素電極膜２２の間には透明絶縁膜２１が設けられ、対向電極膜２４の上には透明絶縁膜２５が設けられている。

画素電極膜１４，１８，２２は、画素部毎に区分けされている。対向電極膜１６，２０，２４は、全画素部で共通して用いることができるため、画素部毎に区分けされていないが、区分けしてあっても良い。又、各光電変換膜も同様、画素部毎に区分けしてあっても良い。

ｎ型半導体基板１の表面部には第１導電型の逆の第２導電型（ｐ型）の不純物領域であるｐウェル層２が形成され、ｐウェル層２の表面部にはｎ＋領域３が形成されている。画素電極膜１４とｎ＋領域３は縦配線２６によって接続されており、これにより、Ｒ光電変換膜１５とｎ＋領域３は電気的に接続される。縦配線２６は、接続される画素電極膜１４及びｎ＋領域３以外とは電気的に絶縁される。

尚、図２では、ｎ＋領域３の断面部を示したが、ｎ＋領域４，５の断面部は、図２に示したｎ＋領域３をｎ＋領域４又は５とし、縦配線２６の接続先を、ｎ＋領域４の場合は画素電極膜１８に、ｎ＋領域５の場合は画素電極膜２２にすること以外は図２と同様である。このため、ｎ＋領域４，５の断面部の説明は省略する。

図２に戻り、ｎ＋領域３の右側には、少し離間して、Ｙ方向に延びるｎ＋領域３よりも濃度の薄いｎ型の不純物領域であるｎ領域６が形成される。ｎ＋領域３の下には、ｎ＋領域３よりも濃度の薄いｎ型不純物領域であるｎ領域９（特許請求の範囲の第２不純物領域に該当）が形成される。ｎ＋領域３とｎ領域９は接触している。又、ｎ領域９は、ｎ＋領域３よりも大きく、その一部がｎ＋領域３よりもｎ領域６側に突出して形成される。尚、ｎ領域９は、ｎ＋領域３より大きくなくても良く、ｎ＋領域３の下で、且つ、ｎ＋領域３よりもｎ領域６に近い位置に形成されていても良い。

ｎ＋領域３には、Ｒ光電変換膜１５で発生した信号電荷が、画素電極膜１４及び縦配線２６を伝って流れ込み、蓄積される。このｎ＋領域３に蓄積され、溢れ出した信号電荷は、その下のｎ領域９へと流れ込み、ここで蓄積される。したがって、Ｒ光電変換膜１５で発生した信号電荷は、ｎ＋領域３を経由してｎ領域９に蓄積されることになる。ｎ領域９に蓄積された余剰電荷は、公知のオーバーフロードレイン構造によってｎ型半導体基板１に排出される。

ｎ領域６の上にはｎ領域９の上まで達する読み出し電極を兼用するポリシリコンからなる転送電極１１が形成され、転送電極１１の上には、遮光膜１２が設けられる。ｎ領域６と転送電極１１が垂直転送部２０を構成する。この転送電極１１に高電位の読み出しパルスが印加されることにより、ｎ領域９とｎ領域６との間のｐウェル層２の転送電極１１と重なる領域ｇが、ｎ領域９に蓄積されている信号電荷を読み出すための信号電荷読み出し領域となり、ｎ領域９に蓄積されている信号電荷は、この信号読み出し領域を通ってｎ領域６に蓄積される。

ｎ＋領域３と信号読み出し領域との間のｎ型半導体基板１表面には、ｐウェル層２よりも濃度の濃いｐ型の不純物領域であるｐ領域８（特許請求の範囲の第３不純物領域に該当）が形成される。ｐ領域８は、ｎ＋領域３と信号電荷読み出し領域との間のｎ型半導体基板１表面であればどの位置にあっても良く、図示したようにｎ＋領域３と信号電荷読み出し領域との間を全て埋めるように形成しても良いし、ｎ＋領域３と信号電荷読み出し領域との間の一部を埋めるように形成しても良い。

ｎ＋領域３の左側面部にはｐウェル層２よりも濃度の濃いｐ領域や酸化シリコン等からなる素子分離領域７が設けられ、隣接垂直転送部２０との分離が図られる。ｎ型半導体基板１の最表面には、酸化シリコン膜１０が形成され、その上に、上記の転送電極１１が形成される。

遮光膜１２，転送電極１１は透明の絶縁層１３内に埋設される。

図３は、図２に示す固体撮像素子の部分断面において基板に平行な方向に並ぶｎ＋領域３，ｐ領域８，ｐウェル層２，ｎ領域６のポテンシャルの遷移状態を示す図である。図３において、左に示す図は、転送電極１１に読み出しパルスが印加されていない状態を示す図であり、右に示す図は、転送電極１１に読み出しパルスが印加された状態を示す図である。
図３に示すように、転送電極１１に読み出しパルスが印加されると、ｐ領域８とｎ領域６の間のｐウェル層２のポテンシャルが低くなって、信号電荷読み出し領域が形成されるが、ｎ＋領域３に蓄積されている信号電荷は、ｐ領域８が電位障壁となっているため、ｎ領域６には流れ込まない。

図４は、図２に示す固体撮像素子の部分断面において基板に平行な方向に並ぶｎ領域９，ｐウェル層２，ｎ領域６のポテンシャルの遷移状態を示す図である。図４において、左に示す図は、転送電極１１に読み出しパルスが印加されていない状態を示す図であり、右に示す図は、転送電極１１に読み出しパルスが印加された状態を示す図である。
図４に示すように、転送電極１１に読み出しパルスが印加されると、ｎ領域９とｎ領域６の間のｐウェル層２のポテンシャルが低くなって、信号電荷読み出し領域が形成される。そして、ｎ領域９に蓄積されている信号電荷が、この信号電荷読み出し領域から読み出され、ｎ領域６に蓄積される。ｎ領域６に蓄積された信号電荷は、転送電極１１に印加される転送パルスによって列方向に転送され、水平転送部３０で行方向に転送された後、出力部から赤色信号として出力される。

図５は、図２に示す固体撮像素子の部分断面におけるポテンシャルの遷移状態を模式的に示した図である。図５において、左に示す図は、転送電極１１に読み出しパルスが印加されていない状態を示す図であり、右に示す図は、転送電極１１に読み出しパルスが印加された状態を示す図である。又、図５において、図２の構成要素に対応する符号は、その構成要素のポテンシャルであることを意味している。
図５に示すように、転送電極１１に読み出しパルスが印加されると、ｎ領域９に蓄積された信号電荷がｎ型半導体基板１の内部を通ってｎ領域６に流れ込む。一方、ｐ領域８のポテンシャルに変化はないため、ｎ＋領域３に蓄積された信号電荷がｎ＋領域３とｎ領域６の間のｎ型半導体基板１表面を伝ってｎ領域６に流れ込むことはない。

固体撮像素子１００では、ｎ領域９に蓄積された信号電荷の一部が、ｐ領域８とｎ領域６との間のｎ型半導体基板１表面を伝ってｎ領域６に流れ込むため、暗電流を拾ってしまうことになるが、多くの信号電荷がｎ型半導体基板１表面を伝っていた従来（図１２の右図参照）と比べると、その量は格段に少ない。したがって、固体撮像素子１００によれば、暗電流の影響の少ない高画質の撮像が可能となる。

尚、本実施形態では、ｎ＋領域３と信号電荷読み出し領域の間のｎ型半導体基板１表面にｐ領域８を形成しているが、このｐ領域８は、ｎ＋領域３に蓄積された信号電荷がｎ領域９以外に流れ込まないようにする電位障壁の機能を果たしていれば良いため、例えば、ｐ領域８を形成せずに、ｐウェル層２によって上記電位障壁の機能を果たすことも可能である。電位障壁として濃度の濃いｐ領域８を用いることで、ｎ＋領域３に蓄積された信号電荷がｎ領域９以外に流れ込むのを防止する効果を高めることができる。

又、本実施形態において、ｎ領域９は、その一部が信号電荷読み出し領域に食い込むように形成することが好ましい。この場合は、例えば、ｎ領域９のｎ領域６側の端部を、転送電極１１の下方まで伸ばす構成とすれば良い。このような構成にすることで、ｎ領域９から信号電荷を読み出し易くすることができる。

又、本実施形態において、ｐ領域８は、ｎ＋領域３の周囲を囲うようにｎ型半導体基板１表面に形成されていることが好ましい。図６は、固体撮像素子１００を光の入射方向から見た部分拡大図である。図６に示したようにｎ＋領域３の周囲を囲うようにｐ領域８を形成することで、ｎ＋領域３に蓄積された信号電荷がｎ領域９以外に流れ込むのを防止する効果を更に高めることができる。

又、本実施形態において、ｎ＋領域３は、その周辺のｐウェル層２やｐ領域７，８との境界部分において空乏化しているため、ｎ型半導体基板１表面で発生した暗電流は、この空乏化した領域へと流れてきてしまう。このため、ｎ＋領域３の大きさ（光の入射方向から見たときの表面積）をなるべく小さくすることが好ましい。これは、大きさを小さくすることにより、上記境界部分を減らすことができ、ｎ＋領域３に流れ込む暗電流の量を減らすことができるからである。

ｎ＋領域３の大きさは小さい程好ましいが、小さければ小さい程良いというものではない。例えば、ｎ＋領域３の大きさは、縦配線２６と接続するために、縦配線２６の表面積分以上は必要である。ｎ＋領域３の表面積が縦配線２６の表面積と一致することが理想的である。又、ｎ＋領域３の表面積がｎ領域９の表面積よりも大きいと、ｎ＋領域３の空乏化する領域が多くなってしまうため、ｎ＋領域３の表面積は、ｎ領域９の表面積よりも小さくすることが好ましい。又、ｎ＋領域３の空乏化する領域を減らすという意味では、ｎ領域９の表面積をｎ＋領域３の表面積よりも大きくした上で、光の入射方向から見たときに、ｎ領域９の表面積内にｎ＋領域３が全て収まるように（図７参照）、ｎ＋領域３とｎ領域９の位置を決めておくことが好ましい。

又、本実施形態において、縦配線２６は、行方向に隣接するｎ領域６同士の中心位置でｎ＋領域３と接続することが好ましい。このようにすることで、ｎ＋領域３に流れ込む暗電流を最小限に食い止めることができる。

（第二実施形態）
図８は、本発明の第二実施形態を説明するための固体撮像素子の部分断面模式図である。図８において図２と同様の構成には同一符号を付してある。
図８に示す固体撮像素子２００は、図２に示す固体撮像素子１００において、ｐウェル層２よりも濃度の薄いｐ型の不純物領域であるｐ領域２７（第４不純物領域）を、ｎ＋領域３とｎ領域９との間に設けた構成である。ｐ領域２７は、少なくともｎ＋領域３と同じ大きさが必要である。

図９は、図８に示す固体撮像素子の部分断面において基板に垂直な深さ方向に並ぶｎ＋領域３，ｐ領域２７，ｎ領域９のポテンシャルを示す図である。図９に示すように、ｎ＋領域３に蓄積されて溢れ出た信号電荷は、ｐ領域２７を越えてｎ領域９に流れ込むようになっている。

第一実施形態のようにｎ＋領域３とｎ領域９との間にｐ領域２７を設けない場合には、ｎ領域９が完全空乏化されることはないため、ｎ領域９からｎ領域６へ信号電荷を完全転送することはできない。しかし、本実施形態によれば、ｎ＋領域３とｎ領域９との間にｐ領域２７を設けることで、ｎ領域９を完全空乏化させることができるため、ｎ領域９からｎ領域６へ信号電荷を転送する際、この転送を完全転送とすることができる。

（第三実施形態）
第一及び第二実施形態では、固体撮像素子の信号読出部としてＣＣＤ型の信号読出部を採用しているが、ＭＯＳ型の信号読出部を採用しても、第一及び第二実施形態と同様の効果を得ることができる。

図１０は、本発明の第三実施形態を説明するための固体撮像素子の部分断面模式図である。図１０において図２と同様の構成には同一符号を付してある。
図１０に示すように、固体撮像素子３００の信号読出部は、ゲート電極３１，３２と、ｎ領域６と、ｎ領域３３と、増幅トランジスタ３４とを含む。

ゲート電極３１は、固体撮像素子１００の転送電極１１に相当し、ｐ領域８とｎ領域６との間のｐウェル層２の上に形成される。ゲート電極３１に高電位を印加することで、ｐウェル層２のゲート電極３１と重なる領域に信号電荷読み出し領域が形成される。ｎ領域９に蓄積された信号電荷は、信号電荷読み出し領域を通ってｎ領域６に蓄積される。ｎ領域６には、アルミニウム等の金属配線３５が接続されている。この金属配線３５は、増幅トランジスタ３４のゲート電極に接続され、したがって、増幅トランジスタ３４のゲート電極に印加されるゲート電圧は、ｎ領域６に蓄積された信号電荷量により変調される。これにより、ｎ領域６に蓄積された信号電荷（Ｒ光電変換膜１５で発生した信号電荷とほぼ等価）に応じた信号を固体撮像素子３００の外部に読み出すことができる。

尚、ｎ領域６に蓄積された信号電荷は、ゲート電極３２を介してリセットドレイン（不図示）に排出される。これらの、増幅トランジスタ構造、およびリセットトランジスタ構造については、従来のＭＯＳ型固体撮像素子と同様である。

以上のように、固体撮像素子１００の信号読出部としてＭＯＳ型を採用した場合でも、第一実施形態と同様に、Ｒ光電変換膜１５で発生した信号電荷は、一旦、ｎ型半導体基板１内部のｎ領域９に蓄積され、ここから信号電荷読み出し領域を通ってｎ領域６に蓄積される。このため、ｎ型半導体基板１表面に発生する暗電流の影響を極力少なくすることができ、高画質の撮像が可能となる。

尚、固体撮像素子２００の信号読出部としてＭＯＳ型を採用することも可能であり、この場合も第二実施形態と同様の効果を得ることができる。

第一〜第三実施形態では、各光電変換膜で発生するキャリアが電子である場合を例にして説明したが、このキャリアが正孔の場合、第一〜第三実施形態で説明した第１導電型と第２導電型は逆になる。即ち、キャリアが電子である場合は、第１導電型がｎ型、第２導電型がｐ型となり、キャリアが正孔である場合は、第１導電型がｐ型、第２導電型がｎ型となる。

本発明の第一実施形態を説明するための固体撮像素子の平面模式図 図１に示す固体撮像素子のＡ−Ａ線の断面模式図 図２に示す固体撮像素子の部分断面における各構成要素のポテンシャルの遷移状態を示す図 図２に示す固体撮像素子の部分断面における各構成要素のポテンシャルの遷移状態を示す図 図２に示す固体撮像素子の部分断面におけるポテンシャルの遷移状態を模式的に示した図 図１に示す固体撮像素子の好適な構成を光の入射方向から見た部分拡大図 図１に示す固体撮像素子の好適な構成を光の入射方向から見た部分拡大図 本発明の第二実施形態を説明するための固体撮像素子の部分断面模式図 図８に示す固体撮像素子の部分断面における各構成要素のポテンシャルを示す図 本発明の第三実施形態を説明するための固体撮像素子の部分断面模式図 従来の積層型固体撮像素子の部分断面模式図 図１１に示した積層型固体撮像素子の部分断面におけるポテンシャルの遷移状態を模式的に示した図

符号の説明

１００ 固体撮像素子
１ ｎ型半導体基板
２ ｐウェル層
３〜５ ｎ＋領域
６，９ ｎ領域
７ 素子分離領域
８ ｐ領域
１１ 転送電極
１２ 遮光膜
２６ 縦配線
１５ Ｒ光電変換膜
１９ Ｇ光電変換膜
２３ Ｂ光電変換膜
２０ 垂直転送部
３０ 水平転送部
４０ 出力部

Claims (3)

1. 半導体基板上方に積層された光電変換膜を有する固体撮像素子であって、
   前記光電変換膜と電気的に接続され、前記光電変換膜で発生した信号電荷を蓄積する前記半導体基板表面に設けられた第１導電型の第１不純物領域と、
   前記第１不純物領域の下に設けられ、前記第１不純物領域に蓄積された前記信号電荷を蓄積する前記第１不純物領域よりも薄い濃度の第１導電型の第２不純物領域と、
   前記第２不純物領域に蓄積された信号電荷を読み出すための信号電荷読み出し領域と、
   前記第１不純物領域と前記信号電荷読み出し領域の間の前記半導体基板表面に設けられる前記第１導電型と逆の第２導電型の第３不純物領域と、
   前記第１不純物領域と前記第２不純物領域の間に設けられた前記第２導電型の第４不純物領域とを備える固体撮像素子。
2. 請求項１記載の固体撮像素子であって、
   前記第２不純物領域の一部は、前記信号電荷読み出し領域に食い込んでいる固体撮像素子。
3. 請求項１又は２記載の固体撮像素子であって、
   前記第３不純物領域は、前記第１不純物領域の周囲を囲うように設けられている固体撮像素子。

Images