JPH0846165A - 縦形オーバーフローイメージセンサー - Google Patents

Abstract

(57)【要約】 【目的】 信号電荷の深さ方向の流れに対して障壁を成
す半導体ウェルの不純物濃度を徒に高くすることなく空
乏層の半導体基板側への延びが少なくなるようにし、ス
ミア、ブルーミングを少なくする。 【構成】 光電子の深さ方向への流れに対する障壁を成
すＰ型半導体領域３とＮ型半導体基板１との間に半導体
基板１の不純物濃度と異なる不純物濃度のＮ型半導体領
域２が位置し、感光素子４の略中央部における深さ方向
のポテンシャルが、上記障壁の頂部の深さを中心として
略左右（浅い側と深い側）対称の分布を成す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、縦形オーバーフローイ
メージセンサー、特にスミア、ブルーミングをより小さ
くした新規な縦形オーバーフローイメージセンサーに関
する。

【０００２】

【従来の技術】固体撮像装置は被写体の高照度部分から
の強い光によって過剰電荷が発生し、その過剰電荷によ
って再生画像が損なわれるブルーミング、スミア現象が
発生するという大きな欠点を有し、これが実用化を阻む
大きな要因となる。そこで、隣接するチャンネル間にオ
ーバーフロードレインを設け、該オーバーフロードレイ
ンによって過剰電荷を吸収するようにする等の対策が講
じられた。しかしながら、隣接チャンネル間にオーバー
フロードレインを設けることは開口率を低くしてしまう
という問題を生じる。そのため、開口率を低くすること
なく過剰電荷を吸収できるようにすべく案出されたのが
縦形オーバーフロー構造のイメージセンサーである。

【０００３】図７は縦形オーバーフロー構造を有する電
荷結合ディバイス（以下「ＣＣＤ」という。）の光セン
サーのセルの断面構造を示すものである。図面におい
て、ａはＮ^- 型の半導体基板、ｂは該半導体基板ａの表
面上に形成されたＰ型半導体ウェルで、その接合深さは
感光素子下において浅く、転送領域、アンプ下において
深くされている。ｃはフォトダイオード型の感光素子
で、Ｐ型半導体ウェルｂの接合深さの浅い領域の表面に
選択的に形成されたＮ⁺ 型半導体領域からなる。ｄはＰ
型半導体ウェルｂ表面において感光素子ｃを囲繞するよ
うに形成されたチャンネルストッパで、Ｐ⁺ 型半導体領
域からなる。ｅはＰ型半導体ウェルｂの表面に形成され
たＮ⁺ 型の垂直転送レジスタ、ｆは感光素子ｃと垂直転
送レジスタｅとの間を結ぶ読み出しゲート部で、チャン
ネルストッパｄの不純物濃度よりも低い濃度のＰ^- 型半
導体領域からなる。ｇは半導体表面を被覆するシリコン
酸化膜、ｈは転送用の電極である。

【０００４】このように、縦形オーバーフロー構造の半
導体光センサーは半導体基板ａがＰ型でなく、Ｎ型であ
り、Ｎ型の半導体基板ａ上にＰ型半導体ウェルｂを形成
し、該Ｐ型半導体ウェルｂ表面に感光素子ｄ等活性領域
を形成してなるものであり、図８は感光素子ｃの中央部
における深さ方向のポテンシャルプロフィールを示す。
同図において、実線は感光素子ｃに電荷が全く蓄積され
ていない状態におけるポテンシャルプロフィールを示
す。

【０００５】図８から明らかなように、感光素子ｃとウ
ェルｂとの間に或る高さの障壁が形成される。そして、
その障壁を越える量の電荷が感光素子ｃに生じると、そ
の障壁を越える分の電荷が半導体基板ａの深さ方向に流
れる。従って、感光素子ｃに蓄積される過剰電荷はＰ型
半導体ウェルｃを越えて半導体基板ａに流れ、半導体基
板ａに吸収されることになり、隣接チャンネル間にオー
バーフロードレインを設ける必要性がなくなる。その結
果、開口率を小さくすることなく過剰電荷の吸収ができ
るようにすることができる。また、感光素子ｃの深部に
おいて光電変換された電荷は半導体基板ａに吸収される
可能性が強くなるのでスミアが少なくなるという利点が
ある。これ等の点で縦形オーバーフロー構造の半導体光
センサーは優れているといえる。

【０００６】

【発明が解決しようとする課題】しかしながら、縦形オ
ーバーフロー構造のイメージセンサーにおいてもスミア
が出てしまい、スミアを完全になくすことができなかっ
た。その点について図７、図８に従って具体的に説明す
る。感光素子ｃを成すフォトダイオードに寄生する容量
をＣｇ、該フォトダイオードとその周囲のゲートとの間
の容量をＣｐ、フォトダイオードとその周囲のチャンネ
ルストッパｄとの間の容量をＣｐ´、フォトダイオード
と半導体基板ａとの間の容量をＣｂとすると、下記の式
（１）が成立する。

【０００７】 Ｃｇ＝Ｃｐ＋Ｃｐ´＋Ｃｂ ・・・（１） そして、感光素子ｃの中性領域の端の深さをＸ₁ 、その
位置における電位をφ₁ 、ポテンシャルバリア、即ち、
障壁の頂部の深さをＸ₂ 、その深さＸ₂ の位置における
電位をφ₂ 、基板側の空乏層端の深さをＷ、その電位を
φｓｕｂとし、また、Ｘ₁ とＸ₂ との間の容量をＣ₂ 、
Ｘ₂ とＷの間の容量をＣ₃ 、φ₁ とφ₂の差、即ち、有
効障壁高さをφｂとし、感光素子ｃに電荷ΔＱが追加さ
れるとすると、φ₁ 、φ₂ 、φｂの変動量Δφ₁ 、Δφ
₂ 、Δφｂは下記の式（２）、（３）、（４）により表
される。 Δφ₁ ＝ΔＱ／Ｃｇ ・・・（２） Δφ₂ ＝Δφ₁ ・Ｃ₂ ／（Ｃ₂ ＋Ｃ₃ ） ・・・（３） Δφｂ＝Δφ₁ −Δφ₂ ＝Δφ₁ ・Ｃ₃ ／（Ｃ₂ ＋Ｃ₃ ） ・・・（４）

【０００８】ここで、Ｒ＝（Ｃ₂ ＋Ｃ₃ ）／Ｃ₃ とする
と、下記の式（５）が成立する。 Ｒ＝（Ｗ−Ｘ₁ ）／（Ｘ₂ −Ｘ₁ ） ・・・（５） 従って、上記式（２）、（４）により下記の式（６）が
成立する。 Δφｂ＝Δφ₁ ／Ｒ＝ΔＱ／（Ｒ・Ｃｇ） ・・・（６） また、光電荷の蓄積時間をｔｓ（ｔｓ≒３０ｍｓｅｃ）
とし、ｔ＝０でのφｂをφｂ⁰ とし、光電流をＩｐとす
る。すると、光量がオーバーフローが生じない程度に少
ないと、増加する電荷ΔＱ（エレクトロン、従ってΔＱ
＜０）は下記の次式（７）で表される。 ΔＱ＝Ｉｐ・ｔｓ ・・・（７）

【０００９】ところで、電荷が蓄積されるとその増加電
荷ΔＱに対応して障壁高さが或る量Δφｂ減少する[ 式
（６）参照] 。その結果、φｂが或る程度（約０．５
Ｖ）以下になれば、オーバーフローを開始する。ここ
で、オーバーフロー開始時の光電流をＩｋ、同じく電荷
をＱｋ、同じく障壁の高さをφｂｋとし、また、Ｉｋ≒
０．２μｍＡ／ｃｍ² 、φｂｋ≒０．５Ｖとする。

【００１０】光量が多く光電流ＩｐがＩｋを越えると、
感光素子ｃには一部の電荷しか蓄積されないので、光電
流Ｉｐと電荷ΔＱとの関係は直線性を失い、図９に示す
ような曲線で表される。そして、図１０に示すように障
壁（その有効高さφｂ＝φｂ⁰ ＋Δφｂ[ 但し、Δφｂ
＜０] ）を越えて基板ａに流れる光電流Ｉｏｆは下記の
式（８）で表される。 Ｉｏｆ＝ｑ・Ｄ・Ｎｄ・ｅｘｐ[ −ｑ（φｂ⁰ ＋Δφｂ）／ｋ・Ｔ] ／Ｌｂ ・・・（８） そして、上記（８）及び前述の式（６）から、オーバー
フロー後の感光素子ｃに蓄積される電荷ΔＱは下記の式
（９）で表される。 ΔＱ＝Ｒ・Ｃｇ（φｂ⁰ −φｂｋ）＋Ｒ・Ｃｇ・ｋ・Ｔ・ｌｎ（Ｉｐ／Ｉｋ） ／ｑ ・・・（９） 尚、上記式（８）及び（９）において、ｑは一つの電子
の持つ電荷、Ｄは電子の拡散係数、Ｎｄはフォトダイオ
ード（即ち、感光素子ｃ）のドナー濃度、ｋはボルツマ
ン定数、Ｔは絶対温度、Ｌｂは障壁の有効長である。

【００１１】上記式（９）から、オーバーフローしてか
ら感光素子ｃに蓄積される電荷の量はｌｏｇに比例し、
且つＲ・Ｃｇに比例することが明らかである。上記式
（１）〜（９）及び図７乃至図１０に沿って述べたこと
を要約すると、ポテンシャルプロフィールは決して不変
ではなく、感光素子ｃに蓄積される電荷の量によって変
化し、電荷の量が増加するとそれに応じて障壁のポテン
シャルも図８における上側に移動してしまう。その結
果、オーバーフローが開始されても、電荷蓄積開始時点
における障壁を越える電荷のすべてが半導体基板ａに吸
収されてしまうわけではなく、一部は感光素子ｃ内に蓄
積されてしまうことになる。従って、過剰電子のすべて
を完全に感光素子ｃから基板ａへ排除することができる
わけではない。

【００１２】更に、光量の増加に伴いφ₂ が上昇した結
果φ₂ が読み出しゲート部（図７のｆ）のポテンシャル
と同じになると、レジスターｅ側へもオーバーフローが
生じ、これがスミアとなってしまう。ところで、そのス
ミアを小さくするには前記の式（５）のＲを小さくすれ
ばよく、そして、そのＲを小さくするにはＷを小さくす
ること、換言すれば空乏層のＮ型半導体基板ａ内に延び
る側の端部が深くならないようにすることが好ましいと
いえる。そして、空乏層の半導体基板ａ内への延びを少
なくするにはそのＮ型半導体基板ａの不純物濃度を高く
することが好ましいといえる。

【００１３】しかしながら、Ｎ型半導体基板ａの不純物
濃度を高くすると、基板ａの表面のＰ型不純物を拡散す
ることにより形成される半導体ウェルの不純物濃度も必
然的に相当に高くしなければならなくなる。そして、Ｐ
型半導体ウェルの不純物濃度を徒に高くするとポテンシ
ャルバリアが高くなり過ぎて縦方向へのオーバーフロー
がスムースに行うことが難しくなるという問題に直面す
る。

【００１４】本発明はこのような問題点を解決すべく為
されたもので、信号電荷の深さ方向の流れに対して障壁
を成す半導体ウェルの不純物濃度を徒に高くすることな
く空乏層の半導体基板側への延びが少なくなるように
し、スミア、ブルーミングを少なくすることを目的とす
る。

【００１５】

【課題を解決するための手段】請求項１の縦形オーバー
フローイメージセンサーは、光電子の深さ方向への流れ
に対する障壁を成すＰ型半導体領域とＮ型半導体基板と
の間に該半導体基板の不純物濃度と異なる不純物濃度の
Ｎ型半導体領域を設け、感光素子の略中央部における深
さ方向のポテンシャル分布を、上記障壁の頂部の深さを
中心として浅い側と深い側とで略対称となるプロフィー
ルにしたことを特徴とする。

【００１６】

【作用】請求項１の縦形オーバーフローイメージセンサ
ーによれば、感光素子の深さ方向のポテンシャル分布が
障壁の頂部の深さを中心として浅い側と深い側とで略対
称プロフィールにしたので、その頂部よりも深いところ
のポテンシャル分布の傾斜が、頂部よりも浅いところの
本来急な傾斜を有するポテンシャルの傾斜と同程度に強
くなり、空乏層のＮ型半導体基板ａ内に延びる側の端の
深さＷが小さくなる。従って、Ｐ型半導体ウェルの不純
物濃度を徒に高めることなく、延いては、ポテンシャル
バリアが徒に高くなってスムーズなオーバーフローが難
しくなるというおそれを伴うことなく、前記式（５）の
Ｒを小さくすることができる。依って、スミア、ブルー
ミングを少なくすることができる。

【００１７】

【実施例】以下に、本発明縦形オーバーフローイメージ
センサーを添付図面に示した実施例に従って詳細に説明
する。図１乃至図３は本発明縦形オーバーフローイメー
ジセンサーの第１の実施例を説明するためのもので、図
１はセルの断面図である。同図において、１はＮ^- 型の
半導体基板、２は半導体基板１表面に例えばイオンイン
プランテーション法により形成されたＮ型の埋込層で、
後述する感光素子領域の下側に位置するように形成され
ている。尚、Ｎ型埋込層２をイオンインプランテーショ
ン法により形成するのではなく、エピタキシャル成長法
により形成するようにしても良い。

【００１８】３はＰ型の半導体ウェル、４は感光素子領
域で、半導体ウェル３の表面部に選択的に形成されたＮ
⁺ 型半導体領域からなる。５はチャンネルストッパで、
半導体ウェル３の表面部に感光素子領域４を囲繞するよ
うに形成されたＰ⁺ 型半導体領域領域からなる。６は垂
直転送レジスタで、半導体ウェル３の表面部に選択的に
形成されたＮ⁺ 型半導体領域からなる。７は読み出しゲ
ートで、感光素子領域４と垂直レジスタ６との間を結ぶ
ようにＰ型半導体ウェル３の表面に形成されたＰ^- 型半
導体領域からなる。８は半導体表面を被覆するシリコン
酸化膜、９は転送電極、１０は光シールドで、例えばア
ルミニウム等からなる。

【００１９】図２は感光素子領域中心部における深さ方
向の不純物濃度分布図であり、また、図３は同じく深さ
方向のポテンシャルプロフィールである。この図１に示
すような構造の縦形オーバーフローイメージセンサーに
よれば、光電変換により生じた電荷の深さ方向への流れ
に対して障壁を成すＰ型半導体ウェル３よりも深い位置
に、不純物濃度がＮ^- 型半導体基板１の不純物濃度より
も高いＮ型半導体からなる埋込層２が形成され、そし
て、図３に示すように、感光素子の深さ方向のポテンシ
ャル分布が障壁の頂部の深さを中心として浅い側と深い
側とで略対称のプロフィールにされている。従って、そ
のポテンシャル分布の傾斜は、障壁の頂部よりも深いと
ころ（図３における頂部よりも右側のところ）が、頂部
よりも浅いところ（図３における頂部よりも左側のとこ
ろで、元来強い傾斜を有する。）と同程度に急になり、
従って、前記式（５）のＷ、即ち、空乏層のＮ^- 型半導
体基板ａ内に延びる側の端の深さが小さくなる。

【００２０】ちなみに、図３における破線は、もし埋込
層２を設けず、上記ポテンシャル分布を頂部の深さを中
心として図３における左右対称にしなかった場合の頂部
よりも深いところのポテンシャルプロフィールを示して
おり、この場合におけるＷよりも本実施例におけるＷの
方が相当に小さくできることが明らかである。従って、
Ｎ型半導体基板やＰ型半導体ウェルの不純物濃度を徒に
高めることなく、延いては、ポテンシャルバリアを徒に
高めてスムーズなオーバーフローが難しくなるというお
それを伴うことなく、前記式（５）のＲを小さくするこ
とができる。依って、スミア、ブルーミングを少なくす
ることができる。

【００２１】図４乃至図６は本発明縦形オーバーフロー
イメージセンサーの第２の実施例を説明するためのもの
であり、図４は縦形オーバーフローイメージセンサーの
セルの断面図である。同図において、１´は不純物濃度
がきわめて高いＮ⁺ 型半導体基板、２´が該Ｎ⁺ 型半導
体基板の表面上にエピタキシャル成長法により形成され
た不純物濃度の低いＮ^- 型エピタキシャル層である。３
は該Ｎ^- 型エピタキシャル層表面に形成されたＰ型半導
体ウェルである。尚、Ｐ型半導体ウェル３表面部、半導
体表面上の構造は図１に示す縦形オーバーフローイメー
ジセンサーのそれと同じであるのでその説明は省略す
る。

【００２２】図５は感光素子領域４の中心部における深
さ方向の不純物濃度分布図、図６は同じくポテンシャル
プロフィール図である。図４に示す縦形オーバーフロー
構造においては、半導体基板１´の不純物濃度を高くし
て空乏層の延びが略半導体基板１´表面で止まるように
すると共に半導体基板１´とＰ型半導体ウェル３との間
にＮ^- 型エピタキシャル層２´を存在させて半導体基板
１´の不純物濃度を高くしつつ半導体ウェル２´の不純
物濃度を低くして深さ方向のポテンシャルプロフィール
が、障壁の頂部の深さを中心として浅い側と深い側で略
対称にされている。

【００２３】従って、その頂部よりも深いところ（図６
における頂部よりも右側のところ）のポテンシャル分布
の傾斜が、元来強い傾斜を有するところの頂部よりも浅
いところ（図６の頂部よりも左側のところ）のポテンシ
ャル分布のその強い傾斜と同程度に急になり、従って、
前記式（５）のＷ、即ち、空乏層のＮ^- 型半導体基板ａ
内に延びる側の端の深さが小さくなる。依って、半導体
基板１´の不純物濃度を高くしつつＰ型半導体ウェル２
´の不純物濃度を低くできるので、ポテンシャル障壁の
高さが徒に高くなることを回避することができ、延いて
は縦方向のオーバーフローが支障なく行われるようにで
きると共に、前記式（５）のＷを小さくできることから
Ｒを小さくすることができ、延いては、スミア、ブルー
ミングを少なくすることができる。

【００２４】尚、上記各実施例はフォトダイオード型の
縦形オーバーフローイメージセンサーであったが、本発
明はフォトダイオード以外の縦形オーバーフローイメー
ジセンサーにも適用することができる。

【００２５】

【発明の効果】請求項１の縦形オーバーフローイメージ
センサーによれば、半導体の深さ方向への電荷のオーバ
ーフローに支障を生じるおそれを伴うことなく空乏層の
基板側への延びを小さくすることができ、延いては、ス
ミア、ブルーミングを小さくすることができる。

【図面の簡単な説明】

【図１】本発明縦形オーバーフローイメージセンサーの
第１の実施例のセルの断面図である。

【図２】上記第１の実施例のセルの中心における深さ方
向の不純物濃度分布図である。

【図３】上記第１の実施例のセルの中心における深さ方
向のポテンシャルプロフィール図である。

【図４】本発明縦形オーバーフローイメージセンサーの
第２の実施例のセルの断面図である。

【図５】上記第２の実施例のセルの中心における深さ方
向の不純物濃度分布図である。

【図６】上記第２の実施例のセルの中心における深さ方
向のポテンシャルプロフィール図である。

【図７】縦形オーバーフローイメージセンサーの一つの
従来例のセルを示す断面図である。

【図８】上記従来例のポテンシャルプロフィール図であ
る。

【図９】上記従来例の光電流と感光素子領域の蓄積電荷
量との関係図である。

【図１０】センサーにおいて障壁を越えてオーバーフロ
ー電流が流れることを示すためのポテンシャルプロフィ
ール図である。

【符号の説明】

１、１´ 半導体基板 ２、２´ 半導体ウェル ３ 障壁を成す半導体領域 ４ 感光素子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 感光素子での光電変換により生じた光電
   子の半導体表面から深さ方向への流れに対する障壁を成
   すＰ型半導体領域とＮ型半導体基板との間に該基板の不
   純物濃度と異なる不純物濃度のＮ型半導体領域が位置す
   るようにされてなり、 上記感光素子の略中央部における深さ方向のポテンシャ
   ル分布が、上記障壁の頂部の深さを中心として、浅い側
   と深い側とで略対称のプロフィールを成すことを特徴と
   する縦形オーバーフローイメージセンサー