JPS62265763A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62265763A JPS62265763A JP10980986A JP10980986A JPS62265763A JP S62265763 A JPS62265763 A JP S62265763A JP 10980986 A JP10980986 A JP 10980986A JP 10980986 A JP10980986 A JP 10980986A JP S62265763 A JPS62265763 A JP S62265763A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fet
- floating diffusion
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は導入された信号電荷テフローティング・ゲート
増幅器で検出する半導体集積回路装置に関するものであ
る。
増幅器で検出する半導体集積回路装置に関するものであ
る。
従来信号電荷検出にＦＤ層（フローティングディフュー
ジョン層）、を有する放電用Ｍ Ｏ Ｓ − Ｆ Ｅ
Ｔと、前記ＦＤ層に接続されたゲート電鷺を有する検出
用Ｍ Ｏ ８ − Ｆ Ｅ ’Ｉ”で構成さｎンｔフロ
ーティングゲート増幅器を持つ半導体集積回路装置Ｖｉ
特開昭５８−１２８７６７号公報に示されてい，已。こ
れを第３図（へ〜第３図（Ｏで説明する。第３図（ｑは
電荷結合装置の転送出力部と放電用ＭＯＳ−ＦＥＴを含
む検出回路部の一平面図でこの図におけるＡ、 −Ａ、
切断面での断面図及び、検出用ＭＯＳ−ＦＥＴの断面図
を第３図（５）に、第３図（ｑのＢ、−Ｂ２切断面の断
面図を第３図（坊に示しである。図中において、１はＰ
型基板、２は基板と同一導電型の素子分離のためのガー
トリング高濃度不純物層（以下ＧＲ，層と呼ぶ）、３は
放電用ＭＯＳ−ＦＥＴのＦＤ（フローティングディフュ
ージョン）層、４はリセット電源ＶＲＤ（＞Ｏ）に接続
される不純物層、５は検出回路のデプレッション型負荷
ＭＯＳ−ＦＥＴのゲート、６はＦ’Ｄ層に接続された検
出ＭＯＳ−ＦＥＴのゲート、７は公知の２相駆動電荷転
送装置の基板と同一導電型の電荷逆戻りバリア不純物層
、ψＲはリセットゲートＯＧは電荷転送装置の出力端Ｄ
Ｃゲート、ψ、及びψ２は多結晶２層シリコンゲートで
形成された電荷転送電極、ＶＤは検出回路のドレイン電
源、Ｖｏｕｔは信号出力端子を表わす。この検出回路は
周知の如く、電荷転送装置からＦＤ層に信号電荷が掃き
出される直前毎にリセットゲートψＲ１ｃＨｉｇｈレベ
ルが印加されＦＤ４がリセットドレイン電圧ＶＲＤにリ
セットされ、ψＲをＬｏｗレベルに戻した後、ψ２がＬ
ｏｗレベルになりＦＤ層に信号電荷が送）出される。Ｆ
Ｄ層の検出回路のゲート等を含む全体の容量がＣｈ’
Ｄ ｓ転送されてきた信号電荷量がＱｓｉｇｆ６る場合
ＦＤ層に電位変動ΔＶＦＤ＝Ｑｓｉｇ／ＣＦＤが生じ、
この電位変動、即ち、ＦＤ層に接続された検出回路のゲ
ート６の電圧を変化させ、信号電荷Ｑｓｉｇに比例した
電圧変化を検出回路のＶｏｕｔ端子で検出するものでろ
う、検出感度を増大させるためにはＣＦＤを小さくする
こと、又これら検出回路部８７Ｎを良くするだめにもＣ
ＦＤを小さくする必要がある。
ジョン層）、を有する放電用Ｍ Ｏ Ｓ − Ｆ Ｅ
Ｔと、前記ＦＤ層に接続されたゲート電鷺を有する検出
用Ｍ Ｏ ８ − Ｆ Ｅ ’Ｉ”で構成さｎンｔフロ
ーティングゲート増幅器を持つ半導体集積回路装置Ｖｉ
特開昭５８−１２８７６７号公報に示されてい，已。こ
れを第３図（へ〜第３図（Ｏで説明する。第３図（ｑは
電荷結合装置の転送出力部と放電用ＭＯＳ−ＦＥＴを含
む検出回路部の一平面図でこの図におけるＡ、 −Ａ、
切断面での断面図及び、検出用ＭＯＳ−ＦＥＴの断面図
を第３図（５）に、第３図（ｑのＢ、−Ｂ２切断面の断
面図を第３図（坊に示しである。図中において、１はＰ
型基板、２は基板と同一導電型の素子分離のためのガー
トリング高濃度不純物層（以下ＧＲ，層と呼ぶ）、３は
放電用ＭＯＳ−ＦＥＴのＦＤ（フローティングディフュ
ージョン）層、４はリセット電源ＶＲＤ（＞Ｏ）に接続
される不純物層、５は検出回路のデプレッション型負荷
ＭＯＳ−ＦＥＴのゲート、６はＦ’Ｄ層に接続された検
出ＭＯＳ−ＦＥＴのゲート、７は公知の２相駆動電荷転
送装置の基板と同一導電型の電荷逆戻りバリア不純物層
、ψＲはリセットゲートＯＧは電荷転送装置の出力端Ｄ
Ｃゲート、ψ、及びψ２は多結晶２層シリコンゲートで
形成された電荷転送電極、ＶＤは検出回路のドレイン電
源、Ｖｏｕｔは信号出力端子を表わす。この検出回路は
周知の如く、電荷転送装置からＦＤ層に信号電荷が掃き
出される直前毎にリセットゲートψＲ１ｃＨｉｇｈレベ
ルが印加されＦＤ４がリセットドレイン電圧ＶＲＤにリ
セットされ、ψＲをＬｏｗレベルに戻した後、ψ２がＬ
ｏｗレベルになりＦＤ層に信号電荷が送）出される。Ｆ
Ｄ層の検出回路のゲート等を含む全体の容量がＣｈ’
Ｄ ｓ転送されてきた信号電荷量がＱｓｉｇｆ６る場合
ＦＤ層に電位変動ΔＶＦＤ＝Ｑｓｉｇ／ＣＦＤが生じ、
この電位変動、即ち、ＦＤ層に接続された検出回路のゲ
ート６の電圧を変化させ、信号電荷Ｑｓｉｇに比例した
電圧変化を検出回路のＶｏｕｔ端子で検出するものでろ
う、検出感度を増大させるためにはＣＦＤを小さくする
こと、又これら検出回路部８７Ｎを良くするだめにもＣ
ＦＤを小さくする必要がある。
上述した従来のＦＤ層は検出回路等のソース。
ドレインを形成するｎ＋と同時に形成されているの層と
接しているので側面部における接合容量が大きいという
欠点がある。
接しているので側面部における接合容量が大きいという
欠点がある。
上述した従来の信号電荷検出機能を有する半導体集積回
路装置に対し、本発明は信号電荷を受けるＦＤ層の容量
を飛躍的に低減される独創的内容を有する。
路装置に対し、本発明は信号電荷を受けるＦＤ層の容量
を飛躍的に低減される独創的内容を有する。
本発明の半導体集積回路は、信号電荷を受けるＦＤ層の
不純物濃度を５ Ｘ １０１７ａｔｏｍｓ ／ｃｙｔ３
以下とすること、及びＦＤ層の検出回路のゲートに接続
するための開口部のみに高濃度不純物層を限定配置する
ことを有している。
不純物濃度を５ Ｘ １０１７ａｔｏｍｓ ／ｃｙｔ３
以下とすること、及びＦＤ層の検出回路のゲートに接続
するための開口部のみに高濃度不純物層を限定配置する
ことを有している。
次に本発明について図面を参照に説明する。
第１図は本発明の第１の実施例の従来例の第３図（５）
に対応する断面図であって、図中の記号は従来例の第３
図（５）と同一のものを意味し、従来例の第３図囚〜第
３図（ｑのＦＤ１８３に対し本発明の要点であるＦ’ｆ
Ｊ層３１全３１示すように低温度不純物層ｎ−で形成す
るものである。このＦＤ層３Ｉの濃度は低ければ低い程
、基板及びＦＤ層を取９囲むＯＲ層との接合容量は小さ
くなるが、ある程度この濃度が低くなると、このＦＤ層
３１に接続された検出用Ｍ ＯＳ −Ｆ Ｅ Ｔのゲー
ト容量で支配されて、濃度減少に対する容量減少効果は
低下する。一方ＦＤ層３１の濃度が低すぎると、ＦＤ層
がリセット電源ＶＲＤにリセットされる以前のに圧で空
乏化されてしまいＦＤ層がＶＲＤよシ小さな値にリセッ
トされるので適当な濃度設定をする必要がある。本発明
の実施例では周知の２１４多結晶７リコンゲート電極を
形成後従来例ではＦＥＴのソースとドレインと同時に高
濃度に形成されたいたものを紫外線硬化処理を施したψ
Ｒ，ＯＧにオーバーラツプした開口を持つフォトレジス
ト材とψＲ，ＯＧの多結晶シリコンゲーｈｌマスク材と
して、加速エイ・ルギー１００ＫｅＶのリンのイオン注
入法分用いてＦＬＩ／、Ｊ３゜をＩ Ｘ １０１７ａｔ
Ｏｍｓ／′侃３に形成する。しかる後別の７オトレジス
ト材工程でＦ Ｅ Ｔのソース、ドレインとなるｎ＋層
し、要望の配り接続を行うための接・銑開口部を形成し
アルミ電極パターンを同様に形成して低＃度ｆ’ＤＪを
有する半４体集積回路装置を得るものである。
に対応する断面図であって、図中の記号は従来例の第３
図（５）と同一のものを意味し、従来例の第３図囚〜第
３図（ｑのＦＤ１８３に対し本発明の要点であるＦ’ｆ
Ｊ層３１全３１示すように低温度不純物層ｎ−で形成す
るものである。このＦＤ層３Ｉの濃度は低ければ低い程
、基板及びＦＤ層を取９囲むＯＲ層との接合容量は小さ
くなるが、ある程度この濃度が低くなると、このＦＤ層
３１に接続された検出用Ｍ ＯＳ −Ｆ Ｅ Ｔのゲー
ト容量で支配されて、濃度減少に対する容量減少効果は
低下する。一方ＦＤ層３１の濃度が低すぎると、ＦＤ層
がリセット電源ＶＲＤにリセットされる以前のに圧で空
乏化されてしまいＦＤ層がＶＲＤよシ小さな値にリセッ
トされるので適当な濃度設定をする必要がある。本発明
の実施例では周知の２１４多結晶７リコンゲート電極を
形成後従来例ではＦＥＴのソースとドレインと同時に高
濃度に形成されたいたものを紫外線硬化処理を施したψ
Ｒ，ＯＧにオーバーラツプした開口を持つフォトレジス
ト材とψＲ，ＯＧの多結晶シリコンゲーｈｌマスク材と
して、加速エイ・ルギー１００ＫｅＶのリンのイオン注
入法分用いてＦＬＩ／、Ｊ３゜をＩ Ｘ １０１７ａｔ
Ｏｍｓ／′侃３に形成する。しかる後別の７オトレジス
ト材工程でＦ Ｅ Ｔのソース、ドレインとなるｎ＋層
し、要望の配り接続を行うための接・銑開口部を形成し
アルミ電極パターンを同様に形成して低＃度ｆ’ＤＪを
有する半４体集積回路装置を得るものである。
次に本発明の第２の実施列につき第２図を参照に説明す
る。第２図は第一の実施例と同様に低濃度ＦＤ層３！を
形成した後ＦＤ層上の検出用ＭＯＳ−ＥＦＴのゲートへ
の接続開口を形成した後その微小開口部にのみ高濃度ｎ
十層を形成して第２図に示す半導体集積回路装置を得る
。この構成に於てはＦ’Ｄ層３１が低濃度でＰ−Ｎ接合
深さが浅く形成されても、接続部８に於ける配線アルミ
の合金化熱処理を十分行っても、接続部下のＰ−Ｎ接合
リークは発生することなく、しかも微小接続開口部のみ
に高濃度層が限定されるのでＦＤ部の接合容量も増大す
ることのない安定した半導体集積回路装置が得られる。
る。第２図は第一の実施例と同様に低濃度ＦＤ層３！を
形成した後ＦＤ層上の検出用ＭＯＳ−ＥＦＴのゲートへ
の接続開口を形成した後その微小開口部にのみ高濃度ｎ
十層を形成して第２図に示す半導体集積回路装置を得る
。この構成に於てはＦ’Ｄ層３１が低濃度でＰ−Ｎ接合
深さが浅く形成されても、接続部８に於ける配線アルミ
の合金化熱処理を十分行っても、接続部下のＰ−Ｎ接合
リークは発生することなく、しかも微小接続開口部のみ
に高濃度層が限定されるのでＦＤ部の接合容量も増大す
ることのない安定した半導体集積回路装置が得られる。
以上説明したように本発明は信号電荷を受ける７０−テ
ィングディ７工−ジヨン層を低濃度に形成し、フローテ
ィングティフュージョン層の接合容量を小さくすること
により信号検出感度の増大と検出回路Ｓ／Ｎを向上させ
る効果がある。
ィングディ７工−ジヨン層を低濃度に形成し、フローテ
ィングティフュージョン層の接合容量を小さくすること
により信号検出感度の増大と検出回路Ｓ／Ｎを向上させ
る効果がある。
第１図は本発明の第１の実施例を示す断面図であり、第
２図は本発明の第２の実施例を示す断面図である。 第３図は、フローティング・ゲート増幅器を検出部に用
いた従来例を示す図で第３図（ｑはその一平面図で、第
３図（５）はこの図に於けるＡｌ−Ａ、切断面Ｖこ於け
る検出用Ｍ’５−ＦＥＴを含む断面図を示し、第３図（
Ｂｌはこの平面図のＢ、−８２切断面の断面図を表わす
。 第１図、第２図は従来例の第３図（５）に相当する個所
である。 それぞれの図中に於て記号は同一部分を意味し、１はＰ
型半導体基板、２は基板と同一導電型の素子分離ガード
リング不純物層（ＯＲ層）、３及び３１は信号電荷を受
けるフローティングディフュージョン層（ＦＤ層）、３
２はＦＤ層上の検出用ＭＯ３−ＦＥＴの７０−ティング
ゲートに接続する開口部のみに形成されたｎ＋層、４は
放電用ｈｉＯ８−ＦＥＴのリセットドレイン不純物層、
５は検出用回路のデプレション型負荷ＭＯＳ−ＦＥＴの
ゲート、６ｆｉ検出用ＭＯＳ−ＦＥＴのフローティング
ゲート、７は２相駆動用転送電荷逆戻りバリア不純物層
、８はに″Ｄ層上のフローティングゲートへの接続部、
ψＲはリセットゲート、ＯＧは電荷転送装置の出力ＤＣ
電極、ψ！・ψ２は電荷転送電極、ＶＲＤはリセット・
ドレイン電源、ＶＤは検出回路のドレイン電源、Ｖｏｕ
ｔは出力信号検出端子を表わす。 代理人 弁理士 内 原 晋 袷 ／ 父 夕 ２ 第 ２図
２図は本発明の第２の実施例を示す断面図である。 第３図は、フローティング・ゲート増幅器を検出部に用
いた従来例を示す図で第３図（ｑはその一平面図で、第
３図（５）はこの図に於けるＡｌ−Ａ、切断面Ｖこ於け
る検出用Ｍ’５−ＦＥＴを含む断面図を示し、第３図（
Ｂｌはこの平面図のＢ、−８２切断面の断面図を表わす
。 第１図、第２図は従来例の第３図（５）に相当する個所
である。 それぞれの図中に於て記号は同一部分を意味し、１はＰ
型半導体基板、２は基板と同一導電型の素子分離ガード
リング不純物層（ＯＲ層）、３及び３１は信号電荷を受
けるフローティングディフュージョン層（ＦＤ層）、３
２はＦＤ層上の検出用ＭＯ３−ＦＥＴの７０−ティング
ゲートに接続する開口部のみに形成されたｎ＋層、４は
放電用ｈｉＯ８−ＦＥＴのリセットドレイン不純物層、
５は検出用回路のデプレション型負荷ＭＯＳ−ＦＥＴの
ゲート、６ｆｉ検出用ＭＯＳ−ＦＥＴのフローティング
ゲート、７は２相駆動用転送電荷逆戻りバリア不純物層
、８はに″Ｄ層上のフローティングゲートへの接続部、
ψＲはリセットゲート、ＯＧは電荷転送装置の出力ＤＣ
電極、ψ！・ψ２は電荷転送電極、ＶＲＤはリセット・
ドレイン電源、ＶＤは検出回路のドレイン電源、Ｖｏｕ
ｔは出力信号検出端子を表わす。 代理人 弁理士 内 原 晋 袷 ／ 父 夕 ２ 第 ２図
Claims (2)
- （１）一導電型半導体基板上に形成され、リセット・ゲ
ート電極を介して配置された一方の基板と逆導電型不純
物層が信号電荷を受けるフローティングディフュージョ
ン層を構成し、他方の基板と逆導電型不純物層がリセッ
ト・ドレイン電源に接続された放電用ＭＯＳ−ＦＥＴと
、前記フローティングディフュージョン層に接続された
ゲート電極を持ち信号電荷出力を検出する検出用ＭＯＳ
−ＦＥＴとを有する半導体集積回路装置において、前記
フローティングディフュージョン層の不純物濃度が５×
１０＾１＾７ａｔｏｍｓ／ｃｍ＾３以下に形成されたこ
とを特徴とする半導体集積回路装置。 - （２）前記フローティングディフュージョン層の前記検
出用ＭＯＳ−ＦＥＴのゲート電極に接続するための開口
部にのみ、フローティングディフュージョン層の不純物
濃度より十分高濃度のフローティングディフュージョン
層と同一導電型不純物層が形成されたことを特徴とする
前記特許請求範囲第（１）項記載の半導体集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109809A JPH0821709B2 (ja) | 1986-05-13 | 1986-05-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109809A JPH0821709B2 (ja) | 1986-05-13 | 1986-05-13 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62265763A true JPS62265763A (ja) | 1987-11-18 |
| JPH0821709B2 JPH0821709B2 (ja) | 1996-03-04 |
Family
ID=14519749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61109809A Expired - Fee Related JPH0821709B2 (ja) | 1986-05-13 | 1986-05-13 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821709B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423334A (ja) * | 1990-05-14 | 1992-01-27 | Nec Corp | 電荷転送装置 |
| JP2006086241A (ja) * | 2004-09-15 | 2006-03-30 | Sony Corp | 固体撮像装置および固体撮像装置の製造方法 |
| WO2023190406A1 (ja) * | 2022-03-29 | 2023-10-05 | ラピスセミコンダクタ株式会社 | 半導体装置、固体撮像装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113473A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electronics Corp | 電荷転送装置およびその駆動方法 |
-
1986
- 1986-05-13 JP JP61109809A patent/JPH0821709B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113473A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electronics Corp | 電荷転送装置およびその駆動方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423334A (ja) * | 1990-05-14 | 1992-01-27 | Nec Corp | 電荷転送装置 |
| JP2006086241A (ja) * | 2004-09-15 | 2006-03-30 | Sony Corp | 固体撮像装置および固体撮像装置の製造方法 |
| JP4604621B2 (ja) * | 2004-09-15 | 2011-01-05 | ソニー株式会社 | 固体撮像装置の製造方法 |
| WO2023190406A1 (ja) * | 2022-03-29 | 2023-10-05 | ラピスセミコンダクタ株式会社 | 半導体装置、固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821709B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525532A (en) | Method for fabricating a semiconductor device | |
| JPH03196546A (ja) | 化合物半導体集積回路装置 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPS62265763A (ja) | 半導体集積回路装置 | |
| JPS61198676A (ja) | 半導体集積回路装置 | |
| JP2970858B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0515069B2 (ja) | ||
| KR950021134A (ko) | 반도체소자의 콘택 형성방법 | |
| KR950024300A (ko) | 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법 | |
| JPS61207051A (ja) | 半導体装置 | |
| JPH04192368A (ja) | 縦チャンネルｆｅｔ | |
| JPS62154622A (ja) | 半導体装置の製造方法 | |
| JPS63114129A (ja) | 半導体装置の製造方法 | |
| JPH0422345B2 (ja) | ||
| JPH11135772A (ja) | 固体撮像装置 | |
| JPS61156830A (ja) | 半導体装置およびその製造方法 | |
| JPH0243740A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH0691195B2 (ja) | 半導体集積回路装置 | |
| JPH02267970A (ja) | 半導体装置 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6346992B2 (ja) | ||
| JPH01165114A (ja) | 半導体装置 | |
| JPS6316654A (ja) | 半導体装置 | |
| JP2532471B2 (ja) | 半導体装置 | |
| JP2676769B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |