JP2897689B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2897689B2 JP2897689B2 JP7133684A JP13368495A JP2897689B2 JP 2897689 B2 JP2897689 B2 JP 2897689B2 JP 7133684 A JP7133684 A JP 7133684A JP 13368495 A JP13368495 A JP 13368495A JP 2897689 B2 JP2897689 B2 JP 2897689B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type diffusion
- conductivity type
- impurity concentration
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000002955 isolation Methods 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910004438 SUB2 Inorganic materials 0.000 description 3
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 101150018444 sub2 gene Proteins 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 1
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 1
- 229910004444 SUB1 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009182 swimming Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２次元固体撮像装置に
関し、特にＣＣＤ型固体撮像装置の素子分離に関する。
関し、特にＣＣＤ型固体撮像装置の素子分離に関する。
【０００２】
【従来の技術】図２は、一般的なインタラインＣＣＤ型
固体撮像装置の構成図である。インタラインＣＣＤ型固
体撮像装置は、複数のフォトダイオード１０１を列状に
配置したフォトダイオード列及びフォトダイオード１０
１からの電荷を受け取って転送する垂直ＣＣＤレジスタ
１０２でなる画素列を複数並列に配置した撮像部１００
と、各垂直ＣＣＤレジスタからの電荷を垂直−水平間転
送ゲート２００を介して受け取って転送する水平ＣＣＤ
レジスタ３００と、水平ＣＣＤレジスタ３００により転
送されてきた電荷を検出する電荷検出部４００と、出力
増幅器５００とにより構成される。破線で囲まれた部分
は単位画素１０３である。
固体撮像装置の構成図である。インタラインＣＣＤ型固
体撮像装置は、複数のフォトダイオード１０１を列状に
配置したフォトダイオード列及びフォトダイオード１０
１からの電荷を受け取って転送する垂直ＣＣＤレジスタ
１０２でなる画素列を複数並列に配置した撮像部１００
と、各垂直ＣＣＤレジスタからの電荷を垂直−水平間転
送ゲート２００を介して受け取って転送する水平ＣＣＤ
レジスタ３００と、水平ＣＣＤレジスタ３００により転
送されてきた電荷を検出する電荷検出部４００と、出力
増幅器５００とにより構成される。破線で囲まれた部分
は単位画素１０３である。
【０００３】従来例として、特開昭６３−１５０９６０
号公報に第２の実施例として開示された固体撮像装置に
ついて説明する。図３はこの従来例の単位画素を示す図
であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）
におけるＡ−Ａ線断面図、図３（ｃ）は図（ａ）におけ
るＢ−Ｂ線断面図、図３（ｄ）は図３（ａ）におけるＣ
−Ｃ線断面図である。まず、画素の構成を説明する。Ｎ
型シリコン基板１の一主面部にＰ型ウェル２が形成され
ている。Ｐ型ウェル２の表面部にフォトダイオード１０
１を構成するＮ型拡散層３が形成され、Ｎ型拡散層３の
表面部に暗電流の発生を抑制するための高濃度のＰ型拡
散層４が形成されている。また、垂直ＣＣＤ１０２を構
成するＮ型拡散層５、およびその下部にＰ型拡散層６が
形成されている。Ｎ型拡散層３と５と間のうち読み出し
ゲート７のない側には素子分離層として高濃度のＰ型拡
散層８−１が存在し、それ以外の部分には低不純物濃度
の素子分離層としてＰ型拡散層８−２が存在する。な
お、本図では省略されているが、読み出しゲート７の基
板表面近傍にはしきい値電圧調整のためのチャネルドー
プ層が形成される場合もある。シリコン基板のＰ型ウェ
ル２の表面には、二酸化シリコン膜や窒化シリコン膜な
どからなるゲート絶縁膜９が形成されており、その上に
ポリシリコン膜などからなる転送電極１０および１１が
形成されている。転送電極１０と転送電極１１との間に
も二酸化シリコン膜などからなるゲート絶縁膜１２が存
在する。さらにその上には二酸化シリコン膜などからな
る絶縁膜（図示しない）を介して、タングステン膜やア
ルミニウム膜などからなる遮光膜（図示しない）が形成
されている。さらにその上には、二酸化シリコン膜など
からなるカバー膜（図示しない）が形成されている。
号公報に第２の実施例として開示された固体撮像装置に
ついて説明する。図３はこの従来例の単位画素を示す図
であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）
におけるＡ−Ａ線断面図、図３（ｃ）は図（ａ）におけ
るＢ−Ｂ線断面図、図３（ｄ）は図３（ａ）におけるＣ
−Ｃ線断面図である。まず、画素の構成を説明する。Ｎ
型シリコン基板１の一主面部にＰ型ウェル２が形成され
ている。Ｐ型ウェル２の表面部にフォトダイオード１０
１を構成するＮ型拡散層３が形成され、Ｎ型拡散層３の
表面部に暗電流の発生を抑制するための高濃度のＰ型拡
散層４が形成されている。また、垂直ＣＣＤ１０２を構
成するＮ型拡散層５、およびその下部にＰ型拡散層６が
形成されている。Ｎ型拡散層３と５と間のうち読み出し
ゲート７のない側には素子分離層として高濃度のＰ型拡
散層８−１が存在し、それ以外の部分には低不純物濃度
の素子分離層としてＰ型拡散層８−２が存在する。な
お、本図では省略されているが、読み出しゲート７の基
板表面近傍にはしきい値電圧調整のためのチャネルドー
プ層が形成される場合もある。シリコン基板のＰ型ウェ
ル２の表面には、二酸化シリコン膜や窒化シリコン膜な
どからなるゲート絶縁膜９が形成されており、その上に
ポリシリコン膜などからなる転送電極１０および１１が
形成されている。転送電極１０と転送電極１１との間に
も二酸化シリコン膜などからなるゲート絶縁膜１２が存
在する。さらにその上には二酸化シリコン膜などからな
る絶縁膜（図示しない）を介して、タングステン膜やア
ルミニウム膜などからなる遮光膜（図示しない）が形成
されている。さらにその上には、二酸化シリコン膜など
からなるカバー膜（図示しない）が形成されている。
【０００４】次に、フォトダイオードから垂直ＣＣＤへ
の電荷の読み出し、および読み出された電荷の垂直ＣＣ
Ｄによる転送について説明する。図４は、一般的に用い
られている垂直駆動パルスの波形図である。ここでは、
４相駆動の例を示している。垂直方向に連続する４つの
転送電極１１，１０，１１，１０を周期としてφＶ１〜
φＶ４が印加される。読み出しゲートを兼ねる転送電極
１１には、φＶ１、あるいはφＶ３が印加されるものと
する。垂直ブランキング期間内に行なわれるフォトダイ
オードから垂直ＣＣＤレジスタへの電荷の読み出しは、
ハイレベルＶHのパルスにより行なわれる。垂直ＣＣＤ
に読み出された電荷の垂直ＣＣＤレジスタでの転送は、
ロウおよびミドルレベル（ＶL およびＶM ）のパルスで
行なわれる。一方、図３（ｄ）に示すように、フォトダ
イオード間の素子分離領域の上部には、転送電極１０お
よび１１（厳密には各画素列の対応する転送電極を行方
向に接続する連結線）が絶縁膜を介して重なって形成さ
れており、一般的に、転送電極１０は転送電極１１より
も半導体基板１に近い側に位置する。したがって、読み
出し時には、フォトダイオード間の素子分離領域の転送
電極１０にはハイレベルのパルスが印加されることはな
く、素子分離がなされる。
の電荷の読み出し、および読み出された電荷の垂直ＣＣ
Ｄによる転送について説明する。図４は、一般的に用い
られている垂直駆動パルスの波形図である。ここでは、
４相駆動の例を示している。垂直方向に連続する４つの
転送電極１１，１０，１１，１０を周期としてφＶ１〜
φＶ４が印加される。読み出しゲートを兼ねる転送電極
１１には、φＶ１、あるいはφＶ３が印加されるものと
する。垂直ブランキング期間内に行なわれるフォトダイ
オードから垂直ＣＣＤレジスタへの電荷の読み出しは、
ハイレベルＶHのパルスにより行なわれる。垂直ＣＣＤ
に読み出された電荷の垂直ＣＣＤレジスタでの転送は、
ロウおよびミドルレベル（ＶL およびＶM ）のパルスで
行なわれる。一方、図３（ｄ）に示すように、フォトダ
イオード間の素子分離領域の上部には、転送電極１０お
よび１１（厳密には各画素列の対応する転送電極を行方
向に接続する連結線）が絶縁膜を介して重なって形成さ
れており、一般的に、転送電極１０は転送電極１１より
も半導体基板１に近い側に位置する。したがって、読み
出し時には、フォトダイオード間の素子分離領域の転送
電極１０にはハイレベルのパルスが印加されることはな
く、素子分離がなされる。
【０００５】この従来例は、垂直ＣＣＤレジスタの転送
チャネル（Ｎ型拡散層５）とフォトダイオード列との間
の素子分離領域が均一であるという優れた特徴を有して
いる。通常は読み出しゲート７部には素子分離領域とし
てのＰ型拡散層は設けられていない（読み出しゲートの
しきい電圧を制御するためのチャネルドープ層はともか
くとして）のは周知の通りであり、転送チャネルでの電
位分布に転送方向に沿って意図しない凹凸が生じて転送
効率が劣化するという問題が、転送チャネル幅が２μｍ
以下に小さくなって短チャネル効果が顕著になってくる
とクローズアップされているのである。この従来例では
素子分離領域が転送チャネルに沿って均一であるのでこ
のような転送効率の劣化はない。
チャネル（Ｎ型拡散層５）とフォトダイオード列との間
の素子分離領域が均一であるという優れた特徴を有して
いる。通常は読み出しゲート７部には素子分離領域とし
てのＰ型拡散層は設けられていない（読み出しゲートの
しきい電圧を制御するためのチャネルドープ層はともか
くとして）のは周知の通りであり、転送チャネルでの電
位分布に転送方向に沿って意図しない凹凸が生じて転送
効率が劣化するという問題が、転送チャネル幅が２μｍ
以下に小さくなって短チャネル効果が顕著になってくる
とクローズアップされているのである。この従来例では
素子分離領域が転送チャネルに沿って均一であるのでこ
のような転送効率の劣化はない。
【０００６】
【発明が解決しようとする課題】現在、固体撮像装置の
多画素化、高密度化に伴い、単位画素１０３の平面寸法
は５μｍ平方程度に縮小されている。これに伴い、素子
分離領域の幅も画素列間又はＮ型拡散層４と５との間で
０．５μｍ程度に縮小されている。そこで、Ｎ型拡散層
５の接合深さが０．４〜０．５μｍ程度の場合には、基
板表面から０．４〜０．５μｍ程度の深さ部分において
フォトダイオードのＮ型拡散層３は接合深さは１μｍ程
度とすると垂直ＣＣＤレジスタのＮ型拡散層５との間で
パンチスルーが生じ易くなる。
多画素化、高密度化に伴い、単位画素１０３の平面寸法
は５μｍ平方程度に縮小されている。これに伴い、素子
分離領域の幅も画素列間又はＮ型拡散層４と５との間で
０．５μｍ程度に縮小されている。そこで、Ｎ型拡散層
５の接合深さが０．４〜０．５μｍ程度の場合には、基
板表面から０．４〜０．５μｍ程度の深さ部分において
フォトダイオードのＮ型拡散層３は接合深さは１μｍ程
度とすると垂直ＣＣＤレジスタのＮ型拡散層５との間で
パンチスルーが生じ易くなる。
【０００７】以下に、パンチスルーが生じた場合の問題
点を図５〜図７を参照して説明する。図５は、基板電圧
ＶSUB と出力電圧ＶOUT の関係を概略的に示すグラフで
ある。本図において、ＶSUBO以下の電圧では出力電圧が
一定となっているが、この領域は基板電圧によりフォト
ダイオードブルーミングの制御ができない領域であり、
通常用いられない電圧領域である。なお、フォトダイオ
ードブルーミングと呼ばれる現象は、強い光が照射され
フォトダイオードで過剰な電子が発生した場合に、本来
の読み出し期間ではない時に、例えば読み出しゲート領
域を介して垂直ＣＣＤに漏れ込み、撮像された画像上で
は縦方向に白い帯状の偽信号が発生するものである。フ
ォトダイオードブルーミングを抑制する周知の技術とし
て、縦型オーバフロードレイン（ＶＯＤ）構造があり、
これは、フォトダイオードで発生した過剰な電子が垂直
ＣＣＤに漏れ込む前に基板側に掃き出されるように、基
板電圧の調整によるフォトダイオードのＮ型拡散層３下
部に形成されているＰ型ウェル２の電位を調節するもの
である。すなわち、図５においては、ＶSUBO以上の電圧
領域がフォトダイオードブルーミングの制御が可能な領
域であり、基板電圧を高くするほど基板側に掃き出され
る電荷量が増加するため出力値が小さくなっている。
点を図５〜図７を参照して説明する。図５は、基板電圧
ＶSUB と出力電圧ＶOUT の関係を概略的に示すグラフで
ある。本図において、ＶSUBO以下の電圧では出力電圧が
一定となっているが、この領域は基板電圧によりフォト
ダイオードブルーミングの制御ができない領域であり、
通常用いられない電圧領域である。なお、フォトダイオ
ードブルーミングと呼ばれる現象は、強い光が照射され
フォトダイオードで過剰な電子が発生した場合に、本来
の読み出し期間ではない時に、例えば読み出しゲート領
域を介して垂直ＣＣＤに漏れ込み、撮像された画像上で
は縦方向に白い帯状の偽信号が発生するものである。フ
ォトダイオードブルーミングを抑制する周知の技術とし
て、縦型オーバフロードレイン（ＶＯＤ）構造があり、
これは、フォトダイオードで発生した過剰な電子が垂直
ＣＣＤに漏れ込む前に基板側に掃き出されるように、基
板電圧の調整によるフォトダイオードのＮ型拡散層３下
部に形成されているＰ型ウェル２の電位を調節するもの
である。すなわち、図５においては、ＶSUBO以上の電圧
領域がフォトダイオードブルーミングの制御が可能な領
域であり、基板電圧を高くするほど基板側に掃き出され
る電荷量が増加するため出力値が小さくなっている。
【０００８】図６は、フォトダイオードブルーミング抑
制特性を概略的に示すグラフである。横軸は垂直駆動パ
ルスのミドルレベルＶM 、縦軸は基板電圧ＶSUB であ
る。一般的に、垂直駆動パルスは３値パルスであり、フ
ォトダイオードから垂直ＣＣＤへ電荷を読み出す時には
例えば１５Ｖ（ハイレベル：ＶH ）のパルスを転送電極
１１に印加し、読み出された電荷を垂直ＣＣＤで転送す
る時には、例えば−７Ｖ（ロウレベル：ＶL ）と０Ｖ
（ＶM ）の間で変化するパルスを転送電極１０および転
送電極１１に所定のタイミングで印加する。曲線１はフ
ォトダイオードと垂直ＣＣＤ間のパンチスルーが生じて
いない場合を示し、曲線２および曲線３はパンチスルー
が生じている場合を示している。曲線１では、フォトダ
イオードと垂直ＣＣＤ間がカットオフしているため、Ｖ
MO以下の領域では、ＶSUBOで一定である。各曲線上の点
は、フォトダイオードで発生した電子から見た、基板側
および読み出し領域のある垂直ＣＣＤ側の電位障壁の高
さが等しいことを意味する。つまり、各曲線より上側の
領域であればフォトダイオードブルーミングが抑制され
る。ＶM をＶM1に設定した場合、フォトダイオードブル
ーミングを抑制するために必要な基板電圧は、例えば、
フォトダイオードと垂直ＣＣＤ間がパンチスルーしてい
ない場合にはＶSUB2、パンチスルーしている場合にはＶ
SUB2となる。ここで、ＶSUB1およびＶSUB2は、ＶM1の時
のそれぞれ曲線１およい曲線２上の点よりも１Ｖ高い基
板電圧とした。図５から明らかなように、パンチスルー
している場合には出力電圧がＶOUT2であり、パンチスル
ーしていない場合の出力電圧ＶOUT1に比べて大幅に減少
するという問題がある。低不純物濃度の素子分離層（Ｐ
型拡散層８−２）の濃度を多少高くして、図６におい
て、ＶM1の時に曲線１と同じ基板電圧ＶSUB0を通るよう
な曲線３を実現することも可能であるが、この場合には
新たな問題が生じる。それについて以下に説明する。
制特性を概略的に示すグラフである。横軸は垂直駆動パ
ルスのミドルレベルＶM 、縦軸は基板電圧ＶSUB であ
る。一般的に、垂直駆動パルスは３値パルスであり、フ
ォトダイオードから垂直ＣＣＤへ電荷を読み出す時には
例えば１５Ｖ（ハイレベル：ＶH ）のパルスを転送電極
１１に印加し、読み出された電荷を垂直ＣＣＤで転送す
る時には、例えば−７Ｖ（ロウレベル：ＶL ）と０Ｖ
（ＶM ）の間で変化するパルスを転送電極１０および転
送電極１１に所定のタイミングで印加する。曲線１はフ
ォトダイオードと垂直ＣＣＤ間のパンチスルーが生じて
いない場合を示し、曲線２および曲線３はパンチスルー
が生じている場合を示している。曲線１では、フォトダ
イオードと垂直ＣＣＤ間がカットオフしているため、Ｖ
MO以下の領域では、ＶSUBOで一定である。各曲線上の点
は、フォトダイオードで発生した電子から見た、基板側
および読み出し領域のある垂直ＣＣＤ側の電位障壁の高
さが等しいことを意味する。つまり、各曲線より上側の
領域であればフォトダイオードブルーミングが抑制され
る。ＶM をＶM1に設定した場合、フォトダイオードブル
ーミングを抑制するために必要な基板電圧は、例えば、
フォトダイオードと垂直ＣＣＤ間がパンチスルーしてい
ない場合にはＶSUB2、パンチスルーしている場合にはＶ
SUB2となる。ここで、ＶSUB1およびＶSUB2は、ＶM1の時
のそれぞれ曲線１およい曲線２上の点よりも１Ｖ高い基
板電圧とした。図５から明らかなように、パンチスルー
している場合には出力電圧がＶOUT2であり、パンチスル
ーしていない場合の出力電圧ＶOUT1に比べて大幅に減少
するという問題がある。低不純物濃度の素子分離層（Ｐ
型拡散層８−２）の濃度を多少高くして、図６におい
て、ＶM1の時に曲線１と同じ基板電圧ＶSUB0を通るよう
な曲線３を実現することも可能であるが、この場合には
新たな問題が生じる。それについて以下に説明する。
【０００９】図７は、フォトダイオードから垂直ＣＣＤ
レジスタへの電荷読み出し特性を概略的に示すグラフで
ある。横軸は垂直駆動パルスのハイレベルＶH 、縦軸は
出力電圧ＶOUT を示し、曲線４がフォトダイオードと垂
直ＣＣＤレジスタ間がパンチスルーしていない場合、曲
線５がパンチスルーしている場所を示す。ここで、各曲
線のニーポイントがそれぞれの場合における読み出し完
了電圧を意味する。本図から明らかなように、パンチス
ルーしている場合の読み出し完了電圧ＶH2は、パンチス
ルーしていない場合の読み出し完了電圧ＶH1に比べて高
くなる。これは、パンチスルーしている場合には、電子
の読み出しが主として基板の深い部分、例えば表面から
０．３〜０．５μｍの深さあたりに形成されたチャネル
を介して行なわれるため、表面チャネルの場合に比べて
ゲート電圧の変調を受けにくいことによる。すなわち、
図６に示した曲線３のように、低不純物濃度の素子分離
層（８−２）の濃度を高くすることは、読み出し電圧の
上昇を招くという問題があり、したがって、低不純物濃
度の素子分離層のみの不純物濃度の制御によりパンチス
ルーを防ぐことは困難である。すなわち、画素列内にお
けるフォトダイオードと垂直ＣＣＤレジスタとの間の素
子分離作用は不十分である。
レジスタへの電荷読み出し特性を概略的に示すグラフで
ある。横軸は垂直駆動パルスのハイレベルＶH 、縦軸は
出力電圧ＶOUT を示し、曲線４がフォトダイオードと垂
直ＣＣＤレジスタ間がパンチスルーしていない場合、曲
線５がパンチスルーしている場所を示す。ここで、各曲
線のニーポイントがそれぞれの場合における読み出し完
了電圧を意味する。本図から明らかなように、パンチス
ルーしている場合の読み出し完了電圧ＶH2は、パンチス
ルーしていない場合の読み出し完了電圧ＶH1に比べて高
くなる。これは、パンチスルーしている場合には、電子
の読み出しが主として基板の深い部分、例えば表面から
０．３〜０．５μｍの深さあたりに形成されたチャネル
を介して行なわれるため、表面チャネルの場合に比べて
ゲート電圧の変調を受けにくいことによる。すなわち、
図６に示した曲線３のように、低不純物濃度の素子分離
層（８−２）の濃度を高くすることは、読み出し電圧の
上昇を招くという問題があり、したがって、低不純物濃
度の素子分離層のみの不純物濃度の制御によりパンチス
ルーを防ぐことは困難である。すなわち、画素列内にお
けるフォトダイオードと垂直ＣＣＤレジスタとの間の素
子分離作用は不十分である。
【００１０】従って本発明の目的は、素子分離を確実に
行えかつ読み出し電圧の低い転送効率の良好な固体撮像
装置を提供することにある。
行えかつ読み出し電圧の低い転送効率の良好な固体撮像
装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の固体撮像装置
は、半導体基板の表面部の第１導電型領域の表面部に選
択的に形成された第１の第２導電型拡散層が複数個列状
に配置されたフォトダイオード列、前記各第１の第２導
電型拡散層から電荷を受け取って転送する垂直ＣＣＤレ
ジスタ、及び前記各第１の第２導電型拡散層と前記垂直
ＣＣＤレジスタとの間にそれぞれ設けられた読み出しゲ
ートを有する画素列が複数列、前記第１導電型領域の表
面部にこれより高い濃度の第１の不純物濃度を有して設
けられた第１の第１導電型拡散層で分離されて並列に配
置された撮像部を有する固体撮像装置において、前記各
画素列内で、任意の前記第１の第２導電型拡散層とこれ
に隣接するもう一つの第１の第２導電型拡散層との間及
び任意の前記第１の第２導電型拡散層と前記垂直ＣＣＤ
レジスタの転送チャネルである第２の第２導電型拡散層
との間の前記第１導電型領域の表面から前記第２の第２
導電型拡散層の底面より浅い第１の深さにかけて、前記
第１導電型領域より高濃度で前記第１の不純物濃度より
低濃度の第２の不純物濃度を有して設けられた第２の第
１導電型拡散層及び前記第２の第１導電型拡散層の底面
から前記第２の第２導電型拡散層の底面より深い第２の
深さにかけて前記第２の不純物濃度より高濃度の第３の
不純物濃度を有して設けられた第３の第１導電型拡散層
を備え、前記読み出しゲートは、前記第２の第１導電型
拡散層をゲート絶縁膜を介して横断する読み出しゲート
電極を有してなるというものである。
は、半導体基板の表面部の第１導電型領域の表面部に選
択的に形成された第１の第２導電型拡散層が複数個列状
に配置されたフォトダイオード列、前記各第１の第２導
電型拡散層から電荷を受け取って転送する垂直ＣＣＤレ
ジスタ、及び前記各第１の第２導電型拡散層と前記垂直
ＣＣＤレジスタとの間にそれぞれ設けられた読み出しゲ
ートを有する画素列が複数列、前記第１導電型領域の表
面部にこれより高い濃度の第１の不純物濃度を有して設
けられた第１の第１導電型拡散層で分離されて並列に配
置された撮像部を有する固体撮像装置において、前記各
画素列内で、任意の前記第１の第２導電型拡散層とこれ
に隣接するもう一つの第１の第２導電型拡散層との間及
び任意の前記第１の第２導電型拡散層と前記垂直ＣＣＤ
レジスタの転送チャネルである第２の第２導電型拡散層
との間の前記第１導電型領域の表面から前記第２の第２
導電型拡散層の底面より浅い第１の深さにかけて、前記
第１導電型領域より高濃度で前記第１の不純物濃度より
低濃度の第２の不純物濃度を有して設けられた第２の第
１導電型拡散層及び前記第２の第１導電型拡散層の底面
から前記第２の第２導電型拡散層の底面より深い第２の
深さにかけて前記第２の不純物濃度より高濃度の第３の
不純物濃度を有して設けられた第３の第１導電型拡散層
を備え、前記読み出しゲートは、前記第２の第１導電型
拡散層をゲート絶縁膜を介して横断する読み出しゲート
電極を有してなるというものである。
【００１２】ここで、第１の第２導電型拡散層の表面部
に第４の第１導電型拡散層を設けることによってフォト
ダイオードの電流を抑制することもできる。
に第４の第１導電型拡散層を設けることによってフォト
ダイオードの電流を抑制することもできる。
【００１３】
【作用】フォトダイオードの第１の第２導電型拡散層と
垂直ＣＣＤレジスタの転送チャネルである第２の第２導
電型拡散層の底面近傍との間には高濃度の第３の第１導
電型拡散層があり、パンチスルーを抑制している。
垂直ＣＣＤレジスタの転送チャネルである第２の第２導
電型拡散層の底面近傍との間には高濃度の第３の第１導
電型拡散層があり、パンチスルーを抑制している。
【００１４】
【実施例】図１（ａ）は本発明の一実施例における単位
画素を示す平面図、図１（ｂ），（ｃ）及び（ｄ）はそ
れぞれ図１（ａ）のＡ−Ａ線断面図、Ｂ−Ｂ線断面図及
びＣ−Ｃ線断面図である。
画素を示す平面図、図１（ｂ），（ｃ）及び（ｄ）はそ
れぞれ図１（ａ）のＡ−Ａ線断面図、Ｂ−Ｂ線断面図及
びＣ−Ｃ線断面図である。
【００１５】この実施例は半導体基板（Ｎ型シリコン基
板１）の表面部の第１導電型領域（Ｐ型ウェル２）の表
面部に選択的に形成された第１のＮ型拡散層３（接合深
さ１μｍ）が複数個列状に配置されたフォトダイオード
列、各Ｎ型拡散層３から電荷を受け取って転送する垂直
ＣＣＤレジスタ（図２の１０２に相当し、転送チャネル
であるＮ型拡散層５、Ｎ型拡散層５の底面に接するＰ型
拡散層、転送電極１０，１１を有している）及び各Ｎ型
拡散層３と垂直ＣＣＤレジスタ（Ｎ型拡散層５）の間に
それぞれ設けられた読み出しゲート７Ａを有する画素列
（図２の１０４）が複数列、Ｐ型ウェル２の表面部にこ
れより高濃度の第１の不純物濃度を有して設けられた第
１のＰ型拡散層８−１で分離されて並列に配置された撮
像部（図２の１００）を有する固体撮像装置において、
各画素列１０４内で、任意の前記第１のＮ型拡散層３と
これに隣接するもう一つの第１のＮ型拡散層３及び垂直
ＣＣＤレジスタ１０２の転送チャネルである第２のＮ型
拡散層５との間のＰ型ウェル２の表面から第２のＮ型拡
散層５の底面より浅い第１の深さ（０．３μｍ程度）に
かけてＰ型ウェル２より高濃度で第１の不純物濃度１０
17〜１０19ｃｍ-3程度より低濃度の第２の不純物濃度を
有して設けられた第２のＰ型拡散層８−２ａ及び第２の
Ｐ型拡散層８−２ａの底面から第２のＮ型拡散層５の底
面より深い第２の深さ（０．３〜０．６μｍ程度）にか
けて第２の不純物濃度１×１０15〜５×１０16ｃｍ-3程
度より高濃度の第３の不純物濃度１×１０17ｃｍ-3程度
を有して設けられた第３のＰ型拡散層８−２ｂを備え、
読み出しゲート７は第２のＰ型拡散層８−２ａをゲート
絶縁膜９を介して横断する読み出しゲート電極（転送電
極１１を兼ねる）を有してなるというものである。
板１）の表面部の第１導電型領域（Ｐ型ウェル２）の表
面部に選択的に形成された第１のＮ型拡散層３（接合深
さ１μｍ）が複数個列状に配置されたフォトダイオード
列、各Ｎ型拡散層３から電荷を受け取って転送する垂直
ＣＣＤレジスタ（図２の１０２に相当し、転送チャネル
であるＮ型拡散層５、Ｎ型拡散層５の底面に接するＰ型
拡散層、転送電極１０，１１を有している）及び各Ｎ型
拡散層３と垂直ＣＣＤレジスタ（Ｎ型拡散層５）の間に
それぞれ設けられた読み出しゲート７Ａを有する画素列
（図２の１０４）が複数列、Ｐ型ウェル２の表面部にこ
れより高濃度の第１の不純物濃度を有して設けられた第
１のＰ型拡散層８−１で分離されて並列に配置された撮
像部（図２の１００）を有する固体撮像装置において、
各画素列１０４内で、任意の前記第１のＮ型拡散層３と
これに隣接するもう一つの第１のＮ型拡散層３及び垂直
ＣＣＤレジスタ１０２の転送チャネルである第２のＮ型
拡散層５との間のＰ型ウェル２の表面から第２のＮ型拡
散層５の底面より浅い第１の深さ（０．３μｍ程度）に
かけてＰ型ウェル２より高濃度で第１の不純物濃度１０
17〜１０19ｃｍ-3程度より低濃度の第２の不純物濃度を
有して設けられた第２のＰ型拡散層８−２ａ及び第２の
Ｐ型拡散層８−２ａの底面から第２のＮ型拡散層５の底
面より深い第２の深さ（０．３〜０．６μｍ程度）にか
けて第２の不純物濃度１×１０15〜５×１０16ｃｍ-3程
度より高濃度の第３の不純物濃度１×１０17ｃｍ-3程度
を有して設けられた第３のＰ型拡散層８−２ｂを備え、
読み出しゲート７は第２のＰ型拡散層８−２ａをゲート
絶縁膜９を介して横断する読み出しゲート電極（転送電
極１１を兼ねる）を有してなるというものである。
【００１６】なお、転送電極１０は第１層目のポリシリ
コン膜、転送電極１１は第２層目のポリシリコン膜など
でなり、それぞれ半導体基板の表面とはゲート絶縁膜９
（二酸化シリコン膜や窒化シリコン膜）を介して接して
いる。また、転送電極１０と転送電極１１との間には二
酸化シリコン膜などの絶縁膜１２があり、さらにその上
には二酸化シリコン膜などからなる絶縁膜（図示しな
い）を介して、タングステン膜やアルミニウム膜などか
らなる遮光膜（図示しない）が形成されている。さらに
その上には、二酸化シリコン膜などからなるカバー膜
（図示しない）が形成されている。又、図２に示した垂
直−水平間転送ゲート２００，水平ＣＣＤレジスタ３０
０等を備えていることはいうまでもない。
コン膜、転送電極１１は第２層目のポリシリコン膜など
でなり、それぞれ半導体基板の表面とはゲート絶縁膜９
（二酸化シリコン膜や窒化シリコン膜）を介して接して
いる。また、転送電極１０と転送電極１１との間には二
酸化シリコン膜などの絶縁膜１２があり、さらにその上
には二酸化シリコン膜などからなる絶縁膜（図示しな
い）を介して、タングステン膜やアルミニウム膜などか
らなる遮光膜（図示しない）が形成されている。さらに
その上には、二酸化シリコン膜などからなるカバー膜
（図示しない）が形成されている。又、図２に示した垂
直−水平間転送ゲート２００，水平ＣＣＤレジスタ３０
０等を備えていることはいうまでもない。
【００１７】第２のＰ型拡散層８−２ａの下部に、それ
よりも濃度の濃い第３のＰ型拡散層８−２ｂが形成され
ているために、転送電極にミドルレベルＶM のパルスが
印加された場合に、フォトダイオード１０１と垂直ＣＣ
Ｄレジスタ１０２間のパンチスルーを防止できる。これ
により、素子分離領域の幅が０．５μｍ程度に縮小され
た場合でも、有効に素子分離がなされる。なお、この様
な不純物濃度の設定においても、ハイレベルＶH のパル
スが転送電極１１に印加されたときには、フォトダイオ
ード１０１内の電荷は基板の表面部分に形成されるチャ
ネルを介して垂直ＣＣＤレジスタ１０２へ従来例より低
い読み出し電圧で転送可能である。
よりも濃度の濃い第３のＰ型拡散層８−２ｂが形成され
ているために、転送電極にミドルレベルＶM のパルスが
印加された場合に、フォトダイオード１０１と垂直ＣＣ
Ｄレジスタ１０２間のパンチスルーを防止できる。これ
により、素子分離領域の幅が０．５μｍ程度に縮小され
た場合でも、有効に素子分離がなされる。なお、この様
な不純物濃度の設定においても、ハイレベルＶH のパル
スが転送電極１１に印加されたときには、フォトダイオ
ード１０１内の電荷は基板の表面部分に形成されるチャ
ネルを介して垂直ＣＣＤレジスタ１０２へ従来例より低
い読み出し電圧で転送可能である。
【００１８】
【発明の効果】以上説明したように本発明の固体撮像装
置は、フォトダイオード列と垂直ＣＣＤレジスタとの間
に転送チャネルに沿って均一に第２の第１導電型拡散層
とこれより高濃度の第３の第１導電型拡散層の２層構造
が素子分離領域として設けられているので、転送チャネ
ルの実効幅を一定にできるので転送効率が良好でありか
つフォトダイオードと垂直ＣＣＤレジスタとの間のパン
チスルーを防止でき、フォトダイオードと垂直ＣＣＤレ
ジスタとの間の素子分離を確実に行え、フォトダイオー
ドから垂直ＣＣＤレジスタへの電荷の読み出しをより低
い電圧で実現できる。
置は、フォトダイオード列と垂直ＣＣＤレジスタとの間
に転送チャネルに沿って均一に第２の第１導電型拡散層
とこれより高濃度の第３の第１導電型拡散層の２層構造
が素子分離領域として設けられているので、転送チャネ
ルの実効幅を一定にできるので転送効率が良好でありか
つフォトダイオードと垂直ＣＣＤレジスタとの間のパン
チスルーを防止でき、フォトダイオードと垂直ＣＣＤレ
ジスタとの間の素子分離を確実に行え、フォトダイオー
ドから垂直ＣＣＤレジスタへの電荷の読み出しをより低
い電圧で実現できる。
【図１】本発明の一実施例における単位画素を示す平面
図（図１（ａ）），図１（ａ）のＡ−Ａ線断面図（図１
（ｂ）），図１（ａ）のＢ−Ｂ線断面図（図１（ｃ））
及び図１（ａ）のＣ−Ｃ線断面図（図１（ｄ））であ
る。
図（図１（ａ）），図１（ａ）のＡ−Ａ線断面図（図１
（ｂ）），図１（ａ）のＢ−Ｂ線断面図（図１（ｃ））
及び図１（ａ）のＣ−Ｃ線断面図（図１（ｄ））であ
る。
【図２】一般的なインタラインＣＣＤ型固体撮像装置の
構成図である。
構成図である。
【図３】従来例における単位画素を示す平面図（図３
（ａ）），図３（ａ）のＡ−Ａ線断面図（図３
（ｂ）），図３（ａ）のＢ−Ｂ線断面図（図３（ｃ））
及び図３（ａ）のＣ−Ｃ線断面図（図３（ｄ））であ
る。
（ａ）），図３（ａ）のＡ−Ａ線断面図（図３
（ｂ）），図３（ａ）のＢ−Ｂ線断面図（図３（ｃ））
及び図３（ａ）のＣ−Ｃ線断面図（図３（ｄ））であ
る。
【図４】一般的に使用される垂直ＣＣＤパルスの波形図
である。
である。
【図５】基板電圧ＶSUB と出力電圧ＶOUT の関係を示す
グラフである。
グラフである。
【図６】フォトダイオードブルーミング抑制の特性を示
すグラフである。
すグラフである。
【図７】電荷読み出し特性を示すグラフである。
１ Ｎ型シリコン基板 ２ Ｐ型ウェル ３ （第１の）Ｎ型拡散層 ４ （第４の）Ｐ型拡散層 ５ （第２の）Ｎ型拡散層 ６ Ｐ型拡散層 ７，７Ａ 読み出しゲート ８−１ 低濃度のＰ型拡散層 ８−２ 低濃度のＰ型拡散層 ８−２ａ 第２のＰ型拡散層 ８−２ｂ 第３のＰ型拡散層 ９ ゲート絶縁膜 １０ 転送電極 １１ 転送電極 １２ ゲート絶縁膜 １００ 撮像部 １０１ フォトダイオード １０２ 垂直ＣＣＤレジスタ １０３ 単位画素 １０４ 画素列 ２００ 垂直−水平間転送ゲート ３００ 水平ＣＣＤレジスタ ４００ 電荷検出部 ５００ 出力増幅器
Claims (2)
- 【請求項１】 半導体基板の表面部の第１導電型領域の
表面部に選択的に形成された第１の第２導電型拡散層が
複数個列状に配置されたフォトダイオード列、前記各第
１の第２導電型拡散層から電荷を受け取って転送する垂
直ＣＣＤレジスタ、及び前記各第１の第２導電型拡散層
と前記垂直ＣＣＤレジスタとの間にそれぞれ設けられた
読み出しゲートを有する画素列が複数列、前記第１導電
型領域の表面部にこれより高濃度の第１の不純物濃度を
有して設けられた第１の第１導電型拡散層で分離されて
並列に配置された撮像部を有する固体撮像装置におい
て、前記各画素列内で、任意の前記第１の第２導電型拡
散層とこれに隣接するもう一つの第１の第２導電型拡散
層との間及び任意の前記第１の第２導電型拡散層と前記
垂直ＣＣＤレジスタの転送チャネルである第２の第２導
電型拡散層との間の前記第１導電型領域の表面から前記
第２の第２導電型拡散層の底面より浅い第１の深さにか
けて前記第１導電型領域より高濃度で前記第１の不純物
濃度より低濃度の第２の不純物濃度を有して設けられた
第２の第１導電型拡散層及び前記第２の第１導電型拡散
層の底面から前記第２の第２導電型拡散層の底面より深
い第２の深さにかけて前記第２の不純物濃度より高濃度
の第３の不純物濃度を有して設けられた第３の第１導電
型拡散層を備え、前記読み出しゲートは前記第２の第１
導電型拡散層をゲート絶縁膜を介して横断する読み出し
ゲート電極を有してなることを特徴とする固体撮像装
置。 - 【請求項２】 第１の第２導電型拡散層の表面部に第４
の第１導電型拡散層が設けられている請求項１記載の固
体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133684A JP2897689B2 (ja) | 1995-05-31 | 1995-05-31 | 固体撮像装置 |
| US08/806,475 US5907356A (en) | 1995-05-31 | 1997-02-26 | Solid-state image pickup device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133684A JP2897689B2 (ja) | 1995-05-31 | 1995-05-31 | 固体撮像装置 |
| US08/806,475 US5907356A (en) | 1995-05-31 | 1997-02-26 | Solid-state image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330561A JPH08330561A (ja) | 1996-12-13 |
| JP2897689B2 true JP2897689B2 (ja) | 1999-05-31 |
Family
ID=26467973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7133684A Expired - Fee Related JP2897689B2 (ja) | 1995-05-31 | 1995-05-31 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5907356A (ja) |
| JP (1) | JP2897689B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436802B1 (ko) | 1999-10-08 | 2004-06-23 | 후지 샤신 필름 가부시기가이샤 | 고체촬상소자 |
| US6965408B2 (en) * | 2000-02-28 | 2005-11-15 | Canon Kabushiki Kaisha | Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit |
| JP5508356B2 (ja) * | 2011-07-26 | 2014-05-28 | シャープ株式会社 | 固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150960A (ja) * | 1986-12-15 | 1988-06-23 | Nec Corp | 固体撮像素子 |
| JP3097121B2 (ja) * | 1990-09-27 | 2000-10-10 | ソニー株式会社 | 電荷／電圧変換効率の測定方法 |
| JP2644937B2 (ja) * | 1991-09-20 | 1997-08-25 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
| KR970007711B1 (ko) * | 1993-05-18 | 1997-05-15 | 삼성전자 주식회사 | 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치 |
-
1995
- 1995-05-31 JP JP7133684A patent/JP2897689B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-26 US US08/806,475 patent/US5907356A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5907356A (en) | 1999-05-25 |
| JPH08330561A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192954B1 (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
| KR0168902B1 (ko) | 고체 촬상장치 | |
| KR920010830B1 (ko) | 인터라인형 전하 전송 촬상 소자 및 촬상장치 | |
| US6023293A (en) | Active type solid-state imaging device | |
| US4527182A (en) | Semiconductor photoelectric converter making excessive charges flow vertically | |
| US5114865A (en) | Method of manufacturing a solid-state image sensing device having an overflow drain structure | |
| JP5243984B2 (ja) | 電子増倍機能内蔵型の固体撮像素子 | |
| JP2007299840A (ja) | Ｃｃｄ型固体撮像素子及びその製造方法 | |
| JPH0518465B2 (ja) | ||
| US7052929B2 (en) | Solid state image pickup device capable of suppressing smear | |
| US6760073B1 (en) | Solid-state image sensor | |
| US8525242B2 (en) | Solid-state image pickup device and driving method of solid-state image pickup device | |
| JP3394308B2 (ja) | 固体撮像装置 | |
| JP3695748B2 (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
| JP2897689B2 (ja) | 固体撮像装置 | |
| JP3052560B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
| EP0487989B1 (en) | Solid-state imaging device | |
| JP2001057421A (ja) | 固体撮像装置 | |
| JPH0425714B2 (ja) | ||
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP3180742B2 (ja) | Ｃｃｄ型固体撮像装置及びその製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP2666684B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
| JP2853779B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |
|
| LAPS | Cancellation because of no payment of annual fees |