JPH0518465B2 - - Google Patents
Info
- Publication number
- JPH0518465B2 JPH0518465B2 JP60268430A JP26843085A JPH0518465B2 JP H0518465 B2 JPH0518465 B2 JP H0518465B2 JP 60268430 A JP60268430 A JP 60268430A JP 26843085 A JP26843085 A JP 26843085A JP H0518465 B2 JPH0518465 B2 JP H0518465B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- layer
- electrode
- electrodes
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000010408 sweeping Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は固体撮像素子に関し、特に固定パタ
ーンノイズの低減と垂直方向の電荷転送効率の改
善を図ることができる固体撮像素子に関するもの
である。
ーンノイズの低減と垂直方向の電荷転送効率の改
善を図ることができる固体撮像素子に関するもの
である。
［従来の技術］
近来の固体撮像素子の高集積化は著しく、１画
素の占める面積も微細化され、それに伴つた高感
度化が要求されてきている。このような高感度化
の要求を満足するものとして、M.Kimata et al.
によるISSCC（インターナシヨナル ソリツドス
テート サーキツト コンフアレンス）の1985年
のダイジエスト オブ テクニカル ペーパーズ
（DIGEST OF TECHNICAL PAPERS）の２
月号の100頁に開示されているような電荷掃き寄
せ素子型の固体撮像素子が開発されている。この
電荷掃き寄せ素子型の固体撮像素子は、１水平線
に対応する光電変換素子から読出された信号電荷
が１水平期間内に垂直転送素子（垂直CCD）を
介して水平転送素子（水平CCD）の近傍にまで
掃き寄せられ、水平帰線期間中に水平CCDに転
送されて次の１水平期間に順次読出される方式で
ある。この方式によると垂直方向の電荷転送手段
（垂直CCD）のチヤンネル幅を非常に狭くしても
多くの信号電荷を転送することができ、それによ
り１画素における開口率（光電変換素子の占める
面積と１画素の面積との比）を大きくすることが
できる。
素の占める面積も微細化され、それに伴つた高感
度化が要求されてきている。このような高感度化
の要求を満足するものとして、M.Kimata et al.
によるISSCC（インターナシヨナル ソリツドス
テート サーキツト コンフアレンス）の1985年
のダイジエスト オブ テクニカル ペーパーズ
（DIGEST OF TECHNICAL PAPERS）の２
月号の100頁に開示されているような電荷掃き寄
せ素子型の固体撮像素子が開発されている。この
電荷掃き寄せ素子型の固体撮像素子は、１水平線
に対応する光電変換素子から読出された信号電荷
が１水平期間内に垂直転送素子（垂直CCD）を
介して水平転送素子（水平CCD）の近傍にまで
掃き寄せられ、水平帰線期間中に水平CCDに転
送されて次の１水平期間に順次読出される方式で
ある。この方式によると垂直方向の電荷転送手段
（垂直CCD）のチヤンネル幅を非常に狭くしても
多くの信号電荷を転送することができ、それによ
り１画素における開口率（光電変換素子の占める
面積と１画素の面積との比）を大きくすることが
できる。
第３図は従来の電荷掃き寄せ素子（CSD：
Charge Sweep Device）型の固体撮像素子の平
面図である。図において、１画素は、入射光を信
号電荷に変換するためのたとえばｐ−ｎ接合で形
成される光電変換素子２２と、光電変換素子２２
からの信号電荷を選択的に読出すためのトラスフ
アゲート２６と、トランスフアゲート２６を介し
て与えられた信号電荷を垂直方向に転送するため
の転送電極２３または２４とから構成される。ト
ランスフアゲート２６の電極と垂直方向へ信号電
荷を転送すための転送電極２３，２４は共用され
ている。また、１列（水平方向）に接続される光
電変換素子２２を選択するための信号の通路とな
る走査線２１は、コンタクト孔２５を介して転送
電極２３，２４に接続される。このCSD型の固
体撮像素子の動作は前述の先行技術文献または木
股他によるテレビジヨン学会技術報告TEBS101
−6ED841の31頁に詳しく開示されている。簡単
に説明すると、１本の走査線２１により選択され
た１列の光電変換素子２２からの信号電荷は、ト
ランスフアゲート２６を介して垂直の転送チヤン
ネル３に読出され垂直方向に転送される。この垂
直方向への信号電荷の転送は１水平期間の間行な
われ、水平帰線期間に水平CCDへ読出される。
この電荷掃き寄せ素子型の固体撮像素子の最大の
利点は、転送チヤンネル部の幅を細くできること
である。すなわち、１垂直転送素子全体を１つと
して、この中に１つの光電変換素子からの信号電
荷のみが読出されるように構成されているので、
チヤンネル幅を狭くしても十分な転送電荷量を得
ることができる。さらに詳しく言えば、垂直電荷
転送素子（CSD）におけるポテンシヤル井戸は
その長さが１垂直線分になるので、チヤンネル幅
を非常に狭くしてもポテンシヤル井戸は十分大き
な面積となり、十分な転送電荷量を得ることがで
きる。
Charge Sweep Device）型の固体撮像素子の平
面図である。図において、１画素は、入射光を信
号電荷に変換するためのたとえばｐ−ｎ接合で形
成される光電変換素子２２と、光電変換素子２２
からの信号電荷を選択的に読出すためのトラスフ
アゲート２６と、トランスフアゲート２６を介し
て与えられた信号電荷を垂直方向に転送するため
の転送電極２３または２４とから構成される。ト
ランスフアゲート２６の電極と垂直方向へ信号電
荷を転送すための転送電極２３，２４は共用され
ている。また、１列（水平方向）に接続される光
電変換素子２２を選択するための信号の通路とな
る走査線２１は、コンタクト孔２５を介して転送
電極２３，２４に接続される。このCSD型の固
体撮像素子の動作は前述の先行技術文献または木
股他によるテレビジヨン学会技術報告TEBS101
−6ED841の31頁に詳しく開示されている。簡単
に説明すると、１本の走査線２１により選択され
た１列の光電変換素子２２からの信号電荷は、ト
ランスフアゲート２６を介して垂直の転送チヤン
ネル３に読出され垂直方向に転送される。この垂
直方向への信号電荷の転送は１水平期間の間行な
われ、水平帰線期間に水平CCDへ読出される。
この電荷掃き寄せ素子型の固体撮像素子の最大の
利点は、転送チヤンネル部の幅を細くできること
である。すなわち、１垂直転送素子全体を１つと
して、この中に１つの光電変換素子からの信号電
荷のみが読出されるように構成されているので、
チヤンネル幅を狭くしても十分な転送電荷量を得
ることができる。さらに詳しく言えば、垂直電荷
転送素子（CSD）におけるポテンシヤル井戸は
その長さが１垂直線分になるので、チヤンネル幅
を非常に狭くしてもポテンシヤル井戸は十分大き
な面積となり、十分な転送電荷量を得ることがで
きる。
［発明が解決しようとする問題点］
第４図は第３図に示される固体撮像素子の各部
の断面構造を示す図であり、第４図ａは第３図の
Ａ−A′線に沿つた断面構造を示し、第４図ｂは
Ｂ−B′線に沿つた断面構造を示す。第４図ａに
おいて、ｐ形半導体基板１上に電荷転送通路とな
る埋込み型の転送チヤンネル３が形成されてお
り、この転送チヤンネルはn-形不純物拡散層か
らなつている。転送チヤンネル３上にゲート絶縁
膜２７を介して転送動作を制御するための転送電
極２３が形成されている。また、ｐ形半導体基板
１上に光電変換素子２２が形成されている。さら
に、隣接する素子間を電気的に分離するために素
子分離用の厚い酸化膜３１およびp+形不純物拡
散層３２が形成されている。第４図ｂは、第４図
ａと同様な構造を有しているが、光電変換素子２
２と転送チヤンネル３間にはトランスフアゲート
２６が形成されているため、素子分離用のp+形
不純物拡散層が形成されていない。また、転送電
極２３上に光電変換素子２２を選択するための走
査線２１がコンタクト孔２５を介して転送電極２
３に接続されている。
の断面構造を示す図であり、第４図ａは第３図の
Ａ−A′線に沿つた断面構造を示し、第４図ｂは
Ｂ−B′線に沿つた断面構造を示す。第４図ａに
おいて、ｐ形半導体基板１上に電荷転送通路とな
る埋込み型の転送チヤンネル３が形成されてお
り、この転送チヤンネルはn-形不純物拡散層か
らなつている。転送チヤンネル３上にゲート絶縁
膜２７を介して転送動作を制御するための転送電
極２３が形成されている。また、ｐ形半導体基板
１上に光電変換素子２２が形成されている。さら
に、隣接する素子間を電気的に分離するために素
子分離用の厚い酸化膜３１およびp+形不純物拡
散層３２が形成されている。第４図ｂは、第４図
ａと同様な構造を有しているが、光電変換素子２
２と転送チヤンネル３間にはトランスフアゲート
２６が形成されているため、素子分離用のp+形
不純物拡散層が形成されていない。また、転送電
極２３上に光電変換素子２２を選択するための走
査線２１がコンタクト孔２５を介して転送電極２
３に接続されている。
第５図は同一のゲート電圧に対する埋込み型転
送チヤンネルの幅とそこに形成されるチヤンネル
ポテンシヤルとの関係を示す図である。この図か
らわかるように、転送チヤンネルの幅が狭くなれ
ばそこに形成されるチヤンネルポテンシヤルも低
くなる。この原因は、チヤンネルカツト用のp+
形不純物拡散層３２からの不純物の横方向の拡散
により、埋込まれた転送チヤンネル３の不純物濃
度が補償されることによると考えられている。こ
れは特に転送チヤンネル３の幅が狭くなつた場合
顕著となる。しかし、第４図ａ，ｂからわかるよ
うに、トランスフアゲート２６に接続されるn-
形不純物拡散層の転送チヤンネル３においては片
側からのみp+形不純物拡散層３２の影響を受け
るのに対し、それ以外の部分においては両側から
p+形不純物拡散層３２の影響を受けることにな
る。
送チヤンネルの幅とそこに形成されるチヤンネル
ポテンシヤルとの関係を示す図である。この図か
らわかるように、転送チヤンネルの幅が狭くなれ
ばそこに形成されるチヤンネルポテンシヤルも低
くなる。この原因は、チヤンネルカツト用のp+
形不純物拡散層３２からの不純物の横方向の拡散
により、埋込まれた転送チヤンネル３の不純物濃
度が補償されることによると考えられている。こ
れは特に転送チヤンネル３の幅が狭くなつた場合
顕著となる。しかし、第４図ａ，ｂからわかるよ
うに、トランスフアゲート２６に接続されるn-
形不純物拡散層の転送チヤンネル３においては片
側からのみp+形不純物拡散層３２の影響を受け
るのに対し、それ以外の部分においては両側から
p+形不純物拡散層３２の影響を受けることにな
る。
第６図ａ，ｂは第３図のＣ−C′線に沿つた断面
構造およびそこに形成されるポテンシヤルの様子
を示す図である。これらの図からわかるように、
トランスフアゲート２６に接続される部分（通
常、転送電極２３，２４のほぼ中央付近）におい
ては、狭チヤンネル効果が他の部分より小さいの
で、その部分において深いポテンシヤル井戸３４
が形成される。このため、この深いポテンシヤル
井戸３４に捕獲された電荷は転送に寄与すること
ができず、読み残し電荷QRが生じて転送効率が
悪化するという問題点があつた。
構造およびそこに形成されるポテンシヤルの様子
を示す図である。これらの図からわかるように、
トランスフアゲート２６に接続される部分（通
常、転送電極２３，２４のほぼ中央付近）におい
ては、狭チヤンネル効果が他の部分より小さいの
で、その部分において深いポテンシヤル井戸３４
が形成される。このため、この深いポテンシヤル
井戸３４に捕獲された電荷は転送に寄与すること
ができず、読み残し電荷QRが生じて転送効率が
悪化するという問題点があつた。
また、従来の固体撮像素子では、転送電極２
３，２４がたとえばポリシリコンなどの材料で形
成され、転送電極２３が第１層のポリシリコン
で、転送電極２４が第２層のポリシリコンで形成
されているが、トランスフアゲート２６の電極は
転送電極２３，２４と共用されている。このた
め、トランスフアゲート２６の電極は第１層の転
送電極２３と第２層の転送電極２４で交互に形成
されることになる。したがつて、第１層の転送電
極２３と第２層の転送電極２４間でマスク合わせ
ずれや加工寸法差がゲート絶縁膜２７の膜厚差が
大きいと、転送電極２３と共用されるトランスフ
アゲート２６と転送電極２４と共用されるトラン
スフアゲート２６間でトランジスタ特性に差が生
じる。この差により光電変換素子２２の信号電荷
に差が生じ、均一な像を撮像しても１水平ライン
ごとに交互に出力の差が見られる固定パターンノ
イズが生じるという問題点があつた。
３，２４がたとえばポリシリコンなどの材料で形
成され、転送電極２３が第１層のポリシリコン
で、転送電極２４が第２層のポリシリコンで形成
されているが、トランスフアゲート２６の電極は
転送電極２３，２４と共用されている。このた
め、トランスフアゲート２６の電極は第１層の転
送電極２３と第２層の転送電極２４で交互に形成
されることになる。したがつて、第１層の転送電
極２３と第２層の転送電極２４間でマスク合わせ
ずれや加工寸法差がゲート絶縁膜２７の膜厚差が
大きいと、転送電極２３と共用されるトランスフ
アゲート２６と転送電極２４と共用されるトラン
スフアゲート２６間でトランジスタ特性に差が生
じる。この差により光電変換素子２２の信号電荷
に差が生じ、均一な像を撮像しても１水平ライン
ごとに交互に出力の差が見られる固定パターンノ
イズが生じるという問題点があつた。
この発明は上記のような問題点を解消するため
になされたもので、１水平ラインごとに見られる
固定パターンノイズを低減することができ、さら
に上述のようなポテンシヤル井戸の電荷転送効率
に対する悪影響を除去して電荷転送損失を小さく
できる固体撮像素子を得ることを目的とする。
になされたもので、１水平ラインごとに見られる
固定パターンノイズを低減することができ、さら
に上述のようなポテンシヤル井戸の電荷転送効率
に対する悪影響を除去して電荷転送損失を小さく
できる固体撮像素子を得ることを目的とする。
［問題点を解決するための手段］
この発明に係る固体撮像素子は、垂直方向の転
送素子の転送電極を第１層の転送電極と第２層の
転送電極とを交互に配列して構成し、第１層の転
送電極は、その一方側に配置された第２層の転送
電極と絶縁され、その他方側に配置された第２層
の転送電極と接続されるようにし、その接続の組
み合せは、電荷転送方向に対し前方にある転送電
極の方が電極下の転送チヤンネルのポテンシヤル
深さが深くなるように配置されており、各第１層
の転送電極または各第２層の転送電極のいずれか
一方が対応する各トランスフアゲートの電極と共
用されるようにこの対応する各トランスフアゲー
トの電極と一体的に構成されるようにしたもので
ある。
送素子の転送電極を第１層の転送電極と第２層の
転送電極とを交互に配列して構成し、第１層の転
送電極は、その一方側に配置された第２層の転送
電極と絶縁され、その他方側に配置された第２層
の転送電極と接続されるようにし、その接続の組
み合せは、電荷転送方向に対し前方にある転送電
極の方が電極下の転送チヤンネルのポテンシヤル
深さが深くなるように配置されており、各第１層
の転送電極または各第２層の転送電極のいずれか
一方が対応する各トランスフアゲートの電極と共
用されるようにこの対応する各トランスフアゲー
トの電極と一体的に構成されるようにしたもので
ある。
［作用］
この発明においては、すべてのトランスフアゲ
ートの電極が同一層の転送電極で形成されるの
で、各トランスフアゲートの特性が揃い１水平ラ
インごとの固定パターンノイズがなくなる。ま
た、第１層の転送電極は、その一方側に配置され
た第２層の転送電極と絶縁され、その他方側に配
置された第２層の転送電極と接続され、その接続
の組み合せは、電荷転送方向に対し前方にある転
送電極の方が、電極下の転送チヤネルのポテンシ
ヤル深さが深くなるように配置されておるので、
転送チヤネルのポテンシヤル深さが電荷転送方向
に沿つて深くなつており、トランスフアゲートの
電極と共用される転送電極下の転送チヤンネルに
形成されるポテンシヤルの井戸の電荷転送効率に
対する悪影響を除去して、電荷転送損失を小さく
できる。
ートの電極が同一層の転送電極で形成されるの
で、各トランスフアゲートの特性が揃い１水平ラ
インごとの固定パターンノイズがなくなる。ま
た、第１層の転送電極は、その一方側に配置され
た第２層の転送電極と絶縁され、その他方側に配
置された第２層の転送電極と接続され、その接続
の組み合せは、電荷転送方向に対し前方にある転
送電極の方が、電極下の転送チヤネルのポテンシ
ヤル深さが深くなるように配置されておるので、
転送チヤネルのポテンシヤル深さが電荷転送方向
に沿つて深くなつており、トランスフアゲートの
電極と共用される転送電極下の転送チヤンネルに
形成されるポテンシヤルの井戸の電荷転送効率に
対する悪影響を除去して、電荷転送損失を小さく
できる。
［実施例］
以下、この発明の実施例を図について説明す
る。なお、この実施例の説明において、従来の技
術の説明と重複する部分については適宜その説明
を省略する。
る。なお、この実施例の説明において、従来の技
術の説明と重複する部分については適宜その説明
を省略する。
第１図はこの発明の実施例である固体撮像素子
の平面図である。この実施例の構成が第３図の構
成と異なる点は以下の点である。すなわち、信号
電荷を垂直方向に転送するための転送電極１１，
１２が交互に配列されており、たとえば転送電極
１１は第１層のポリンシリコンで形成され、転送
電極１２は第２層のポリシリコンで形成されてい
る。また、光電変換素子２２からの信号電荷を読
出すためのトランスフアゲート２６の電極は、同
一層の転送電極１２で形成されてこの転送電極と
共用されている。また、１水平方向の光電変換素
子２２を選択するための信号の通路となる走査線
２１は、転送電極１１と１２との共通コンタクト
孔１３により、転送電極１１，１２に接続されて
いる。このように、この実施例においてはトラン
スフアゲート２６の電極は同一層の転送電極１２
で形成されるためトランスフアゲート２６のトラ
ンジスタ特性が揃い、従来例で見られる固定パタ
ーンノイズは低減される。
の平面図である。この実施例の構成が第３図の構
成と異なる点は以下の点である。すなわち、信号
電荷を垂直方向に転送するための転送電極１１，
１２が交互に配列されており、たとえば転送電極
１１は第１層のポリンシリコンで形成され、転送
電極１２は第２層のポリシリコンで形成されてい
る。また、光電変換素子２２からの信号電荷を読
出すためのトランスフアゲート２６の電極は、同
一層の転送電極１２で形成されてこの転送電極と
共用されている。また、１水平方向の光電変換素
子２２を選択するための信号の通路となる走査線
２１は、転送電極１１と１２との共通コンタクト
孔１３により、転送電極１１，１２に接続されて
いる。このように、この実施例においてはトラン
スフアゲート２６の電極は同一層の転送電極１２
で形成されるためトランスフアゲート２６のトラ
ンジスタ特性が揃い、従来例で見られる固定パタ
ーンノイズは低減される。
第２図ａは第１図のＣ−C′線に沿つた断面構造
を示す図である。図において、転送電極１１は、
その一方側に配置された転送電極１２とはゲート
絶縁膜２７により絶縁されており、その他方側に
配置された転送電極１２とは前述したように共通
コンタクト孔１３で接続されている。第２図ｂは
電荷転送方向に沿つた、転送チヤンネル３に形成
されるポテンシヤルの様子を示す図である。第２
図ａ，ｂからわかるように、従来例と同様にトラ
ンスフアゲート２６に接続される部分の転送チヤ
ンネル３にポテンシヤルの井戸３４０が形成され
ている。但し、この実施例では、ポテンシヤルの
井戸３４０は転送電極１２下に形成されるので、
転送電極１１，１２に垂直方向の転送パルスが印
加されると転送チヤンネル３のポテンシヤルは第
２図ｂの破線部のようになり信号電荷は完全に転
送される。つまり、この実施例ではポテンシヤル
の井戸３４０は電荷転送効率に悪影響を及ぼさな
い。
を示す図である。図において、転送電極１１は、
その一方側に配置された転送電極１２とはゲート
絶縁膜２７により絶縁されており、その他方側に
配置された転送電極１２とは前述したように共通
コンタクト孔１３で接続されている。第２図ｂは
電荷転送方向に沿つた、転送チヤンネル３に形成
されるポテンシヤルの様子を示す図である。第２
図ａ，ｂからわかるように、従来例と同様にトラ
ンスフアゲート２６に接続される部分の転送チヤ
ンネル３にポテンシヤルの井戸３４０が形成され
ている。但し、この実施例では、ポテンシヤルの
井戸３４０は転送電極１２下に形成されるので、
転送電極１１，１２に垂直方向の転送パルスが印
加されると転送チヤンネル３のポテンシヤルは第
２図ｂの破線部のようになり信号電荷は完全に転
送される。つまり、この実施例ではポテンシヤル
の井戸３４０は電荷転送効率に悪影響を及ぼさな
い。
しかしながら、転送チヤンネル３の幅をさらに
狭くしたり、転送電極１１，１２に印加する電圧
を下げたりすると、ポテンシヤルの井戸３４０が
転送電極１１，１２に電圧を印加して転送チヤン
ネル３に生じるポテンシヤル差よりも深くなり、
従来例と同様にポテンシヤルの井戸３４０に電荷
が捕獲され、電荷の転送効率が悪化する。そのと
きは、第２図ｃに示すように、n-型の埋込まれ
た転送チヤンネル３に対してp+形不純物層１６
を転送電極１２下に形成すればよい。このp+形
不純物層１６は、たとえばイオン注入法により第
１層の転送電極１１をマスクとしてセルフアライ
ンで第２層の転送電極１２下の転送チヤンネル３
に形成することができる。p+形不純物層１６は
転送チヤンネル３のポテンシヤルを高くする働き
があるので、ポテンシヤルの井戸３４０を浅くし
たり、さらにはなくすことができる。また、転送
電極１１，１２下のゲート絶縁膜２７の膜厚を薄
くすると転送チヤンネル３のポテンシヤルを高く
することができるので、転送電極１２下のゲート
絶縁膜２７の膜厚を転送電極１１下のゲート絶縁
膜２７の膜厚より薄くすることによつても上記と
同様の効果が得られる。このように、転送チヤン
ネル３のトランスフアゲート２６との接続部にで
きるポテンシヤルの井戸の深さを、転送チヤンネ
ル３への不純物層の導入や第１層および第２層の
転送電極間でゲート絶縁膜の膜厚を変えることに
より制御して電荷転送損失を小さくでき、転送効
率を改善することができる。
狭くしたり、転送電極１１，１２に印加する電圧
を下げたりすると、ポテンシヤルの井戸３４０が
転送電極１１，１２に電圧を印加して転送チヤン
ネル３に生じるポテンシヤル差よりも深くなり、
従来例と同様にポテンシヤルの井戸３４０に電荷
が捕獲され、電荷の転送効率が悪化する。そのと
きは、第２図ｃに示すように、n-型の埋込まれ
た転送チヤンネル３に対してp+形不純物層１６
を転送電極１２下に形成すればよい。このp+形
不純物層１６は、たとえばイオン注入法により第
１層の転送電極１１をマスクとしてセルフアライ
ンで第２層の転送電極１２下の転送チヤンネル３
に形成することができる。p+形不純物層１６は
転送チヤンネル３のポテンシヤルを高くする働き
があるので、ポテンシヤルの井戸３４０を浅くし
たり、さらにはなくすことができる。また、転送
電極１１，１２下のゲート絶縁膜２７の膜厚を薄
くすると転送チヤンネル３のポテンシヤルを高く
することができるので、転送電極１２下のゲート
絶縁膜２７の膜厚を転送電極１１下のゲート絶縁
膜２７の膜厚より薄くすることによつても上記と
同様の効果が得られる。このように、転送チヤン
ネル３のトランスフアゲート２６との接続部にで
きるポテンシヤルの井戸の深さを、転送チヤンネ
ル３への不純物層の導入や第１層および第２層の
転送電極間でゲート絶縁膜の膜厚を変えることに
より制御して電荷転送損失を小さくでき、転送効
率を改善することができる。
なお、上記実施例では、トランスフアゲート２
６の電極と共用される転送電極１２を第２層のポ
リシリコンで形成したが、これを第１層のポリシ
リコンで形成するようにしてもよい。この場合
は、n-形の埋込まれた転送チヤンネル３に対し
てｎ形不純物層（図示せず）を転送電極１１下に
形成することによりポテンシヤルの井戸３４０を
浅くしたり無くすことができる。
６の電極と共用される転送電極１２を第２層のポ
リシリコンで形成したが、これを第１層のポリシ
リコンで形成するようにしてもよい。この場合
は、n-形の埋込まれた転送チヤンネル３に対し
てｎ形不純物層（図示せず）を転送電極１１下に
形成することによりポテンシヤルの井戸３４０を
浅くしたり無くすことができる。
［発明の効果］
以上のようにこの発明によれば、垂直方向の転
送素子の転送電極を第１層の転送電極と第２層の
転送電極とを交互に配列して構成し、第１層の転
送電極は、その一方側に配置された第２層の転送
電極と絶縁され、その他方側に配置された第２層
の転送電極と接続されるようにしその接続の組み
合せは、電荷転送方向に対し前方にある転送電極
の方が電極下の転送チヤネルのポテンシヤル深さ
が深くなるように配置されており、各第１層の転
送電極または各第２層の転送電極のいずれか一方
が対応する各トランスフアゲートの電極と共用さ
れるようにこの対応する各トランスフアゲートの
電極と一体的に構成されるようにしたので、すべ
てのトランスフアゲートの電極が同一層の転送電
極で形成されトランスフアゲートのトランジスタ
特性が揃う。このため、固定パターンノイズを低
減することができるとともに電荷転送損失を小さ
くできる固体撮像素子を得ることができる。
送素子の転送電極を第１層の転送電極と第２層の
転送電極とを交互に配列して構成し、第１層の転
送電極は、その一方側に配置された第２層の転送
電極と絶縁され、その他方側に配置された第２層
の転送電極と接続されるようにしその接続の組み
合せは、電荷転送方向に対し前方にある転送電極
の方が電極下の転送チヤネルのポテンシヤル深さ
が深くなるように配置されており、各第１層の転
送電極または各第２層の転送電極のいずれか一方
が対応する各トランスフアゲートの電極と共用さ
れるようにこの対応する各トランスフアゲートの
電極と一体的に構成されるようにしたので、すべ
てのトランスフアゲートの電極が同一層の転送電
極で形成されトランスフアゲートのトランジスタ
特性が揃う。このため、固定パターンノイズを低
減することができるとともに電荷転送損失を小さ
くできる固体撮像素子を得ることができる。
第１図はこの発明の実施例である固体撮像素子
の平面図である。第２図ａは第１図のＣ−C′線に
沿つた断面構造を示す図であり、第２図ｂは電荷
転送方向に沿つた、転送チヤンネルに形成される
ポテンシヤルの様子を示す図であり、第２図ｃは
この発明の他の実施例である固体撮像素子の電荷
転送方向に沿つた断面構造を示す図である。第３
図は従来のCSD型の固体撮像素子の平面図であ
る。第４図ａは第３図のＡ−A′線に沿つた断面
構造を示す図であり、第４図ｂは第３図のＢ−
B′線に沿つた断面構造を示す図である。第５図
は同一のゲート電圧に対する埋込み型転送チヤン
ネルの幅とそこに形成されるチヤンネルポテンシ
ヤルとの関係を示す図である。第６図ａは第３図
のＣ−C′線に沿つた断面構造を示す図であり、第
６図ｂは電荷転送方向に沿つた、転送チヤンネル
に形成されるポテンシヤルの様子を示す図であ
る。 図において、１はｐ形半導体基板、３は転送チ
ヤンネル、１１，１２，２３，２４は転送電極、
１３は共通コンタクト孔、２５はコンタクト孔、
１６はp+形不純物層、２１は走査線、２２は光
電変換素子、２６はトランスフアゲート、２７は
ゲート絶縁膜、３１は厚い酸化膜、３２はp+形
不純物拡散層、３４，３４０はポテンシヤルの井
戸である。なお、各図中同一符号は同一または相
当部分を示す。
の平面図である。第２図ａは第１図のＣ−C′線に
沿つた断面構造を示す図であり、第２図ｂは電荷
転送方向に沿つた、転送チヤンネルに形成される
ポテンシヤルの様子を示す図であり、第２図ｃは
この発明の他の実施例である固体撮像素子の電荷
転送方向に沿つた断面構造を示す図である。第３
図は従来のCSD型の固体撮像素子の平面図であ
る。第４図ａは第３図のＡ−A′線に沿つた断面
構造を示す図であり、第４図ｂは第３図のＢ−
B′線に沿つた断面構造を示す図である。第５図
は同一のゲート電圧に対する埋込み型転送チヤン
ネルの幅とそこに形成されるチヤンネルポテンシ
ヤルとの関係を示す図である。第６図ａは第３図
のＣ−C′線に沿つた断面構造を示す図であり、第
６図ｂは電荷転送方向に沿つた、転送チヤンネル
に形成されるポテンシヤルの様子を示す図であ
る。 図において、１はｐ形半導体基板、３は転送チ
ヤンネル、１１，１２，２３，２４は転送電極、
１３は共通コンタクト孔、２５はコンタクト孔、
１６はp+形不純物層、２１は走査線、２２は光
電変換素子、２６はトランスフアゲート、２７は
ゲート絶縁膜、３１は厚い酸化膜、３２はp+形
不純物拡散層、３４，３４０はポテンシヤルの井
戸である。なお、各図中同一符号は同一または相
当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１導電形の半導体基板と、 前記半導体基板上に形成される複数個の光電変
換素子と、 前記半導体基板上に前記各光電変換素子に対応
して形成され、該対応する光電変換素子からの信
号電荷を選択的に読出すためのトランスフアゲー
トと、 前記半導体基板上に形成され、前記トランスフ
アゲートからの信号電荷を受けて予め定められた
方向へはきよせ転送するための転送素子と、 前記光電変換素子と前記転送素子とを分離する
ための、第１導電形の高濃度不純物層を含む分離
領域とを備え、 前記転送素子は、 前記半導体基板上に形成され、与えられた信号
電荷の転送通路となる第２導電形の転送チヤンネ
ルと、 前記転送チヤンネル上に形成される絶縁膜と、 前記絶縁膜上に形成され、前記転送チヤンネル
内の信号電荷を制御する転送電極とから構成さ
れ、 前記転送電極は、第１層の転送電極と第２層の
転送電極とが交互に配列されて構成され、 前記第１層の転送電極は、その一方側に配置さ
れた前記第２層の転送電極と絶縁され、その他方
側に配置された前記第２層の転送電極とはコンタ
クト孔で接続されており、 かつ前記接続された第１層の転送電極と第２層
の転送電極とは、転送電極下の転送チヤネルのポ
テンシヤル深さが、電荷転送方向に対し前方にあ
る転送電極の方が深くなるように組み合せ配置さ
れており 前記各第１層の転送電極または前記各第２層の
転送電極のいずれか一方が前記各トランスフアゲ
ートの電極と共用されるように対応する各トラン
スフアゲートと一体的に構成されることを特徴と
する固体撮像素子。 ２ さらに、前記第１層の転送電極をマスクとし
て前記第２層の転送電極下の前記転送チヤンネル
に形成される第１導電形の高濃度不純物層または
第２導電形の不純物層を備える特許請求の範囲第
１項記載の固体撮像素子。 ３ 前記絶縁膜の厚さは前記第１層の転送電極下
と前記第２層の転送電極下で異なる特許請求の範
囲第１項記載の固体撮像素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268430A JPS62126667A (ja) | 1985-11-27 | 1985-11-27 | 固体撮像素子 |
| DE19863640434 DE3640434A1 (de) | 1985-11-27 | 1986-11-27 | Festkoerperbildsensor |
| US07/262,056 US5040038A (en) | 1985-11-27 | 1988-10-24 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268430A JPS62126667A (ja) | 1985-11-27 | 1985-11-27 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62126667A JPS62126667A (ja) | 1987-06-08 |
| JPH0518465B2 true JPH0518465B2 (ja) | 1993-03-12 |
Family
ID=17458380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60268430A Granted JPS62126667A (ja) | 1985-11-27 | 1985-11-27 | 固体撮像素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5040038A (ja) |
| JP (1) | JPS62126667A (ja) |
| DE (1) | DE3640434A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618267B2 (ja) * | 1986-10-28 | 1994-03-09 | 株式会社東芝 | 固体撮像装置 |
| US4752829A (en) * | 1986-12-29 | 1988-06-21 | Fairchild Weston Systems, Inc. | Multipacket charge transfer image sensor and method |
| US5235198A (en) * | 1989-11-29 | 1993-08-10 | Eastman Kodak Company | Non-interlaced interline transfer CCD image sensing device with simplified electrode structure for each pixel |
| US5410349A (en) * | 1990-07-06 | 1995-04-25 | Fuji Photo Film Co., Ltd. | Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out |
| JPH0828497B2 (ja) * | 1990-07-19 | 1996-03-21 | 株式会社東芝 | 固体撮像装置 |
| JP2727770B2 (ja) * | 1991-01-23 | 1998-03-18 | 日本電気株式会社 | 固体撮像装置 |
| KR100209758B1 (ko) * | 1996-06-26 | 1999-07-15 | 구본준 | 고체 촬상 소자 및 그의 제조 방법 |
| JP3280288B2 (ja) * | 1996-09-12 | 2002-04-30 | シャープ株式会社 | 固体撮像装置、その製造方法、およびその駆動方法 |
| JP3148158B2 (ja) * | 1997-09-03 | 2001-03-19 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| US6472653B1 (en) * | 1999-03-22 | 2002-10-29 | Sarnoff Corporation | Method and apparatus to extend dynamic range of time delay and integrate charge coupled devices |
| JP2004140258A (ja) * | 2002-10-18 | 2004-05-13 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| US20070210342A1 (en) * | 2003-02-26 | 2007-09-13 | Dialog Imaging Systems Gmbh | Vertical charge transfer active pixel sensor |
| US20040164321A1 (en) * | 2003-02-26 | 2004-08-26 | Dialog Semiconductor | Vertical charge transfer active pixel sensor |
| US10741593B1 (en) * | 2019-05-24 | 2020-08-11 | Omnivision Technologies, Inc. | Vertical transfer gate storage for a global shutter in an image sensor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001861A (en) * | 1973-10-12 | 1977-01-04 | The United States Of America As Represented By The Secretary Of The Navy | Double-layer, polysilicon, two-phase, charge coupled device |
| JPS5875382A (ja) * | 1981-07-20 | 1983-05-07 | Sony Corp | 固体撮像装置 |
| JPS5848464A (ja) * | 1981-09-17 | 1983-03-22 | Nec Corp | 電荷転送装置 |
| JPS58184760A (ja) * | 1982-04-22 | 1983-10-28 | Sony Corp | 電荷転送素子 |
| JPS58210663A (ja) * | 1982-06-01 | 1983-12-07 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS5931056A (ja) * | 1982-08-13 | 1984-02-18 | Mitsubishi Electric Corp | 固体撮像素子 |
| US4580155A (en) * | 1982-12-21 | 1986-04-01 | Northern Telecom Limited | Deep depletion CCD imager |
| FR2577340B1 (fr) * | 1985-02-12 | 1987-03-06 | Thomson Csf | Dispositif de lecture avec accumulation de charges de detecteurs photosensibles |
| US4758895A (en) * | 1985-11-12 | 1988-07-19 | Rca Corporation | Storage registers with charge packet accumulation capability, as for solid-state imagers |
| US4661854A (en) * | 1985-12-26 | 1987-04-28 | Rca Corporation | Transfer smear reduction for charge sweep device imagers |
-
1985
- 1985-11-27 JP JP60268430A patent/JPS62126667A/ja active Granted
-
1986
- 1986-11-27 DE DE19863640434 patent/DE3640434A1/de active Granted
-
1988
- 1988-10-24 US US07/262,056 patent/US5040038A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3640434C2 (ja) | 1989-09-07 |
| US5040038A (en) | 1991-08-13 |
| DE3640434A1 (de) | 1987-06-04 |
| JPS62126667A (ja) | 1987-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5114865A (en) | Method of manufacturing a solid-state image sensing device having an overflow drain structure | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| JPH0518465B2 (ja) | ||
| US5235196A (en) | Transfer region design for charge-coupled device image sensor | |
| JP3052560B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
| US20060214194A1 (en) | Charge coupled device having diverged channel | |
| KR960001182B1 (ko) | 고체 촬상 소자 | |
| KR900001227B1 (ko) | 고체 촬상 소자 | |
| US5075747A (en) | Charge transfer device with meander channel | |
| EP0487989B1 (en) | Solid-state imaging device | |
| JP2897689B2 (ja) | 固体撮像装置 | |
| US5920346A (en) | Two-dimensional CCD image sensor free from vertical black streaks | |
| KR100279143B1 (ko) | 고체이미지센서 및 그 제조방법_ | |
| JP2853779B2 (ja) | 固体撮像装置 | |
| JPH0513746A (ja) | 固体撮像装置 | |
| JPS58220573A (ja) | 固体撮像装置 | |
| JPH0831585B2 (ja) | 固体撮像装置 | |
| JPH0763091B2 (ja) | 固体撮像素子 | |
| JP2671151B2 (ja) | 半導体装置 | |
| JP3518212B2 (ja) | 固体撮像素子 | |
| JPH02159063A (ja) | 固体撮像装置 | |
| JPS62216262A (ja) | 固体撮像装置 | |
| JPH0379076A (ja) | 固体撮像素子 | |
| JP2695983B2 (ja) | 固体撮像装置 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |