JP3148158B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JP3148158B2 JP3148158B2 JP23847597A JP23847597A JP3148158B2 JP 3148158 B2 JP3148158 B2 JP 3148158B2 JP 23847597 A JP23847597 A JP 23847597A JP 23847597 A JP23847597 A JP 23847597A JP 3148158 B2 JP3148158 B2 JP 3148158B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer electrode
- insulating film
- gate insulating
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000003384 imaging method Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
- H01L27/14818—Optical shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置および
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】従来の固体撮像装置の製造方法を図３を
参照して説明する。まず図３（ａ）に示すように、ｐ型
シリコン基板３０１上にｎ型不純物のイオン注入により
垂直ＣＣＤのｎ型ウェル層３０２を形成する。次いで９
００℃以上の高温熱酸化法により第１ゲート酸化膜３０
３を形成した後、ＣＶＤ法により多結晶シリコン膜を４
００ｎｍの厚さに成長しパターニングして第１電荷転送
電極３０４を形成する。
参照して説明する。まず図３（ａ）に示すように、ｐ型
シリコン基板３０１上にｎ型不純物のイオン注入により
垂直ＣＣＤのｎ型ウェル層３０２を形成する。次いで９
００℃以上の高温熱酸化法により第１ゲート酸化膜３０
３を形成した後、ＣＶＤ法により多結晶シリコン膜を４
００ｎｍの厚さに成長しパターニングして第１電荷転送
電極３０４を形成する。
【０００３】次に図３（ｂ）に示すように、９００℃以
上の高温で熱酸化し第１ゲート酸化膜３０３上に厚さ６
０〜１００ｎｍの第２ゲート酸化膜３０５を形成する。
この時、第１電荷転送電極３０４の表面も熱酸化され酸
化膜３０６が形成される。従ってこの方式では、第２ゲ
ート酸化膜３０５を形成した時、第１電荷転送電極３０
４の端部が上部に持ち上げられる。
上の高温で熱酸化し第１ゲート酸化膜３０３上に厚さ６
０〜１００ｎｍの第２ゲート酸化膜３０５を形成する。
この時、第１電荷転送電極３０４の表面も熱酸化され酸
化膜３０６が形成される。従ってこの方式では、第２ゲ
ート酸化膜３０５を形成した時、第１電荷転送電極３０
４の端部が上部に持ち上げられる。
【０００４】その後、図３（ｃ）に示すように、多結晶
シリコンからなる第２電荷転送電極３０７のパターンを
形成する。本従来例では、第１電荷転送電極３０４の端
部がオーバーハング形状となるためこの部分で第２電荷
転送電極の形成時にエッチング残りが発生し易く、第２
電荷転送電極３０７のパターン間でショートが起こりや
すい。また、第１電荷転送電極３０４が上部に持ち上げ
られるため段差が厳しくなり、後で形成する遮光膜のカ
バーレッジが悪くなるという問題がある。
シリコンからなる第２電荷転送電極３０７のパターンを
形成する。本従来例では、第１電荷転送電極３０４の端
部がオーバーハング形状となるためこの部分で第２電荷
転送電極の形成時にエッチング残りが発生し易く、第２
電荷転送電極３０７のパターン間でショートが起こりや
すい。また、第１電荷転送電極３０４が上部に持ち上げ
られるため段差が厳しくなり、後で形成する遮光膜のカ
バーレッジが悪くなるという問題がある。
【０００５】図４は、この問題点を解決する従来の他の
製造方法を説明するための固体撮像装置の製造方法を示
す工程断面図である。この方法は第２ゲート絶縁膜をＣ
ＶＤ法によって形成するものである。
製造方法を説明するための固体撮像装置の製造方法を示
す工程断面図である。この方法は第２ゲート絶縁膜をＣ
ＶＤ法によって形成するものである。
【０００６】まず、図４（ａ）に示すように、ｐ型シリ
コン基板４０１の表面にｎ型不純物のイオンを注入して
信号電荷転送部のｎ型ウェル層４０２を形成する。次い
で９００℃以上の高温熱酸化法により第１ゲート酸化膜
４０３の形成した後、ＣＶＤ法により多結晶シリコン膜
を４００ｎｍの厚さに成長しパターニングして第１電荷
転送電極４０４を形成する。
コン基板４０１の表面にｎ型不純物のイオンを注入して
信号電荷転送部のｎ型ウェル層４０２を形成する。次い
で９００℃以上の高温熱酸化法により第１ゲート酸化膜
４０３の形成した後、ＣＶＤ法により多結晶シリコン膜
を４００ｎｍの厚さに成長しパターニングして第１電荷
転送電極４０４を形成する。
【０００７】次に、図４（ｂ）に示すように、第１電荷
転送電極４０４をマスクに第１ゲート酸化膜をフッ酸液
でウェットエッチングし除去する。次に、ＣＶＤ法で第
２ゲート酸化膜４０５を形成する。
転送電極４０４をマスクに第１ゲート酸化膜をフッ酸液
でウェットエッチングし除去する。次に、ＣＶＤ法で第
２ゲート酸化膜４０５を形成する。
【０００８】次に、図４（ｃ）に示すように、ＣＶＤ法
により第２多結晶シリコン膜を約１００〜２５０ｎｍ成
長した後、選択エッチングで所定の形状にパターニング
し第２電荷転送電極４０７を形成する。
により第２多結晶シリコン膜を約１００〜２５０ｎｍ成
長した後、選択エッチングで所定の形状にパターニング
し第２電荷転送電極４０７を形成する。
【０００９】
【発明が解決しようとする課題】しかしながら、これら
の従来の電荷転送装置の製造方法では、第１の電荷転送
電極をマスクにして露出した第１のゲート絶縁膜を除去
し、第２のゲート酸化膜を形成する際に、信号電荷転送
部のチャネルのｎ型ウェル層中のリンのアウトディフュ
ージョンが起こり、第１及び第２の電荷転送電極下でチ
ャンネル電位特性が異なるという問題があった。
の従来の電荷転送装置の製造方法では、第１の電荷転送
電極をマスクにして露出した第１のゲート絶縁膜を除去
し、第２のゲート酸化膜を形成する際に、信号電荷転送
部のチャネルのｎ型ウェル層中のリンのアウトディフュ
ージョンが起こり、第１及び第２の電荷転送電極下でチ
ャンネル電位特性が異なるという問題があった。
【００１０】本発明の目的は、第１の電荷転送電極と第
２の電荷転送電極に同一の電圧を印加したときにそれら
の下に形成されるチャンネル電位の大きさが等しくなる
ようにし、第２の電荷転送電極下でもポテンシャルの変
位が取れるようにすることで、垂直ＣＣＤの最大転送電
荷量を向上させた固体撮像装置を提供することにある。
２の電荷転送電極に同一の電圧を印加したときにそれら
の下に形成されるチャンネル電位の大きさが等しくなる
ようにし、第２の電荷転送電極下でもポテンシャルの変
位が取れるようにすることで、垂直ＣＣＤの最大転送電
荷量を向上させた固体撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決する本発
明によれば、第１導電型の半導体基板に電荷転送部とな
る第２導電型の半導体領域を形成する工程と、全面に第
１ゲート絶縁膜を形成した後、第１多結晶シリコン膜を
形成しパターニングして第１電荷転送電極を形成する工
程と、露出した前記第１ゲート絶縁膜の全部あるいは一
部を除去した後、全面に第２ゲート絶縁膜を形成する工
程と、この第２ゲート絶縁膜上に第２多結晶シリコン膜
を形成した後、パターニングし第２電荷転送電極を形成
する工程とを有し、前記第２ゲート絶縁膜の膜厚が前記
第１ゲート絶縁膜の膜厚よりも厚く、前記第１電荷転送
電極と前記第２電荷転送電極に同一電圧を印加したとき
に前記第１電荷転送電極下のチャンネル電位と前記第２
電荷転送電極下のチャンネル電位とが略等しくなるよう
に前記第１ゲート絶縁膜および前記第２ゲート絶縁膜の
膜厚が設定されることを特徴とする固体撮像装置の製造
方法が提供される。
明によれば、第１導電型の半導体基板に電荷転送部とな
る第２導電型の半導体領域を形成する工程と、全面に第
１ゲート絶縁膜を形成した後、第１多結晶シリコン膜を
形成しパターニングして第１電荷転送電極を形成する工
程と、露出した前記第１ゲート絶縁膜の全部あるいは一
部を除去した後、全面に第２ゲート絶縁膜を形成する工
程と、この第２ゲート絶縁膜上に第２多結晶シリコン膜
を形成した後、パターニングし第２電荷転送電極を形成
する工程とを有し、前記第２ゲート絶縁膜の膜厚が前記
第１ゲート絶縁膜の膜厚よりも厚く、前記第１電荷転送
電極と前記第２電荷転送電極に同一電圧を印加したとき
に前記第１電荷転送電極下のチャンネル電位と前記第２
電荷転送電極下のチャンネル電位とが略等しくなるよう
に前記第１ゲート絶縁膜および前記第２ゲート絶縁膜の
膜厚が設定されることを特徴とする固体撮像装置の製造
方法が提供される。
【００１２】
【発明の実施の形態】本発明の実施形態の一例について
図１を参照して説明する。まず図１（ａ）に示すよう
に、不純物濃度が１×１０16ｃｍ-3のｐ型シリコン基板
１０１上にｎ型不純物のイオン注入により垂直ＣＣＤの
ｎ型ウェル層１０２を不純物濃度が１×１０17ｃｍ-3に
なるように形成する。次いで９００℃以上の高温熱酸化
法により６０ｎｍの厚さに第１ゲート酸化膜１０３の形
成した後、ＣＶＤ法により多結晶シリコン膜を４００ｎ
ｍの厚さに成長しパターニングして第１電荷転送電極１
０４を形成する。
図１を参照して説明する。まず図１（ａ）に示すよう
に、不純物濃度が１×１０16ｃｍ-3のｐ型シリコン基板
１０１上にｎ型不純物のイオン注入により垂直ＣＣＤの
ｎ型ウェル層１０２を不純物濃度が１×１０17ｃｍ-3に
なるように形成する。次いで９００℃以上の高温熱酸化
法により６０ｎｍの厚さに第１ゲート酸化膜１０３の形
成した後、ＣＶＤ法により多結晶シリコン膜を４００ｎ
ｍの厚さに成長しパターニングして第１電荷転送電極１
０４を形成する。
【００１３】次に図１（ｂ）に示すように、９００℃以
上の高温で熱酸化し第１ゲート酸化膜１０３上に厚さ８
０ｎｍの第２ゲート酸化膜１０５を形成する。この時、
第１電荷転送電極１０４の表面も熱酸化され酸化膜１０
６が形成される。
上の高温で熱酸化し第１ゲート酸化膜１０３上に厚さ８
０ｎｍの第２ゲート酸化膜１０５を形成する。この時、
第１電荷転送電極１０４の表面も熱酸化され酸化膜１０
６が形成される。
【００１４】その後、図１（ｃ）に示すように、多結晶
シリコンからなる第２電荷転送電極１０７のパターンを
形成する。
シリコンからなる第２電荷転送電極１０７のパターンを
形成する。
【００１５】この実施形態では、第１のゲート酸化膜１
０３よりも第２のゲート酸化膜１０５の膜厚を厚く形成
することにより、それらの下に形成されるチャンネル電
位の大きさが等しくなるようにしている。すなわち、第
２ゲート酸化膜１０５を形成する際、ｎ型ウェル層１０
２内の不純物のアウトディフュージョンによる濃度低下
が生じ、これにより第２電荷転送電極１０７下でのチャ
ンネル電位が第１電荷転送電極１０４下でのチャンネル
電位よりも低下する。この低下分を、第２のゲート酸化
膜１０５の膜厚を厚くすることにより補完し、チャンネ
ル電位の大きさが略等しくなるようにしているのであ
る。このため、第２の電荷転送電極下でもポテンシャル
の変位が取れ、垂直ＣＣＤの最大転送電荷量を向上させ
ることができる。
０３よりも第２のゲート酸化膜１０５の膜厚を厚く形成
することにより、それらの下に形成されるチャンネル電
位の大きさが等しくなるようにしている。すなわち、第
２ゲート酸化膜１０５を形成する際、ｎ型ウェル層１０
２内の不純物のアウトディフュージョンによる濃度低下
が生じ、これにより第２電荷転送電極１０７下でのチャ
ンネル電位が第１電荷転送電極１０４下でのチャンネル
電位よりも低下する。この低下分を、第２のゲート酸化
膜１０５の膜厚を厚くすることにより補完し、チャンネ
ル電位の大きさが略等しくなるようにしているのであ
る。このため、第２の電荷転送電極下でもポテンシャル
の変位が取れ、垂直ＣＣＤの最大転送電荷量を向上させ
ることができる。
【００１６】本発明において、第１の電荷転送電極下と
第２の電荷転送電極下のチャンネル電位の大きさは完全
に一致してなくてもよいが、それぞれの電極に０Ｖ電圧
を印加したときのチャンネル電位の差が±０．２Ｖ以下
となるようにすることが好ましい。±０．２Ｖ以下であ
れば、肉眼で検知できる程度の画面上の白色ムラが生じ
ないからである。ここで、第２ゲート酸化膜１０５と第
１ゲート酸化膜１０３の膜厚の差は、不純物濃度等によ
り適宜設定される。本実施形態では膜厚の差を２０ｎｍ
とすることにより、０Ｖ電圧印加時の各チャンネル電位
の差が±０．２Ｖ以下となるようにしている。
第２の電荷転送電極下のチャンネル電位の大きさは完全
に一致してなくてもよいが、それぞれの電極に０Ｖ電圧
を印加したときのチャンネル電位の差が±０．２Ｖ以下
となるようにすることが好ましい。±０．２Ｖ以下であ
れば、肉眼で検知できる程度の画面上の白色ムラが生じ
ないからである。ここで、第２ゲート酸化膜１０５と第
１ゲート酸化膜１０３の膜厚の差は、不純物濃度等によ
り適宜設定される。本実施形態では膜厚の差を２０ｎｍ
とすることにより、０Ｖ電圧印加時の各チャンネル電位
の差が±０．２Ｖ以下となるようにしている。
【００１７】次に、本発明の実施形態の他の例について
図２を参照して説明する。まず、図２（ａ）に示すよう
に、ｐ型シリコン基板２０１の表面にｎ型不純物のイオ
ンを注入して信号電荷転送部のｎ型ウェル層２０２を形
成する。次いで９００℃以上の高温熱酸化法により第１
ゲート酸化膜２０３の形成した後、ＣＶＤ法により多結
晶シリコン膜を４００ｎｍの厚さに成長しパターニング
して第１電荷転送電極２０４を形成する。
図２を参照して説明する。まず、図２（ａ）に示すよう
に、ｐ型シリコン基板２０１の表面にｎ型不純物のイオ
ンを注入して信号電荷転送部のｎ型ウェル層２０２を形
成する。次いで９００℃以上の高温熱酸化法により第１
ゲート酸化膜２０３の形成した後、ＣＶＤ法により多結
晶シリコン膜を４００ｎｍの厚さに成長しパターニング
して第１電荷転送電極２０４を形成する。
【００１８】次に、図２（ｂ）に示すように、第１電荷
転送電極２０４をマスクに第１ゲート酸化膜をフッ酸液
でウェットエッチングし除去する。次に、ＣＶＤ法でＳ
ｉＨ4とＨ2Ｏガスを反応させて厚さ７０ｎｍの第２ゲー
ト酸化膜２０５を形成する。次いで図２（ｃ）に示すよ
うに、ＣＶＤ法により第２多結晶シリコン膜を約１００
〜２５０ｎｍ成長した後、選択エッチングで所定の形状
にパターニングし第２電荷転送電極２０７を形成する。
転送電極２０４をマスクに第１ゲート酸化膜をフッ酸液
でウェットエッチングし除去する。次に、ＣＶＤ法でＳ
ｉＨ4とＨ2Ｏガスを反応させて厚さ７０ｎｍの第２ゲー
ト酸化膜２０５を形成する。次いで図２（ｃ）に示すよ
うに、ＣＶＤ法により第２多結晶シリコン膜を約１００
〜２５０ｎｍ成長した後、選択エッチングで所定の形状
にパターニングし第２電荷転送電極２０７を形成する。
【００１９】この実施形態においては第２ゲート酸化膜
をＣＶＤ法により形成している。ＣＶＤでの膜形成の処
理温度は熱酸化時の９００℃以上に対して１００℃ほど
低い８００℃程度である上、膜形成の初期段階でしかｎ
型ウェル層内の不純物のアウトディフュージョンが起き
ないため、熱酸化法を用いる場合と比較して第２ゲート
酸化膜の膜厚は薄くてよく、さらに第１電荷転送電極上
部に形成される酸化膜厚も薄くなるため層間絶縁膜を介
して電極上部を遮光する遮光膜の段差被覆性が向上し、
スミアの低減を図ることができる。
をＣＶＤ法により形成している。ＣＶＤでの膜形成の処
理温度は熱酸化時の９００℃以上に対して１００℃ほど
低い８００℃程度である上、膜形成の初期段階でしかｎ
型ウェル層内の不純物のアウトディフュージョンが起き
ないため、熱酸化法を用いる場合と比較して第２ゲート
酸化膜の膜厚は薄くてよく、さらに第１電荷転送電極上
部に形成される酸化膜厚も薄くなるため層間絶縁膜を介
して電極上部を遮光する遮光膜の段差被覆性が向上し、
スミアの低減を図ることができる。
【００２０】さらに、この実施形態においては、第２の
ゲート酸化膜をＣＶＤ法により形成しているため熱酸化
法を用いる場合に比べてシリコン一酸化膜界面の構造遷
移層の膜厚が薄くシリコンのダングリングボンド（Ｓｉ
の未結合手）が発生しにくくなるため、第２電荷転送電
極下での暗電流出力を小さくすることができる。
ゲート酸化膜をＣＶＤ法により形成しているため熱酸化
法を用いる場合に比べてシリコン一酸化膜界面の構造遷
移層の膜厚が薄くシリコンのダングリングボンド（Ｓｉ
の未結合手）が発生しにくくなるため、第２電荷転送電
極下での暗電流出力を小さくすることができる。
【００２１】上記の実施形態では第１ゲート絶縁膜とし
て熱酸化法による酸化膜を用いた場合について説明した
が、ＣＶＤ法による酸化膜を用いても本発明の目的を達
成することができ、その選択は自由である。
て熱酸化法による酸化膜を用いた場合について説明した
が、ＣＶＤ法による酸化膜を用いても本発明の目的を達
成することができ、その選択は自由である。
【００２２】
【発明の効果】以上説明したように本発明は、第１のゲ
ート絶縁膜よりも第２のゲート絶縁膜の膜厚を厚く形成
しているため、第１の電荷転送電極と第２の電荷転送電
極に同一の電圧を電極に印加したときにそれらの下に形
成されるチャンネル電位の大きさが略等しくなり、第２
の電荷転送電極下でもポテンシャルの変位を取ることが
可能となり、垂直ＣＣＤの最大転送電荷量を向上させる
ことができる。
ート絶縁膜よりも第２のゲート絶縁膜の膜厚を厚く形成
しているため、第１の電荷転送電極と第２の電荷転送電
極に同一の電圧を電極に印加したときにそれらの下に形
成されるチャンネル電位の大きさが略等しくなり、第２
の電荷転送電極下でもポテンシャルの変位を取ることが
可能となり、垂直ＣＣＤの最大転送電荷量を向上させる
ことができる。
【図１】本発明の第１の実施形態を説明するための電荷
転送装置の工程断面図である。
転送装置の工程断面図である。
【図２】本発明の第２の実施形態を説明するための電荷
転送装置の工程断面図である。
転送装置の工程断面図である。
【図３】従来の電荷転送装置の製造方法を説明するため
の電荷転送装置の工程断面図である。
の電荷転送装置の工程断面図である。
【図４】従来の別の電荷転送装置の製造方法を説明する
ための電荷転送装置の工程断面図である。
ための電荷転送装置の工程断面図である。
１０１ ｐ型シリコン基板 １０２ ｎ型ウェル層 １０３ 第１ゲート酸化膜 １０４ 第１電荷転送電極 １０５ 第２ゲート酸化膜 １０６ 酸化膜 １０７ 第２電荷転送電極 ２０１ ｐ型シリコン基板 ２０２ ｎ型ウェル層 ２０３ 第１ゲート酸化膜 ２０４ 第１電荷転送電極 ２０５ 第２ゲート酸化膜 ２０６ 酸化膜 ２０７ 第２電荷転送電極 ３０１ ｐ型シリコン基板 ３０２ ｎ型ウェル層 ３０３ 第１ゲート酸化膜 ３０４ 第１電荷転送電極 ３０５ 第２ゲート酸化膜 ３０６ 酸化膜 ３０７ 第２電荷転送電極 ４０１ ｐ型シリコン基板 ４０２ ｎ型ウェル層 ４０３ 第１ゲート酸化膜 ４０４ 第１電荷転送電極 ４０５ 第２ゲート酸化膜 ４０６ 酸化膜 ４０７ 第２電荷転送電極
Claims (5)
- 【請求項１】 第１導電型の半導体基板に電荷転送部と
なる第２導電型の半導体領域を形成する工程と、全面に
第１ゲート絶縁膜を形成した後、第１多結晶シリコン膜
を形成しパターニングして第１電荷転送電極を形成する
工程と、露出した前記第１ゲート絶縁膜の全部あるいは
一部を除去した後、全面に第２ゲート絶縁膜を形成する
工程と、この第２ゲート絶縁膜上に第２多結晶シリコン
膜を形成した後、パターニングし第２電荷転送電極を形
成する工程とを有し、前記第２ゲート絶縁膜の膜厚が前
記第１ゲート絶縁膜の膜厚よりも厚く、前記第１電荷転
送電極と前記第２電荷転送電極に同一電圧を印加したと
きに前記第１電荷転送電極下のチャンネル電位と前記第
２電荷転送電極下のチャンネル電位とが略等しくなるよ
うに前記第１ゲート絶縁膜および前記第２ゲート絶縁膜
の膜厚が設定されることを特徴とする固体撮像装置の製
造方法。 - 【請求項２】 前記第１電荷転送電極と前記第２電荷転
送電極にそれぞれ０Ｖの電圧を印加したときに、前記第
１電荷転送電極下のチャンネル電位と前記第２電荷転送
電極下のチャンネル電位との差が±０．２Ｖ以下となる
ように前記第１ゲート絶縁膜および前記第２ゲート絶縁
膜の膜厚が設定される請求項１に記載の固体撮像装置の
製造方法。 - 【請求項３】 前記第２ゲート絶縁膜を熱酸化法により
形成する請求項１または２に記載の固体撮像装置の製造
方法。 - 【請求項４】 前記第２ゲート絶縁膜をＣＶＤ法により
形成する請求項１または２に記載の固体撮像装置の製造
方法。 - 【請求項５】 請求項１乃至４いずれかに記載の固体撮
像装置の製造方法により製造された固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23847597A JP3148158B2 (ja) | 1997-09-03 | 1997-09-03 | 固体撮像装置およびその製造方法 |
| KR1019980035894A KR100309882B1 (ko) | 1997-09-03 | 1998-09-01 | 고체촬상장치및그제조방법 |
| US09/145,342 US6392261B1 (en) | 1997-09-03 | 1998-09-01 | Solid state imaging device and manufacturing method thereof |
| CN98119925A CN1132251C (zh) | 1997-09-03 | 1998-09-02 | 固态成像器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23847597A JP3148158B2 (ja) | 1997-09-03 | 1997-09-03 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187685A JPH1187685A (ja) | 1999-03-30 |
| JP3148158B2 true JP3148158B2 (ja) | 2001-03-19 |
Family
ID=17030800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23847597A Expired - Lifetime JP3148158B2 (ja) | 1997-09-03 | 1997-09-03 | 固体撮像装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6392261B1 (ja) |
| JP (1) | JP3148158B2 (ja) |
| KR (1) | KR100309882B1 (ja) |
| CN (1) | CN1132251C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101775457B1 (ko) * | 2017-04-13 | 2017-09-06 | ㈜아이원디자인그룹 | 상부 몰딩을 구비한 수납장 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790214B1 (ko) * | 2001-11-06 | 2008-01-02 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7405757B2 (en) * | 2002-07-23 | 2008-07-29 | Fujitsu Limited | Image sensor and image sensor module |
| US7692134B2 (en) * | 2008-03-24 | 2010-04-06 | Omnivision Technologies, Inc. | Variable transfer gate oxide thickness for image sensor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3863065A (en) * | 1972-10-02 | 1975-01-28 | Rca Corp | Dynamic control of blooming in charge coupled, image-sensing arrays |
| JPS62126667A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 固体撮像素子 |
| JPH07106543A (ja) | 1993-10-07 | 1995-04-21 | Nec Corp | 固体撮像装置の製造方法 |
-
1997
- 1997-09-03 JP JP23847597A patent/JP3148158B2/ja not_active Expired - Lifetime
-
1998
- 1998-09-01 US US09/145,342 patent/US6392261B1/en not_active Expired - Lifetime
- 1998-09-01 KR KR1019980035894A patent/KR100309882B1/ko not_active IP Right Cessation
- 1998-09-02 CN CN98119925A patent/CN1132251C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101775457B1 (ko) * | 2017-04-13 | 2017-09-06 | ㈜아이원디자인그룹 | 상부 몰딩을 구비한 수납장 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100309882B1 (ko) | 2001-12-17 |
| CN1215927A (zh) | 1999-05-05 |
| US6392261B1 (en) | 2002-05-21 |
| JPH1187685A (ja) | 1999-03-30 |
| CN1132251C (zh) | 2003-12-24 |
| KR19990029424A (ko) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006510214A (ja) | トレンチ・ゲート型半導体デバイスの製造方法 | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| JP2970307B2 (ja) | 固体撮像装置の製造方法 | |
| JP3148158B2 (ja) | 固体撮像装置およびその製造方法 | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| KR20000060697A (ko) | 수평전하 전송소자 및 그의 제조방법 | |
| JPH06326183A (ja) | 半導体装置の製造方法 | |
| KR970006269B1 (ko) | 전하결합 소자 제조방법 | |
| JPH0864796A (ja) | 固体撮像装置の製造方法 | |
| KR0166500B1 (ko) | 반도체 소자의 소자분리 산화막 제조방법 | |
| JPH05182992A (ja) | 固体撮像素子の製造方法 | |
| JPH07106543A (ja) | 固体撮像装置の製造方法 | |
| JP3176715B2 (ja) | 固体撮像装置の製造方法 | |
| KR100272558B1 (ko) | 고체 촬상 소자의 제조방법 | |
| JPH03181171A (ja) | 固体撮像素子およびその製造方法 | |
| JP3052293B2 (ja) | 固体撮像素子の製造方法 | |
| JPH0992812A (ja) | 半導体装置の製造方法 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| KR100239460B1 (ko) | 고체 촬상장치의 제조방법 | |
| JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 | |
| KR960003007B1 (ko) | 고체 촬영소자 및 그 제조방법 | |
| JPH04364780A (ja) | 固体撮像素子の製造方法 | |
| JPS594154A (ja) | 半導体装置の製造方法 | |
| JPH10200086A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |