KR100272558B1 - 고체 촬상 소자의 제조방법 - Google Patents
고체 촬상 소자의 제조방법 Download PDFInfo
- Publication number
- KR100272558B1 KR100272558B1 KR1019980015955A KR19980015955A KR100272558B1 KR 100272558 B1 KR100272558 B1 KR 100272558B1 KR 1019980015955 A KR1019980015955 A KR 1019980015955A KR 19980015955 A KR19980015955 A KR 19980015955A KR 100272558 B1 KR100272558 B1 KR 100272558B1
- Authority
- KR
- South Korea
- Prior art keywords
- poly
- gate
- poly gate
- film
- interlayer insulating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000007787 solid Substances 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 22
- 229920005591 polysilicon Polymers 0.000 abstract description 22
- 238000005530 etching Methods 0.000 abstract description 12
- 238000003384 imaging method Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 다층 폴리 게이트 공정시 폴리 실리콘을 에치할 때 받게 되는 빛의 수광부위의 데미지를 최소화하고 폴리 게이트간의 균일한 층간 절연막을 유지하여 전하 전송 효율을 극대화시키도록 한 고체 촬상 소자의 제조방법에 관한 것으로서, 반도체 기판상에 하부 산화막-질화막-상부 산화막으로 적층된 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상의 일정영역에 제 1 폴리 게이트를 형성하는 단계와, 상기 제 1 폴리 게이트를 포함한 반도체 기판의 전면에 제 1 층간 절연막 및 질화막을 차례로 형성하는 단계와, 상기 제 1 폴리 게이트와 일부분이 오버랩되도록 상기 질화막상에 제 2 폴리 게리트를 형성하는 단계와, 상기 제 2 폴리 게이트를 포함한 반도체 기판의 전면에 제 2 층간 절연막을 형성하는 단계와, 그리고 상기 제 1, 제 2 폴리 게이트와 오버랩되도록 상기 제 2 층간 절연막상에 제 3 폴리 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 고체 촬상 소자에 관한 것으로, 특히 다층 폴리의 폴리 에치시 받게되는 빛의 수광부위의 데미지를 최소화하고 폴리간의 균일한 층간절연막을 유지하여 전하 전송 효율을 극대화시키는데 적당한 고체 촬상 소자의 제조방법에 관한 것이다.
일반적으로 고체 촬상 소자는 일정 간격을 갖고 매트릭스 형태로 배열되어 빛의 신호를 전기적인 신호로 변환하여 영상 전하를 생성하는 복수개의 광전 변환 영역과, 수직 방향의 광전 변환 영역의 사이에 각각 형성되어 광전 변환 영역에서 생성된 영상 전하를 수직 방향으로 전송하는 복수개의 수직 전하 전송 영역과, 수직 전송된 영상 전하를 수평으로 전송하기 위한 수평 전하 전송 영역과, 상기 수평 방향으로 전송된 영상 전하를 센싱하여 주변회로부로 출력하는 플로우팅 디퓨전 영역으로 크게 구성된다.
이하, 첨부된 도면을 참고하여 종래 기술의 고체 촬상 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1f는 종래 기술의 고체 촬상 소자의 제조방법을 나타낸 공정단면도이고, 도 2a와 도 2b는 도 1b와 도 1d의 A 및 B 부분을 확대한 단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 300Å두께의 하부 산화막(Oxide)(12)과 350Å두께의 질화막(Nitride)(13)과 20Å두께의 상부 산화막(Oxide)(14)이 차례로 적층된 O-N-O(Oxide-Nitride-Oxide)구조의 게이트 절연막을 증착하고, 상기 게이트 절연막상에 제 1 폴리 실리콘(15a)을 증착한다.
여기서 상기 게이트 절연막은 후공정에서 형성되는 신호 전달 부위 폴리 게이트 하부 절연막의 두께를 일정하게 유지하기 위하여 O-N-O구조를 사용한다(즉, 각 폴리 게이트 에치시 질화막을 잔막으로 남기면 층간 절연막 형성시 질화막위에서 거의 산화되지 않아 각 폴리 게이트 하부 절연막의 두께를 일정하게 유지할 수 있기 때문에 전하 전송 효율이 높다).
도 1b에 도시한 바와 같이, 상기 제 1 폴리 실리콘(15a)을 사진석판술 및 식각공정에 의해 선택적으로 제거하여 일정한 간격을 갖는 제 1 폴리 게이트(15)를 형성한다.
여기서 상기 제 1 폴리 게이트(15)를 형성하기 위해 제 1 폴리 실리콘(15a)을 식각할 때 상기 상부 산화막(14)도 함께 식각되며 상부 산화막(14)하부의 질화막(13)도 함께 소정 두께만큼 오버 에치(Over Etch)된다.
이어, 상기 제 1 폴리 게이트(15)를 포함한 반도체 기판(21)의 전면에 10Å두께의 제 1 층간 절연막(16)을 형성한다.
이때 도 2a에서와 같이, 상기 제 1 층간 절연막(16)상에 이후공정에서 제 2 폴리 실리콘을 증착할 때 상기 게이트 절연막의 상부 산화막(14) 및 질화막(12)의 오버에치 때문에 네가티브 프로파일(Negative Profile)에 의한 폴리 리본(Poly Ribbon)(17)이 발생하여 상기 제 1 폴리 게이트(15)와 제 2 폴리 실리콘간에 D.C 페일(Fail)이 야기된다.
도 1c에 도시한 바와 같이, 상기 제 1 층간 절연막(16)상에 제 2 폴리 실리콘(18a)을 증착한다.
도 1d에 도시한 바와 같이, 상기 제 2 폴리 실리콘(18a)을 사진석판술 및 식각공정에 의해 상기 제 1 폴리 게이트(15)와 일부분이 오버랩되도록 제 2 폴리 게이트(18)를 형성한다.
여기서 상기 제 2 폴리 게이트(18)를 형성하기 위해 제 2 폴리 실리콘(18a)을 패터닝할 때 상기 제 1 층간 절연막(16) 형성시 발생한 단차 때문에 오버에치를 실시함으로써 상기 제 1 층간 절연막(16)도 함께 식각됨과 동시에 그 하부의 질화막(13)도 소정두께 만큼 에치된다.
이어, 상기 제 2 폴리 게이트(18)를 포함한 반도체 기판(11)의 전면에 10Å두께의 제 2 층간 절연막(19)을 형성한다.
이때 도 2b에서와 같이 상기 제 1 폴리 게이트(15)와 제 2 폴리 게이트(18)가 오버랩(Overlap)된 부분의 제 2 층간 절연막(19)의 두께 차이가 발생한다.
즉, 상기 제 2 층간 절연막(19) 형성시 제 1 폴리 게이트(15)위의 제 1 층간 절연막(16)이 산화되어 산화막의 두께가 빛의 수광부위 보다 커진다(버즈 빅 현상).
그리고 상기 제 2 층간 절연막(19)상에 제 3 폴리 실리콘(20a)을 증착한 후, 도 1f에 도시한 바와 같이, 상기 제 3 폴리 실리콘(20a)을 사진석판술 및 식각공정에 의해 선택적으로 제거하여 상기 제 1 폴리 게이트(15) 및 제 2 폴리 게이트(18)와 일부분이 오버랩되도록 제 3 폴리 게이트(20)를 형성한다.
이때 상기 제 3 폴리 게이트(20)를 형성하기 위해 제 3 폴리 실리콘(20a)을 식각할 때 상기 제 2 층간 절연막(19)과 함께 질화막(13)까지 오버에치가 된다.
따라서 빛을 받는 수광부위의 질화막(13)이 제 1 폴리 게이트(15) 및 제 2 폴리 게이트(18) 그리고 제 3 폴리 게이트(20)를 형성할 때 소정두께씩 오버에치됨으로써 거의 남지 않게 되기 때문에 이후 하부 산화막(12)의 식각시 수광부위의 데미지가 발생한다.
이어, 상기 제 3 폴리 게이트(20)를 형성할 때 발생하는 제 3 폴리 실리콘(20a)의 잔막을 제거하기 위해 제 3 폴리 게이트(20)의 라이트(Light)산화를 실시하여 산화막(도면에는 도시하지 않음)을 형성한 후 제거한다.
이후 도면에는 도시하지 않았지만 빛을 받는 수광부위의 질화막(13)을 사진석판술 및 식각공정에 의해 선택적으로 제거한다.
이때 질화막(13)의 두께가 얇기 때문에 질화막(13)의 식각시 빛을 받는 수광부위에 데미지가 가해짐과 동시에 오염이 발생한다.
그러나 상기와 같은 종래 기술의 고체 촬상 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 다층 폴리 게이트 형성시 질화막이 얇아져서 빛을 받는 수광부위를 오염 및 데미지로부터 보호할 수 없다.
둘째, 게이트 절연막의 O-N-O구조에서 질화막의 두께를 두껍게하면 폴리 게이트들 하부의 두께 차이와 두꺼워진 두께로 전하 전송 효율이 저하된다.
셋째, 층간 절연막 형성시 폴리 게이트위의 절연막에 버즈 빅으로 다른 폴리 게이트 형성시 폴리 게이트간의 절연막의 불균일을 유발하고 처음 폴리 게이트의 두께가 줄어들어 각 폴리 게이트간의 누설 전류가 발생함과 동시에 전하 전송 효율이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 다층 폴리 게이트 공정시 폴리 실리콘을 에치할 때 받게 되는 빛의 수광부위의 데미지를 최소화하고 폴리 게이트간의 균일한 층간 절연막을 유지하여 전하 전송 효율을 극대화시키도록 한 고체 촬상 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 종래 기술의 고체 촬상 소자의 제조방법을 나타낸 공정단면도
도 2a와 도 2b는 도 1b와 도 1d의 A 및 B 부분을 확대한 단면도
도 3a 내지 도 3e는 본 발명에 의한 고체 촬상 소자의 제조방법을 나타낸 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 하부 산화막
23 : 질화막 24 : 상부 산화막
25 : 제 1 폴리 게이트 26 : 제 1 층간 절연막
27 : 질화막 28 : 제 2 폴리 게이트
29 : 제 2 층간 절연막 30 : 제 3 폴리 게이트
상기와 같은 목적을 달성하기 위한 본 발명에 의한 고체 촬상 소자의 제조방법은 반도체 기판상에 하부 산화막-질화막-상부 산화막으로 적층된 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상의 일정영역에 제 1 폴리 게이트를 형성하는 단계와, 상기 제 1 폴리 게이트를 포함한 반도체 기판의 전면에 제 1 층간 절연막 및 질화막을 차례로 형성하는 단계와, 상기 제 1 폴리 게이트와 일부분이 오버랩되도록 상기 질화막상에 제 2 폴리 게리트를 형성하는 단계와, 상기 제 2 폴리 게이트를 포함한 반도체 기판의 전면에 제 2 층간 절연막을 형성하는 단계와, 그리고 상기 제 1, 제 2 폴리 게이트와 오버랩되도록 상기 제 2 층간 절연막상에 제 3 폴리 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 고체 촬상 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3e는 본 발명에 의한 고체 촬상 소자의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(21)상에 250Å두께의 하부 산화막(Oxide)(22)과 450Å두께의 질화막(Nitride)(23)과 20Å두께의 상부 산화막(Oxide)(24)이 차례로 적층된 O-N-O(Oxide-Nitride-Oxide)구조의 게이트 절연막을 증착하고, 상기 게이트 절연막상에 제 1 폴리 실리콘(25a)을 증착한다.
여기서 상기 게이트 절연막은 후공정에서 형성되는 신호 전달 부위 폴리 게이트 하부 절연막의 두께를 일정하게 유지하기 위하여 O-N-O구조를 사용한다(즉, 각 폴리 게이트 에치시 질화막을 잔막으로 남기면 층간 절연막 형성시 질화막위에서 거의 산화되지 않아 각 폴리 게이트 하부 절연막의 두께를 일정하게 유지할 수 있기 때문에 전하 전송 효율이 높다).
도 3b에 도시한 바와 같이, 상기 제 1 폴리 실리콘(25a)을 사진석판술 및 식각공정에 의해 선택적으로 제거하여 일정한 간격을 갖는 제 1 폴리 게이트(25)를 형성한다.
여기서 상기 제 1 폴리 게이트(25)를 형성하기 위해 제 1 폴리 실리콘(25a)을 식각할 때 상기 상부 산화막(24)도 함께 식각되며 상부 산화막(24)하부의 질화막(23)도 함께 표면으로부터 약 130Å까지 오버 에치(Over Etch)된다.
이어, 상기 제 1 폴리 게이트(25)를 포함한 반도체 기판(21)의 전면에 10Å두께의 제 1 층간 절연막(26)과 약 150Å두께의 질화막(27)을 차례로 증착한다.
여기서 상기 질화막(27)은 게이트 절연막의 질화막(23)까지 오버에치되어 발생한 네가티브 프로파일(Negative Profile)의 게이트 절연막을 보상하고 빛의 수광부위의 질화막을 두껍게하여 이후 폴리 게이트 에치와 산화막 식각 그리고 질화막 제거시 발생될 데미지와 오염을 방지할 수 있으며 폴리 게이트간의 절연막을 균일하게 유지하여 제 1 폴리 게이트(25)의 버즈 빅을 제거할 수 있다.
그리고 상기 질화막(27)상에 제 2 폴리 실리콘(28a)을 증착한다.
도 3c에 도시한 바와 같이, 상기 제 2 폴리 실리콘(28a)을 사진석판술 및 식각공정에 의해 상기 제 1 폴리 게이트(25)와 일부분이 오버랩되도록 제 2 폴리 게이트(28)를 형성한다.
여기서 상기 제 2 폴리 게이트(28)를 형성하기 위해 제 2 폴리 실리콘(28a)을 패터닝할 때 상기 질화막(27)까지 오버에치된다.
이때 상기 질화막(27)의 오버에치량은 표면으로부터 약 50Å이다.
도 3d에 도시한 바와 같이, 상기 제 2 폴리 게이트(28)를 포함한 반도체 기판(21)의 전면에 10Å두께의 제 2 층간 절연막(29)을 형성한다.
여기서 상기 제 2 층간 절연막(29)의 형성시 제 1 폴리 게이트(25)상부의 제 1 층간 절연막(26)이 질화막(27)에 의해 두껍게 되지 않기 때문에 버즈 빅 문제를 해결할 수 있다.
이어, 상기 제 2 층간 절연막(29)상에 제 3 폴리 실리콘(30a)을 증착한다.
도 3e에 도시한 바와 같이, 상기 제 3 폴리 실리콘(30a)을 사진석판술 및 식각공정에 의해 선택적으로 제거하여 상기 제 1 폴리 게이트(25) 및 제 2 폴리 게이트(28)와 일부분이 오버랩되도록 제 3 폴리 게이트(30)를 형성한다.
이때 상기 제 3 폴리 게이트(30)를 형성하기 위해 제 3 폴리 실리콘(30a)을 식각할 때 상기 제 2 층간 절연막(29)과 함께 질화막(27)까지 오버에치가 된다.
이어, 상기 제 3 폴리 게이트(30)를 형성할 때 발생하는 제 3 폴리 실리콘(30a)의 잔막을 제거하기 위해 제 3 폴리 게이트(30)의 라이트(Light)산화를 실시하여 산화막(도면에는 도시하지 않음)을 형성한 후 제거한다.
이후 도면에는 도시하지 않았지만 빛을 받는 수광부위의 질화막을 사진석판술 및 식각공정에 의해 선택적으로 제거한다.
이상에서 설명한 바와 같이 본 발명에 의한 고체 촬상 소자의 제조방법에 있어서 다음과 같은 효과가 있다.
첫째, 게이트 절연막인 O-N-O구조의 질화막을 종래 보다 두껍게 하고 제 1 층간 절연막 형성 후 질화막을 증착하여 폴리 게이트 형성시 빛을 받는 수광부위에 질화막의 잔막을 유지하여 에치 공정을 용이하게 함과 동시에 화이트 디펙트(White Defect) 특성을 개선할 수 있다.
둘째, 폴리 게이트간의 절연막의 두께를 균일하게하여 폴리 게이트간의 누설 전류를 줄일 수 있다.
셋째, 폴리 게이트 하부의 게이트 절연막의 두께를 균일하게하여 전하 전송 효율을 극대화시킬 수 있다.
Claims (3)
- 반도체 기판상에 하부 산화막-질화막-상부 산화막으로 적층된 게이트 절연막을 형성하는 단계;상기 게이트 절연막상의 일정영역에 제 1 폴리 게이트를 형성하는 단계;상기 제 1 폴리 게이트를 포함한 반도체 기판의 전면에 제 1 층간 절연막 및 질화막을 차례로 형성하는 단계;상기 제 1 폴리 게이트와 일부분이 오버랩되도록 상기 질화막상에 제 2 폴리 게리트를 형성하는 단계;상기 제 2 폴리 게이트를 포함한 반도체 기판의 전면에 제 2 층간 절연막을 형성하는 단계; 그리고상기 제 1, 제 2 폴리 게이트와 오버랩되도록 상기 제 2 층간 절연막상에 제 3 폴리 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 항에 있어서,상기 게이트 절연막은 하부 산화막을 약 250Å두께, 질화막을 약 450Å두께, 상부 산화막을 약 20Å두께로 형성함을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 항에 있어서,상기 질화막은 약 150Å두께로 형성함을 특징으로 하는 고체 촬상 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015955A KR100272558B1 (ko) | 1998-05-04 | 1998-05-04 | 고체 촬상 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015955A KR100272558B1 (ko) | 1998-05-04 | 1998-05-04 | 고체 촬상 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990084303A KR19990084303A (ko) | 1999-12-06 |
| KR100272558B1 true KR100272558B1 (ko) | 2000-11-15 |
Family
ID=19537018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015955A KR100272558B1 (ko) | 1998-05-04 | 1998-05-04 | 고체 촬상 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272558B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034319A (ko) * | 2000-10-31 | 2002-05-09 | 박종섭 | 전하결합소자 제조 방법 |
-
1998
- 1998-05-04 KR KR1019980015955A patent/KR100272558B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990084303A (ko) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070184653A1 (en) | Integrated circuit with a very small-sized reading diode | |
| JP3153647B2 (ja) | 電荷転送装置の製造方法 | |
| KR100272558B1 (ko) | 고체 촬상 소자의 제조방법 | |
| JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
| US7084000B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| US6169018B1 (en) | Fabrication method for semiconductor device | |
| JPH1126736A (ja) | 個体撮像装置およびその製造方法 | |
| US6392261B1 (en) | Solid state imaging device and manufacturing method thereof | |
| JP2006351787A (ja) | 固体撮像素子およびその製造方法 | |
| US5340766A (en) | Method for fabricating charge-coupled device | |
| JPH07176714A (ja) | 半導体装置の製造方法 | |
| KR100311490B1 (ko) | 고체촬상소자의제조방법 | |
| EP0925604B1 (en) | A method of manufacturing an electronic device whereby a conductive layer is provided on an electrically insulating substrate, from which layer a conductor pattern is formed | |
| US5648292A (en) | Method for preventing microroughness and contamination during CCD manufacture | |
| KR100272564B1 (ko) | 고체촬상소자의제조방법 | |
| JP2738679B2 (ja) | 固体撮像装置 | |
| KR100280400B1 (ko) | 고체촬상소자 제조방법 | |
| JP3566861B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS62193277A (ja) | 固体撮像装置 | |
| JP3663832B2 (ja) | 固体撮像装置とその製造方法 | |
| KR100304977B1 (ko) | 고체촬상소자의제조방법 | |
| KR930012126B1 (ko) | Ccd형 이미지 센서의 제조방법 및 그 구조 | |
| KR100379538B1 (ko) | 수평전하결합소자및그의제조방법 | |
| JPH07106543A (ja) | 固体撮像装置の製造方法 | |
| JP2000114504A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110728 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |