KR100379538B1 - 수평전하결합소자및그의제조방법 - Google Patents
수평전하결합소자및그의제조방법 Download PDFInfo
- Publication number
- KR100379538B1 KR100379538B1 KR1019960040342A KR19960040342A KR100379538B1 KR 100379538 B1 KR100379538 B1 KR 100379538B1 KR 1019960040342 A KR1019960040342 A KR 1019960040342A KR 19960040342 A KR19960040342 A KR 19960040342A KR 100379538 B1 KR100379538 B1 KR 100379538B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate
- insulating layer
- thickness
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 제 1,2 폴리 게이트가 서로 단차를 갖도록하여 저전압에서도 동작이 가능하도록한 전하 결합 소자 및 그의 제조 방법에 관한 것으로, 표면내에 제 2 도전형 매몰 영역을 갖는 제 1 도전형 기판과, 상기 제 1 도전형 기판상에 형성된 게이트 절연층과, 상기 게이트 절연층상에 일정 간격을 두고 형성된 복수개의 제 1 게이트 전극들과, 상기 제 1 게이트 전극들과 게이트 절연층의 노출된 전표면상에 형성되고, 상기 제 1 게이트 전극들상에 제 1 두께를 가지고 형성된 제 1 영역과 노출된 게이트 절연층상에 제 1 두께보다 훨씬 더 두꺼운 제 2 두께를 가지고 형성된 제 2 영역을 포함하는 층간 절연층과, 상기 제 2 영역상에 형성된 복수개의 제 2 게이트 전극들을 구비하여 다음과 같은 효과를 갖는다.
제 1,2 폴리 게이트를 서로 형성높이가 다르게 하여 포텐셜의 단차를 발생시키므로 그 차이가 크지않아 저전압의 환경에서도 동작이 가능하다.
그러므로 소형화, 저전력화 추세에 있는 캠코더등의 촬상 소자에 효율적으로 사용할 수 있게 하는 효과가 있다.
또한 베리어층을 형성하기 위한 이온 주입 공정을 실시하지 않으므로 기판에 가해지는 손상을 줄여 소자의 특성을 향상시키는 효과가 있다.
Description
본 발명은 전하 결합 소자(Charge Coupled Device)에 관한 것으로, 특히 제 1,2 폴리 게이트가 서로 단차를 갖도록하여 저전압에서도 동작이 가능하도록한 수평 전하 결합 소자 및 그의 제조 방법에 관한 것이다.
현재, 캠코더등의 촬상 소자에 사용되는 전하 결합 소자는 제품의 소형화, 저전압화에 따라 5V 이하의 저전압에서도 동작 가능한 전하 결합 소장 대한 연구가진행되고 있다.
이하, 첨부된 도면을 참고하여 종래의 고체 촬상 소자에 대하여 설명하면 다음과 같다.
도 1은 일반적인 CCD영상 소자의 레이 아웃도이고, 도 2는 종래의 HCCD의 구조단면도이다.
일반적으로 전하 결합 소자(CCD)는 반도체 기판에 매트릭스 형태로 배열되어 빛에 관한 영상 신호를 전기적인 신호로 변환하는 복수개의 광전 변환 영역(PD)과, 상기 광전 변환 영역에서 생성되어진 영상 전하를 수직 방향으로 전송하는 복수개의 수직 전하 전송 영역(VCCD)과, 상기 수직 방향으로 전송되어진 영상 전하를 수평 방향으로 전송하는 수평 전하 전송 영역(HCCD)과, 상기 수평 방향으로 전송되어진 영상 전하를 센싱하여 외부의 주변 회로로 출력하는 센싱 앰프로 구성된다.
상기와 같은 전하 결합 소자에서 HCCD의 구조는 다음과 같다.
도 2는 도 1의 A-A' 선에 따른 단면 구조를 나타낸 것이다.
수평 전하 결합 소자(HCCD)는 먼저, 반도체 기판(1)의 표면에 형성되는 수평 전하 전송 영역(2)과, 상기 수평 전하 전송 영역(2)내에 일정 간격으로 형성되어 영상 전하의 전송시에 수평 전하 전송 영역(2)의 포텐셜 레벨이 단자를 갖도록하는 베리어층(3)과, 상기 베리어층(3)이 형성된 수평 전하 전송 영역(2)상에 형성되는 ONO층(4a)(4b)(4c)과, 상기 베리어층(3)이 형성되지 않은 ONO층(4a)(4b)(4c)상에 일정 간격으로 복수개 형성되는 제 1 폴리 게이트(5)와, 상기 제 1 폴리 게이트(5)가 형성되지 않은 베리어층(3)상에 절연막(도면에 도시되지 않음)에 의해 제 1 폴리 게이트(5)와 절연되어 일정 간격으로 복수개 형성되는 제 2 폴리 게이트(6)를 포함하여 구성된다.
상기의 ONO층(4a)(4b)(4c)은 먼저 산화막(Oxide)(4a)을 350Å정도의 두께로 증착하고 상기 산화막(4a)상에 질화막(Nitride)(4b)을 350Å정도의 두께로 증착한다. 그리고 상기 질화막(4b)상에 산화막(Oxide)(4c)을 30Å의 두께로 증착하여 형성한것이다.
상기와 같이 구성된 전하 결합 소자의 제 1,2 폴리 게이트(5)(6)에 2 페이즈(Phase)의 클럭을 인가하여 영상 전하를 일방향으로 이동시키게 된다.
즉, 제 1,2 폴리 게이트(5)(6)에 반복적으로 인가되는 0V와 5V의 클럭과 이온 주입 공정에 의해 형성된 베리어층(3)에 의한 포텐셜의 변화에 의해 영상 전하를 일방향으로 이동시키게 된다.
종래의 수평 전하 결합 소자에 있어서는 제 1,2 폴리 게이트(5)(6)의 포텐셜을 이온 주입에 의한 베리어층을 이용하여 단차를 갖도록 하므로 다음과 같은 문제점이 있었다.
먼저, 베리어층을 형성하기위한 이온 주입 공정으로 반도체 기판에 손상을 주게되어 소자의 특성을 저하시키게 된다.
그리고 포텐셜의 차이가 크므로(베리어층을 이용한 포텐셜 단차를 이용하여 영상 전하를 전송하므로) 5V 이하의 저전압에서는 동작시킬 수 없는 문제점이 있었다.
본 발명은 상기와 같은 종래의 수평 전하 결합 소자의 문제점을 해결하기 위하여 안출한 것으로, 제 1,2 폴리 게이트가 서로 단차를 갖도록하여 저전압에서도 동작이 가능하도록한 수평 전하 결합 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 CCD영상 소자의 레이 아웃도
도 2는 종래의 HCCD의 구조 단면도
도 3은 본 발명의 HCCD의 구조 단면도
도 4a 내지 도 4e는 본 발명의 HCCD의 공정 단면도
도면의 주요 부분에 대한 부호의 설명
20. 반도체 기판 21. 수평 전하 전송 영역
22. 절연층 23. 제 1 게이트 전극
24. 층간 산화막 25. 제 2 게이트 전극
본 발명의 수평 전하 결합 소자는 표면내에 제 2 도전형 매몰 영역을 갖는 제 1 도전형 기판과, 상기 제 1 도전형 기판상에 형성된 게이트 절연층과, 상기 게이트 절연층상에 일정 간격을 두고 형성된 복수개의 제 1 게이트 전극들과, 상기 제 1 게이트 전극들과 게이트 절연층의 노출된 전표면상에 형성되고, 상기 제 1 게이트 전극들상에 제 1 두께를 가지고 형성된 제 1 영역과 노출된 게이트 절연층상에 제 1 두께보다 훨씬 더 두꺼운 제 2 두께를 가지고 형성된 제 2 영역을 포함하는 층간 절연층과, 상기 제 2 영역상에 형성된 복수개의 제 2 게이트 전극들을 구비함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 수평 전하 결합 소자 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 HCCD의 구조 단면도이고, 도 4a 내지 도 4e는 본 발명의 HCCD의 공정 단면도이다.
본 발명의 수평 전하 결합 소자는 이온 주입에 의한 베리어층을 형성하지 않아 저전압의 환경에서 동작 가능하도록 한것으로 그 구성은 다음과 같다.
먼저, 표면내에 제 2 도전형 매몰 영역(BCCD)(21)을 갖는 반도체 기판(20)과, 상기 반도체 기판(20)상에 형성된 절연층(22)과, 상기 절연층(22)상에 일정 간격을 두고 형성된 복수개의 제 1 게이트 전극(23)들과, 상기 제 1 게이트 전극(23)들과 절연층(22)의 노출된 전표면상에 형성되고, 상기 제 1 게이트 전극(23)들상에 제 1 두께를 가지고 형성된 제 1 영역과 노출된 절연층(22)상에 제 1 두께보다 훨씬 더 두꺼운 제 2 두께를 가지고 형성된 제 2 영역을 포함하는 층간 산화막(24)과, 상기 제 2 영역상에 형성된 복수개의 제 2 게이트 전극(25)들을 포함하여 이루어 구성된다.
상기와 같은 구조를 갖는 본 발명의 수평 전하 결합 소자의 제조 공정은 다음과 같다.
먼저, 도 4a에서와 같이, 수평 전하 전송 영역(21)이 형성된 제 1 도전형의 반도체기판(20)상에 300Å정도의 제 1 산화막(22a)과 350Å정도의 질화막(22b)과 30Å정도의 제 2 산화막(22c)을 차례대로 증착하여 절연층을 형성하고 상기 제 2 산화막(22c)상에 4000Å정도의 폴리 실리콘층(23a)을 형성한다.
이어, 도 4b에서와 같이, 상기 폴리 실리콘층(23a)을 선택적으로 식각하여 일정간격을 갖는 복수개의 제 1 폴리 게이트(23b)를 형성한다.
그리고 도 4c에서와 같이, 전체 소자 영역중에서 상기 수평 전하 전송 영역(21)을 제외한 부분에 포토 마스크(도면에 도시되지 않음)를 형성한후에 상기 제 1 폴리 게이트(23b)가 형성되지 않은 부분의 제 2 산화막(22c), 질화막(22b)을 선택적으로 제거한다.
이어, 도 4b에서와 같이, 층간 산화를 실시하여 상기 제 1 폴리 게이트(23b)을 포함하는 전면에 층간 산화막(24)을 형성한다.
이때, 상기 층간 산화막(24)은 제 1 폴리 게이트(23b)상측보다 제 1 산화막(22a)상에 더 두껍게 형성된다.
즉, 제 1 폴리 게이트(23b)를 제외한 부분에는 2000Å정도의 두께를 갖는 층간 산화막(24)이 형성된다.
그리고 상기 층간 산화막(24)상에 3500Å정도의 두께를 갖는 폴리 실리콘층을 형성하고 상기 제 1 폴리 게이트(23b)에 일부분이 겹쳐지도록 선택적으로 제거하여 일정간격을 갖는 복수개의 제 2 폴리 게이트(25)를 형성한다.
상기와 같은 본 발명의 전하 결합 소자의 제조 공정에서 층간 산화막(24)의 형성을 층간 산화가 아닌 증착에 의한 방법으로 형성하는 것도 가능하다.
상기와 같은 공정으로 형성된 본 발명의 전하 결합 소자는 도 4e에서와 같이, 2 위상(Phase)을 갖는 H2,H1 의 클럭 신호에 의해 영상 전하를 일방향으로 전송하게 된다.
도 4e에서의 포텐셜 프로파일에서는 H1이 HIGH, H2가 LOW인 상태를 나타낸것이다.
이온 주입에 의한 베리어층 없이도 동일 클럭에서 포텐셜의 단차가 발생하는 이유는 수평 전하 전송 영역(21)에서 제 1 폴리 게이트(23b)까지의 거리와 수평 전하 전송 영역(21)에서 제 2 폴리 게이트(25)까지의 거리의 차이때문이다.(거리의 차이는 층간 산화막에 의해 생긴 것이다.)
즉, 상기와 같은 게이트 형성 높이의 차이에 의해 수평 전하 전송 영역에 걸리는 포텐셜에는 단차가 발생하는 것이다.
상기와 같은 본 발명의 수평 전하 결합 소자는 제 1,2 폴리 게이트를 서로 형성높이가 다르게 하여 포텐셜의 단차를 발생시키므로 그 차이가 크지않아 저전압의 환경에서도 동작이 가능하다.
그러므로 소형화, 저전력화 추세에 있는 캠코더등의 촬상 소자에 효율적으로 사용할 수 있게 하는 효과가 있다.
또한 베리어층을 형성하기 위한 이온 주입 공정을 실시하지 않으므로 기판에 가해지는 손상을 줄여 소자의 특성을 향상시키는 효과가 있다.
Claims (16)
- 표면내에 제 2 도전형 매몰 영역을 갖는 제 1 도전형 기판과,상기 제 1 도전형 기판상에 형성된 게이트 절연층과,상기 게이트 절연층상에 일정 간격을 두고 형성된 복수개의 제 1 게이트 전극들과,상기 제 1 게이트 전극들과 게이트 절연층의 노출된 전표면상에 형성되고, 상지 제 1 게이트 전극들상에 제 1 두께를 가지고 형성된 제 1 영역과 노출된 게이트 절연층상에 제 1 두께보다 훨씬 더 두꺼운 제 2 두께를 가지고 형성된 제 2 영역을 포함하는 층간 절연층과,상기 제 2 영역상에 형성된 복수개의 제 2 게이트 전극들을 구비하여,제 1 도전형 기판의 표면에서 제 1 게이트 전극까지의 거리와 제 1 도전형 기판의 표면에서 제 2 게이트 전극까지의 거리가 차이를 갖는 것을 특징으로 하는 수평 전하 결합 소자.
- 제 1 항에 있어서,제 1 도전형 기판은 폴리 실리콘인 것을 특징으로 하는 수평 전하 결합 소자.
- 제 1 항에 있어서,게이트 절연층과 층간 절연층은 산화막인 것을 특징으로 하는 수평 전하 결합 소자.
- 제 1 항에 있어서,제 1 게이트 전극과 제 2 게이트 전극은 불순물이 도핑된 폴리 실리콘인 것을 특징으로 하는 수평 전하 결합 소자.
- 제 1 항에 있어서,제 1 게이트 전극 하측의 게이트 절연층은 제 1 산화막-질화막-제 2 산화막 구조인 것을 특징으로 하는 수평 전하 결합 소자.
- 표면내에 제 2 도전형 매몰 영역을 갖는 제 1 도전형 기판을 마련하는 스텝과,상기 기판의 표면상에 제 1 절연막, 제 1 절연막과 다른 물질인 제 2 절연막과 제 1 절연막과 동일 물질인 제 3 절연막을 차례로 형성하는 스텝과,상기 제 3 절연막상에 제 1 도전층을 형성하고 이를 패터닝하여 일정 간격을 갖는 복수개의 제 1 게이트 전극들을 형성하는 스텝과,상기 복수개의 제 1 게이트 전극들을 에치 마스크로하여 제 3 절연막과 제 2 절연막을 에치하는 스텝과,상기 복수개의 제 1 게이트 전극들, 남아있는 제 2 절연막과 제 3 절연막 그리고 노출된 제 1 절연막상에 제 1 절연막과 동일 물질로 층간 절연층을 형성하는 스텝과,상기 층간 절연층상에 제 2 도전층을 형성하고 이를 패터닝하여 제 1 게이트 전극들의 사이에 복수개의 제 2 게이트 전극들을 형성하는 스텝을 포함하여 이루어지는 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 6 항에 있어서,제 1 절연막과 제 3 절연막 및 층간 절연층은 질화막과 산화막중 어느 하나이고 제 1 절연막은 다른 하나인 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 6 항에 있어서,기판은 폴리 실리콘이고, 제 1 도전층과 제 2 도전층은 불순물이 도핑된 폴리 실리콘인 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 6 항에 있어서,기판은 n 도전형과 p 도전형중에 어느 하나이고 매몰 영역은 다른 하나임을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 7 항에 있어서,제 1 절연막은 300(±20)Å의 두께를 갖는 산화막인 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 7 항에 있어서,제 2 절연막은 350(±20)Å의 두께를 갖는 산화막인 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 7 항에 있어서,제 3 절연막은 30(±5)Å의 두께를 갖는 산화막인 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 6 항에 있어서,제 1 게이트 전극을 4000(±200)Å의 두께로 형성하는 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 6 항에 있어서,제 2 게이트 전극을 3500(±200)Å의 두께로 형성하는 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 6 항에 있어서,제 2 게이트 전극 하측의 층간 절연층을 2000(±100)Å의 두께로 형성하는 것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
- 제 6 항에 있어서,제 3 절연막, 제 2 절연막의 제거공정은 수평 전하 전송 영역을 제외한 부분에 포토 마스크를 형성한후에 실시하는것을 특징으로 하는 수평 전하 결합 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040342A KR100379538B1 (ko) | 1996-09-17 | 1996-09-17 | 수평전하결합소자및그의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040342A KR100379538B1 (ko) | 1996-09-17 | 1996-09-17 | 수평전하결합소자및그의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980021478A KR19980021478A (ko) | 1998-06-25 |
| KR100379538B1 true KR100379538B1 (ko) | 2003-07-18 |
Family
ID=37417083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960040342A KR100379538B1 (ko) | 1996-09-17 | 1996-09-17 | 수평전하결합소자및그의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379538B1 (ko) |
-
1996
- 1996-09-17 KR KR1019960040342A patent/KR100379538B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980021478A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| US5521405A (en) | Charge transfer device with two-phase two-layered electrode structure and method for fabricating the same | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| KR940009601B1 (ko) | 전하전송장치의 제조방법 | |
| CN103579262B (zh) | 一种cmos图像传感器及其制备方法 | |
| KR100379538B1 (ko) | 수평전하결합소자및그의제조방법 | |
| KR100282424B1 (ko) | 수평전하 전송소자 및 그의 제조방법 | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| KR100259086B1 (ko) | 고체촬상소자 및 이의 제조방법 | |
| KR100259084B1 (ko) | 고체촬상소자및이의제조방법 | |
| US7964451B2 (en) | Solid state imaging device and method for fabricating the same | |
| US5986295A (en) | Charge coupled device | |
| KR100304977B1 (ko) | 고체촬상소자의제조방법 | |
| KR100280400B1 (ko) | 고체촬상소자 제조방법 | |
| KR100311490B1 (ko) | 고체촬상소자의제조방법 | |
| KR0151185B1 (ko) | 전하전송장치 및 그 제조방법 | |
| KR100259064B1 (ko) | Ccd 영상소자 제조방법 | |
| US5406101A (en) | Horizontal charge coupled device | |
| JPH03259570A (ja) | 電荷転送素子およびその製造方法 | |
| KR0151381B1 (ko) | 전하결합소자 및 그 제조방법 | |
| KR100272558B1 (ko) | 고체 촬상 소자의 제조방법 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| KR100262033B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH03181171A (ja) | 固体撮像素子およびその製造方法 | |
| KR20010003499A (ko) | 고체 촬상 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |