JP3153647B2 - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JP3153647B2 JP3153647B2 JP24445792A JP24445792A JP3153647B2 JP 3153647 B2 JP3153647 B2 JP 3153647B2 JP 24445792 A JP24445792 A JP 24445792A JP 24445792 A JP24445792 A JP 24445792A JP 3153647 B2 JP3153647 B2 JP 3153647B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- charge transfer
- transfer device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 title claims description 99
- 238000000034 method Methods 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 28
- 238000009413 insulation Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 9
- 239000007772 electrode material Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 114
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000011109 contamination Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76841—Two-Phase CCD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は固体撮像素子あるいは信
号遅延器等に用いられる電荷転送装置に係り、特に、単
一の導電層からなる複数の転送電極を有する電荷転送装
置の製造方法に関する。
号遅延器等に用いられる電荷転送装置に係り、特に、単
一の導電層からなる複数の転送電極を有する電荷転送装
置の製造方法に関する。
【０００２】
【従来の技術】通常、電荷転送装置及び信号遅延器に
は、映像信号の電荷を電位差を用いることによって一方
向に順次転送する電荷転送装置が用いられている。この
ような映像信号電荷転送装置は、シリコン基板上に絶縁
層によって一定間隔で配置した複数の転送電極からなる
ものである。各転送電極に印加される駆動電圧によっ
て、シリコン基板上部のチャンネル内に蓄積された電荷
が隣接する転送電極に向かって一方向に流れる。
は、映像信号の電荷を電位差を用いることによって一方
向に順次転送する電荷転送装置が用いられている。この
ような映像信号電荷転送装置は、シリコン基板上に絶縁
層によって一定間隔で配置した複数の転送電極からなる
ものである。各転送電極に印加される駆動電圧によっ
て、シリコン基板上部のチャンネル内に蓄積された電荷
が隣接する転送電極に向かって一方向に流れる。
【０００３】以下、従来の電荷転送装置の製造方法につ
いて、図６a〜図８dに基づいて説明する。なお、図６a
〜図７fは連続した工程を示す図である。
いて、図６a〜図８dに基づいて説明する。なお、図６a
〜図７fは連続した工程を示す図である。
【０００４】図６a〜７fに示した方法は、電荷転送電極
材料として多結晶シリコンを用い、隣接する転送電極間
の電気的絶縁を得るために熱酸化法を用いて隣接する転
送電極間の間隔を充分に小さくする方法である。
材料として多結晶シリコンを用い、隣接する転送電極間
の電気的絶縁を得るために熱酸化法を用いて隣接する転
送電極間の間隔を充分に小さくする方法である。
【０００５】この方法では、まず、図６aに示すよう
に、P 型シリコン基板１上に N 型不純物拡散層２、シ
リコン酸化膜３、不純物をドープした第一の多結晶シリ
コン層４を順次形成する。次いで、図６bに示すよう
に、第一の多結晶シリコン層４をホトレジスト(図示せ
ず)をマスクとして反応性イオンエッチング(RIE)を用い
て選択的にエッチングして、第一の転送電極としての第
一の多結晶シリコンパターン４aを形成する。
に、P 型シリコン基板１上に N 型不純物拡散層２、シ
リコン酸化膜３、不純物をドープした第一の多結晶シリ
コン層４を順次形成する。次いで、図６bに示すよう
に、第一の多結晶シリコン層４をホトレジスト(図示せ
ず)をマスクとして反応性イオンエッチング(RIE)を用い
て選択的にエッチングして、第一の転送電極としての第
一の多結晶シリコンパターン４aを形成する。
【０００６】続いて、図６cに示すように、上記 RIE 工
程を行うことによってエッチングダメージを受けたシリ
コン酸化膜３の露出部分を多結晶シリコンパターンをマ
スクとしてエッチングすることによって除去する。その
結果、第一の多結晶シリコンパターン４aの下方のシリ
コン酸化膜３のみが残ることになる。
程を行うことによってエッチングダメージを受けたシリ
コン酸化膜３の露出部分を多結晶シリコンパターンをマ
スクとしてエッチングすることによって除去する。その
結果、第一の多結晶シリコンパターン４aの下方のシリ
コン酸化膜３のみが残ることになる。
【０００７】次いで、図７d に示すように、得られた全
露出面、すなわち N 型不純物拡散層２及び第一の多結
晶シリコンパターン４a の露出部に熱酸化法によりシリ
コン酸化膜５を形成する。続いて、シリコン酸化膜５上
に不純物をドープした第二の多結晶シリコン層６を形成
する。
露出面、すなわち N 型不純物拡散層２及び第一の多結
晶シリコンパターン４a の露出部に熱酸化法によりシリ
コン酸化膜５を形成する。続いて、シリコン酸化膜５上
に不純物をドープした第二の多結晶シリコン層６を形成
する。
【０００８】次に、図７e に示すように、第二の多結晶
シリコン層６を選択的にエッチングして、第二の転送電
極として第二の多結晶シリコンパターン６a を形成す
る。
シリコン層６を選択的にエッチングして、第二の転送電
極として第二の多結晶シリコンパターン６a を形成す
る。
【０００９】続いて、図７f に示すように、第二の多結
晶シリコンパターン６a の露出面を熱酸化させて、シリ
コン酸化膜７を形成し、さらに、該膜７上に平滑な硼燐
珪酸ガラス(BPSG)層８を形成する。
晶シリコンパターン６a の露出面を熱酸化させて、シリ
コン酸化膜７を形成し、さらに、該膜７上に平滑な硼燐
珪酸ガラス(BPSG)層８を形成する。
【００１０】上述の方法を用いることによって、隣接す
る転送電極間の間隔を0.2μm以下の小さい間隔とするこ
とができる。何故ならば、第一と第二の転送電極間の間
隔が、第一の転送電極としての第一の多結晶シリコンパ
ターンの酸化によって形成されるシリコン酸化膜５の厚
さによって決定されることによる。これによって、第一
と第二の転送電極間の間隔によって生じる電位ポケット
が殆ど発生しない状態を得ることができることになる。
る転送電極間の間隔を0.2μm以下の小さい間隔とするこ
とができる。何故ならば、第一と第二の転送電極間の間
隔が、第一の転送電極としての第一の多結晶シリコンパ
ターンの酸化によって形成されるシリコン酸化膜５の厚
さによって決定されることによる。これによって、第一
と第二の転送電極間の間隔によって生じる電位ポケット
が殆ど発生しない状態を得ることができることになる。
【００１１】２層の多結晶シリコン層を用いているこの
方法は、充分小さい転送電極間間隔を実現するのに好適
な方法であり、高い転送効率を得ることができる。この
関係から、現在市販されている信号転送装置の大部分は
この方法を用いたものである。
方法は、充分小さい転送電極間間隔を実現するのに好適
な方法であり、高い転送効率を得ることができる。この
関係から、現在市販されている信号転送装置の大部分は
この方法を用いたものである。
【００１２】
【発明が解決しようとする課題】しかしながら、固体撮
像素子のような微小な信号電荷を取扱う装置において
は、上述の方法の使用は幾つかの問題を生じる可能性が
ある。
像素子のような微小な信号電荷を取扱う装置において
は、上述の方法の使用は幾つかの問題を生じる可能性が
ある。
【００１３】例えば、まず、転送電極形成のために導電
層を２層設ける必要があり、製造工程が複雑になる。さ
らに、シリコン基板の熱酸化表面を露出させることは、
表面が不純物によって汚染される危険性を増加させるこ
とになる。このような汚染によって転送電極の下方で電
位の局部的な異常が発生し、これによって映像信号電荷
のカップリングが生ずる。このようなカップリングは信
号電荷の正確な転送を妨げることになる。
層を２層設ける必要があり、製造工程が複雑になる。さ
らに、シリコン基板の熱酸化表面を露出させることは、
表面が不純物によって汚染される危険性を増加させるこ
とになる。このような汚染によって転送電極の下方で電
位の局部的な異常が発生し、これによって映像信号電荷
のカップリングが生ずる。このようなカップリングは信
号電荷の正確な転送を妨げることになる。
【００１４】また、異なる導電材料からなる第一と第二
の転送電極間の重畳を確実にするために、ある程度の重
畳空間を設ける必要がある。このような重畳空間によっ
て、転送電極によって占有される面積を縮小することに
は限界がある。
の転送電極間の重畳を確実にするために、ある程度の重
畳空間を設ける必要がある。このような重畳空間によっ
て、転送電極によって占有される面積を縮小することに
は限界がある。
【００１５】さらに、第一と第二の転送電極間の重畳
は、異なるクロックパルスが印加される第一と第二の転
送電極間の層間静電容量を増加させることになり、信号
電荷転送装置の駆動に必要な電力の消費を不必要に増加
させる結果となる。
は、異なるクロックパルスが印加される第一と第二の転
送電極間の層間静電容量を増加させることになり、信号
電荷転送装置の駆動に必要な電力の消費を不必要に増加
させる結果となる。
【００１６】また、第一と第二の転送電極に多結晶シリ
コンを用いることは信号電荷転送装置の性能を劣化させ
ることになる。映像信号に対応する入射光が多結晶シリ
コンからなる転送電極を透過する構造を有するフレーム
トランスファ方式の電荷結合素子の場合においては、短
波長の光を吸収する多結晶シリコンの特性によって青色
感度が低下し、これによって分光感度特性に歪みが生じ
ることになる。
コンを用いることは信号電荷転送装置の性能を劣化させ
ることになる。映像信号に対応する入射光が多結晶シリ
コンからなる転送電極を透過する構造を有するフレーム
トランスファ方式の電荷結合素子の場合においては、短
波長の光を吸収する多結晶シリコンの特性によって青色
感度が低下し、これによって分光感度特性に歪みが生じ
ることになる。
【００１７】多結晶シリコンは転送電極として用いるに
は抵抗値が大きいので、高速度駆動の信号電荷転送装置
用としては不適切である。従って、このような装置は、
多結晶シリコンよりも高い透過性を有する材料からな
り、より抵抗値の低い電極材料を用いた構成の転送電極
を有するものでなければならない。
は抵抗値が大きいので、高速度駆動の信号電荷転送装置
用としては不適切である。従って、このような装置は、
多結晶シリコンよりも高い透過性を有する材料からな
り、より抵抗値の低い電極材料を用いた構成の転送電極
を有するものでなければならない。
【００１８】一方、図８a〜図８d は、単結晶シリコン
層を用いた転送電極の製造方法を説明した図である。
層を用いた転送電極の製造方法を説明した図である。
【００１９】まず、図８a に示すように、P 型シリコン
基板11上に、順次、N 型不純物拡散層12、シリコン酸化
膜13及び不純物をドープした第一の多結晶シリコン層14
を形成する。次いで、図８b に示すように、第一の多結
晶シリコン層14上に、各転送電極形成に対応するホトレ
ジストパターン15を形成する。次いで、第一の多結晶シ
リコン層を、ホトレジストパターン15をマスクとして、
RIE 法などのような異方性エッチング方法を用いて選択
的にエッチングして、第一の転送電極として第一の多結
晶シリコンパターン14a を形成する。
基板11上に、順次、N 型不純物拡散層12、シリコン酸化
膜13及び不純物をドープした第一の多結晶シリコン層14
を形成する。次いで、図８b に示すように、第一の多結
晶シリコン層14上に、各転送電極形成に対応するホトレ
ジストパターン15を形成する。次いで、第一の多結晶シ
リコン層を、ホトレジストパターン15をマスクとして、
RIE 法などのような異方性エッチング方法を用いて選択
的にエッチングして、第一の転送電極として第一の多結
晶シリコンパターン14a を形成する。
【００２０】続いて、第一の多結晶シリコンパターン14
a を露出させるようにホトレジストパターン15を除去
し、さらに熱酸化を行って、図８c に示すように、シリ
コン酸化膜16を形成する。さらに、図８d に示すよう
に、シリコン酸化膜16上に BPSG層17を形成して、表面
を平滑化する。
a を露出させるようにホトレジストパターン15を除去
し、さらに熱酸化を行って、図８c に示すように、シリ
コン酸化膜16を形成する。さらに、図８d に示すよう
に、シリコン酸化膜16上に BPSG層17を形成して、表面
を平滑化する。
【００２１】この方法は下記のような長所を有してい
る。すなわち、第一に、製造が容易であること、第二
に、製造コストが低廉であること、第三に、シリコン基
板が露出しないので不純物による汚染がなく、熱酸化に
よる欠陥の発生がないこと、第四に、転送電極間の静電
容量が減少すること、最後に、転送電極の材料に制限が
ないことである。
る。すなわち、第一に、製造が容易であること、第二
に、製造コストが低廉であること、第三に、シリコン基
板が露出しないので不純物による汚染がなく、熱酸化に
よる欠陥の発生がないこと、第四に、転送電極間の静電
容量が減少すること、最後に、転送電極の材料に制限が
ないことである。
【００２２】他方、この方法は次のような欠点を有して
いる。転送電極間間隔が依存している現在の半導体加工
技術を考慮すると、高い電荷転送効率を得るために充分
に狭い電極間間隔を得ることが困難である。
いる。転送電極間間隔が依存している現在の半導体加工
技術を考慮すると、高い電荷転送効率を得るために充分
に狭い電極間間隔を得ることが困難である。
【００２３】駆動パルスが MHZ 帯の周波数である高速
駆動用の電荷転送装置において、高電荷転送効率を得る
ためには、２相駆動型の電荷結合素子(CCD)が一般に採
用されている。そのような２相駆動型の CCD の製造に
は、自己整合方法が重要となる。
駆動用の電荷転送装置において、高電荷転送効率を得る
ためには、２相駆動型の電荷結合素子(CCD)が一般に採
用されている。そのような２相駆動型の CCD の製造に
は、自己整合方法が重要となる。
【００２４】ここで、自己整合を用いた２相駆動型電荷
転送装置の従来の製造方法について説明する。
転送装置の従来の製造方法について説明する。
【００２５】まず、図９a に示すように、P 型シリコン
基板21上に N 型不純物拡散層22、シリコン酸化膜23及
び不純物ドープの第一の多結晶シリコン層24を、順次形
成する。次いで、図９b に示すように、第一の多結晶シ
リコン層24を、マスクとしてホトレジスト25を用いると
いう条件で RIE 法を用いて選択的にエッチングし、第
一の転送電極として第一の多結晶シリコンパターン24a
を形成する。
基板21上に N 型不純物拡散層22、シリコン酸化膜23及
び不純物ドープの第一の多結晶シリコン層24を、順次形
成する。次いで、図９b に示すように、第一の多結晶シ
リコン層24を、マスクとしてホトレジスト25を用いると
いう条件で RIE 法を用いて選択的にエッチングし、第
一の転送電極として第一の多結晶シリコンパターン24a
を形成する。
【００２６】ホトレジストパターン25を除去した後、RI
E 法による加工でエッチングダメージを受けたシリコン
酸化膜23の露出面を第一の多結晶シリコンパターン24a
をマスクとしてエッチングしする。結果として、多結晶
シリコンパターン24a下方の位置のみにシリコン酸化膜2
3aが残留する(図９c)。
E 法による加工でエッチングダメージを受けたシリコン
酸化膜23の露出面を第一の多結晶シリコンパターン24a
をマスクとしてエッチングしする。結果として、多結晶
シリコンパターン24a下方の位置のみにシリコン酸化膜2
3aが残留する(図９c)。
【００２７】続いて、得られた全露出面を熱酸化して、
N 型不純物拡散層22の表面及び第一の多結晶シリコンパ
ターン24aの表面上に別のシリコン酸化膜26を形成する
(図10d)。第一の多結晶シリコンパターン24aをマスクと
して用いる条件下で、N 型不純物拡散層22に P 型の不
純物を注入して、P 型不純物層27を形成する。これによ
って、特に別のマスクを用いることなく、P 型の不純物
層27を自己整合的に得ることができる。
N 型不純物拡散層22の表面及び第一の多結晶シリコンパ
ターン24aの表面上に別のシリコン酸化膜26を形成する
(図10d)。第一の多結晶シリコンパターン24aをマスクと
して用いる条件下で、N 型不純物拡散層22に P 型の不
純物を注入して、P 型不純物層27を形成する。これによ
って、特に別のマスクを用いることなく、P 型の不純物
層27を自己整合的に得ることができる。
【００２８】次いで、得られた全露出表面上に、不純物
をドープした第二の多結晶シリコン層28を形成する(図1
0e)。次に、図10fに示すように、第二の多結晶シリコン
層28を選択的にエッチングして、第二の転送電極として
第二の多結晶シリコンパターン28aを形成する。続い
て、第二の多結晶シリコンパターン28aの表面を熱的に
酸化して、シリコン酸化膜29を形成する。得られた全露
出表面上に平担層として BPSG 層30を形成する。
をドープした第二の多結晶シリコン層28を形成する(図1
0e)。次に、図10fに示すように、第二の多結晶シリコン
層28を選択的にエッチングして、第二の転送電極として
第二の多結晶シリコンパターン28aを形成する。続い
て、第二の多結晶シリコンパターン28aの表面を熱的に
酸化して、シリコン酸化膜29を形成する。得られた全露
出表面上に平担層として BPSG 層30を形成する。
【００２９】図10gは得られた信号電荷転送装置の結線
条件を説明する図で、隣接する第一と第二の多結晶シリ
コンパターン24a及び28aは相互にワイヤによって接続し
てあり、２相駆動のクロック信号φ１及びφ２を交互に
印加できるようにしてある。
条件を説明する図で、隣接する第一と第二の多結晶シリ
コンパターン24a及び28aは相互にワイヤによって接続し
てあり、２相駆動のクロック信号φ１及びφ２を交互に
印加できるようにしてある。
【００３０】図９a〜図10gの場合に用いた自己整合のプ
ロセスは図８a〜８dの場合には用いていない。結果とし
て、P 型不純物範囲あるいは不純物層が N 型不純物拡
散層12に形成され、後者にポテンシャル井戸を形成する
場合には、図11a及び11cに示すような配列を形成するこ
ともできる。図11a及び図11cにおいて、p 型不純物層は
参照数詞18として示してある。
ロセスは図８a〜８dの場合には用いていない。結果とし
て、P 型不純物範囲あるいは不純物層が N 型不純物拡
散層12に形成され、後者にポテンシャル井戸を形成する
場合には、図11a及び11cに示すような配列を形成するこ
ともできる。図11a及び図11cにおいて、p 型不純物層は
参照数詞18として示してある。
【００３１】図11aに示した場合で、２相クロック信号
φ１及びφ２が印加されたとき、第一の多結晶シリコン
パターン14aと p 型不純物層18との間の間隔に起因する
電位障壁 B が余計に発生する(図11b)。図11cに示した
場合には、２相駆動のクロック信号φ１及びφ２が印加
されたときに、電位ポケット P が余計に発生する(図11
d)。結果として、信号電荷転送効率はかなり低下する。
φ１及びφ２が印加されたとき、第一の多結晶シリコン
パターン14aと p 型不純物層18との間の間隔に起因する
電位障壁 B が余計に発生する(図11b)。図11cに示した
場合には、２相駆動のクロック信号φ１及びφ２が印加
されたときに、電位ポケット P が余計に発生する(図11
d)。結果として、信号電荷転送効率はかなり低下する。
【００３２】上記の記述から明らかなように、転送電極
として２層の多結晶シリコン構造を用いる従来の方法
は、転送電極間隔を狭くすることはできるものの、製造
上の多くの困難性と電荷転送装置の設計上の制約とを含
んでいる。
として２層の多結晶シリコン構造を用いる従来の方法
は、転送電極間隔を狭くすることはできるものの、製造
上の多くの困難性と電荷転送装置の設計上の制約とを含
んでいる。
【００３３】他方、転送電極用に単層の多結晶シリコン
層を用いる従来方法の場合には、ホト工程及びエッチン
グ技術上の制約に起因して、転送電極間間隔を狭くする
ことが困難である。さらに、この単層転送電極形成の方
法は、２相駆動タイプ CCD形成用の自己整合プロセスを
用いることができないという欠点がある。
層を用いる従来方法の場合には、ホト工程及びエッチン
グ技術上の制約に起因して、転送電極間間隔を狭くする
ことが困難である。さらに、この単層転送電極形成の方
法は、２相駆動タイプ CCD形成用の自己整合プロセスを
用いることができないという欠点がある。
【００３４】本発明は上記従来技術の問題点を考慮して
なされたものであり、その目的は、複数の転送電極を単
層の導電層によって形成することを可能にし、充分に狭
い転送電極間間隔の実現を可能にし、２相クロック駆動
タイプの電荷結合装置形成用に自己整合プロセスを用い
る電荷転送装置の製造方法を提供することにある。
なされたものであり、その目的は、複数の転送電極を単
層の導電層によって形成することを可能にし、充分に狭
い転送電極間間隔の実現を可能にし、２相クロック駆動
タイプの電荷結合装置形成用に自己整合プロセスを用い
る電荷転送装置の製造方法を提供することにある。
【００３５】
【課題を解決するための手段】本発明によれば、まず、
第一導電型の半導体基板を準備する。次いで、上記第一
導電型の半導体基板上に第二導電型の不純物層、第一絶
縁層及び半導体層を順次形成する。次に、上記半導体層
をホト工程及びエッチングプロセスによってパターニン
グして、一定間隔の半導体層パターンを形成する。上記
半導体層パターンの形成後、得られた全露出表面上に第
二絶縁層を形成する。次に、上記第二導電型の不純物層
に第一導電型の不純物イオンを注入して、一定間隔の第
一導電型の不純物層を形成する。得られた全露出表面上
に表面平坦化のための第三絶縁層を形成し、上記第三絶
縁層を、上記半導体層パターンの上面までエッチングバ
ックする。上記半導体層パターン及び上記第三絶縁層の
残余の部分を除去した後、残った上記第二絶縁層の全表
面上に導電層及び表面平坦化のための第四絶縁層を形成
する。続いて、上記第四絶縁層、上記導電層及び上記第
二絶縁層を一様にエッチングバックして、転送電極とし
ての分離した複数の導電層パターンを形成する。次い
で、それぞれの上記導電層パターン上の上記第四絶縁層
の残余の部分を除去する。得られた全露出面上に第五絶
縁層を形成する。
第一導電型の半導体基板を準備する。次いで、上記第一
導電型の半導体基板上に第二導電型の不純物層、第一絶
縁層及び半導体層を順次形成する。次に、上記半導体層
をホト工程及びエッチングプロセスによってパターニン
グして、一定間隔の半導体層パターンを形成する。上記
半導体層パターンの形成後、得られた全露出表面上に第
二絶縁層を形成する。次に、上記第二導電型の不純物層
に第一導電型の不純物イオンを注入して、一定間隔の第
一導電型の不純物層を形成する。得られた全露出表面上
に表面平坦化のための第三絶縁層を形成し、上記第三絶
縁層を、上記半導体層パターンの上面までエッチングバ
ックする。上記半導体層パターン及び上記第三絶縁層の
残余の部分を除去した後、残った上記第二絶縁層の全表
面上に導電層及び表面平坦化のための第四絶縁層を形成
する。続いて、上記第四絶縁層、上記導電層及び上記第
二絶縁層を一様にエッチングバックして、転送電極とし
ての分離した複数の導電層パターンを形成する。次い
で、それぞれの上記導電層パターン上の上記第四絶縁層
の残余の部分を除去する。得られた全露出面上に第五絶
縁層を形成する。
【００３６】また、分離した導電層パターンの形成は、
上記第四絶縁層を所定の深さまでエッチングバックして
各上記導電層の上面を一部露出させ、上記導電層の各露
出面を局部的に除去することによって達成することもで
きる。
上記第四絶縁層を所定の深さまでエッチングバックして
各上記導電層の上面を一部露出させ、上記導電層の各露
出面を局部的に除去することによって達成することもで
きる。
【００３７】
【実施例】本発明による電荷転送装置の製造方法につい
て、図１a〜図５qによって説明する。なお図１a〜図４
m、図５n〜図５qはそれぞれ連続した工程を示す。
て、図１a〜図５qによって説明する。なお図１a〜図４
m、図５n〜図５qはそれぞれ連続した工程を示す。
【００３８】まず、図１aに示すように、P 型シリコン
基板31上に N 型不純物拡散層32、シリコン酸化膜33及
び不純物をドープした多結晶シリコン層34を順次形成し
た。次いで、多結晶シリコン層パターン34上に所定幅を
有するホトレジストパターン35を形成する。
基板31上に N 型不純物拡散層32、シリコン酸化膜33及
び不純物をドープした多結晶シリコン層34を順次形成し
た。次いで、多結晶シリコン層パターン34上に所定幅を
有するホトレジストパターン35を形成する。
【００３９】次いで、ホトレジストパターン35をマスク
として、多結晶シリコン層34をドライエッチングして選
択的に除去し、所定幅の多結晶シリコンパターン34aを
形成する(図１b)。
として、多結晶シリコン層34をドライエッチングして選
択的に除去し、所定幅の多結晶シリコンパターン34aを
形成する(図１b)。
【００４０】この場合に、N 型不純物拡散層32は、P 型
シリコン基板31上に N 型不純物をドープした多結晶シ
リコンを CVD 法を用いて直接析出させることによって
形成してもよく、あるいは、P 型シリコン基板31の表面
に N 型の不純物イオンを注入し、次いで N 型不純物イ
オンを P 型シリコン基板に所定の深さまで拡散させる
ことによって得ることもできる。また、シリコン酸化膜
33は、上面にN 型不純物拡散層32が形成されたP 型シリ
コン基板31に熱酸化を施して形成する。
シリコン基板31上に N 型不純物をドープした多結晶シ
リコンを CVD 法を用いて直接析出させることによって
形成してもよく、あるいは、P 型シリコン基板31の表面
に N 型の不純物イオンを注入し、次いで N 型不純物イ
オンを P 型シリコン基板に所定の深さまで拡散させる
ことによって得ることもできる。また、シリコン酸化膜
33は、上面にN 型不純物拡散層32が形成されたP 型シリ
コン基板31に熱酸化を施して形成する。
【００４１】一方、不純物をドープした多結晶シリコン
層34は、所定導電型の不純物イオンを注入し、同時に多
結晶シリコンを蒸着するといういわゆるイン・シチュ(in
situ)的なプロセスによるか、あるいは、まず CVD 法
によって多結晶シリコン層を析出させ、次いで多結晶シ
リコン層中に所定導電型の不純物イオンを注入すること
によって形成することができる。
層34は、所定導電型の不純物イオンを注入し、同時に多
結晶シリコンを蒸着するといういわゆるイン・シチュ(in
situ)的なプロセスによるか、あるいは、まず CVD 法
によって多結晶シリコン層を析出させ、次いで多結晶シ
リコン層中に所定導電型の不純物イオンを注入すること
によって形成することができる。
【００４２】ホトレジストパターン35を除去した後、エ
ッチングダメージを受けたシリコン酸化膜33の露出面を
多結晶シリコンパターン34aをマスクとして用いるとい
う条件下でドライエッチングする(図１c)。結果とし
て、多結晶シリコンパターン34aの下方のシリコン酸化
膜のみが残留する。
ッチングダメージを受けたシリコン酸化膜33の露出面を
多結晶シリコンパターン34aをマスクとして用いるとい
う条件下でドライエッチングする(図１c)。結果とし
て、多結晶シリコンパターン34aの下方のシリコン酸化
膜のみが残留する。
【００４３】続いて、得られた全露出面を熱酸化して、
N 型不純物拡散層32の表面及び多結晶シリコンパターン
34aの表面上に別のシリコン酸化膜36を形成する(図１
d)。次に、多結晶シリコンパターン34aをマスクとして
用いるという条件下で、N 型不純物拡散層32に P 型不
純物イオンを注入して一定間隔の P 型不純物層37を形
成する(図２e)。
N 型不純物拡散層32の表面及び多結晶シリコンパターン
34aの表面上に別のシリコン酸化膜36を形成する(図１
d)。次に、多結晶シリコンパターン34aをマスクとして
用いるという条件下で、N 型不純物拡散層32に P 型不
純物イオンを注入して一定間隔の P 型不純物層37を形
成する(図２e)。
【００４４】得られた全露出面上に、例えばホトレジス
ト、BPSG 及びシリコン・オン・ガラス(SOG)のような有機
材料からなる第一の平坦層38を塗工する(図２f)。
ト、BPSG 及びシリコン・オン・ガラス(SOG)のような有機
材料からなる第一の平坦層38を塗工する(図２f)。
【００４５】続いて、多結晶シリコンパターン34aの上
面をエッチングの終点として第一の平坦層38を一様にエ
ッチングし、その上面を露出させる(図２g)。これによ
って、隣接する多結晶シリコンパターン34a間の第一の
平坦層38のみが残留する。
面をエッチングの終点として第一の平坦層38を一様にエ
ッチングし、その上面を露出させる(図２g)。これによ
って、隣接する多結晶シリコンパターン34a間の第一の
平坦層38のみが残留する。
【００４６】次いで、多結晶シリコンパターン34aを化
学的ドライエッチング法あるいはウェットエッチング法
を用いて選択的にエッチングして、完全に除去した(図
３h)。結果として、多結晶シリコンパターン34aの上面
に位置するシリコン酸化膜36のみが除去される。
学的ドライエッチング法あるいはウェットエッチング法
を用いて選択的にエッチングして、完全に除去した(図
３h)。結果として、多結晶シリコンパターン34aの上面
に位置するシリコン酸化膜36のみが除去される。
【００４７】続いて、第一の平坦層38の残留部分をドラ
イエッチング法あるいはウェットエッチング法を用いて
除去する(図３i)。次いで、得られた全露出面上に導電
層39を形成する(図３j)。
イエッチング法あるいはウェットエッチング法を用いて
除去する(図３i)。次いで、得られた全露出面上に導電
層39を形成する(図３j)。
【００４８】次いで、導電層39上に、ホトレジスト、BP
SG 及び SOG のような有機材料からなる第二の平坦層40
を形成する(図４k)。
SG 及び SOG のような有機材料からなる第二の平坦層40
を形成する(図４k)。
【００４９】次いで、導電層39を複数の部分に分割する
ために、第二の平坦層40、導電層39及びシリコン酸化膜
36の残留部分を同一速度で第二の平坦層40の中の所定の
深さまでエッチングする(図４l)。これによって、導電
層39は、それぞれの転送電極に対応する複数の導電層パ
ターン39aに分割される。
ために、第二の平坦層40、導電層39及びシリコン酸化膜
36の残留部分を同一速度で第二の平坦層40の中の所定の
深さまでエッチングする(図４l)。これによって、導電
層39は、それぞれの転送電極に対応する複数の導電層パ
ターン39aに分割される。
【００５０】得られた全露出面上に BPSG 、ホトレジス
ト及び SOG のような絶縁材料からなる保護層41を形成
する(図４m)。
ト及び SOG のような絶縁材料からなる保護層41を形成
する(図４m)。
【００５１】導電パターン39aを形成するための図４l及
び図４mのプロセスは、以下に述べる図５n〜図５qのプ
ロセスによって代替することもできる。
び図４mのプロセスは、以下に述べる図５n〜図５qのプ
ロセスによって代替することもできる。
【００５２】図５n〜図５qのプロセスによれば、まず、
第二の平坦層40のみを所定の深さまでエッチングし、導
電層39の上方の一部を露出させる(図５n)。次いで、導
電層39の露出層を選択的にウェットエッチングする(図
５o)。結果的に、導電層39は各転送電極に対応する複数
の導電層パターン39aに分割される。
第二の平坦層40のみを所定の深さまでエッチングし、導
電層39の上方の一部を露出させる(図５n)。次いで、導
電層39の露出層を選択的にウェットエッチングする(図
５o)。結果的に、導電層39は各転送電極に対応する複数
の導電層パターン39aに分割される。
【００５３】導電層39aの形成後、第二の平坦層40の残
留部分を除去する(図５p)。
留部分を除去する(図５p)。
【００５４】次いで、得られた全露出表面上に、BPSG
、ホトレジスト及び SOG のような絶縁物質からなる保
護層41を形成する(図５q)。
、ホトレジスト及び SOG のような絶縁物質からなる保
護層41を形成する(図５q)。
【００５５】以上、説明のために、好ましい実施態様を
開示したが、本発明はこれらの例に限定されるものでは
ない。例えば、多結晶シリコン層34のエッチングのプロ
セスは RIE 法に限定されるものではなく、他の異方性
エッチング方法を用いることができる。そのような異方
性エッチングの代りに等方性エッチング法を用いること
もできる。そのような等方性エッチング法を用いる場合
には、各多結晶シリコンパターン34aの側壁が P 型シリ
コン基板31にほぼ垂直になるように、充分に大きな幅で
サイドエッチングを行う。
開示したが、本発明はこれらの例に限定されるものでは
ない。例えば、多結晶シリコン層34のエッチングのプロ
セスは RIE 法に限定されるものではなく、他の異方性
エッチング方法を用いることができる。そのような異方
性エッチングの代りに等方性エッチング法を用いること
もできる。そのような等方性エッチング法を用いる場合
には、各多結晶シリコンパターン34aの側壁が P 型シリ
コン基板31にほぼ垂直になるように、充分に大きな幅で
サイドエッチングを行う。
【００５６】導電層39の材料にはアルミニウムあるいは
タングステンのような金属、インジウム錫酸化物のよう
な透明電極材料、あるいは、多結晶シリコンが含まれ
る。導電層39の形成も上述の実施態様に限定されるもの
ではなく、種々変更することができる。
タングステンのような金属、インジウム錫酸化物のよう
な透明電極材料、あるいは、多結晶シリコンが含まれ
る。導電層39の形成も上述の実施態様に限定されるもの
ではなく、種々変更することができる。
【００５７】さらに、上記の実施態様は多結晶シリコン
層34のエッチング後にシリコン酸化膜33の露出面を除去
する方法からなるものであるが、もしシリコン酸化膜33
が多結晶シリコン層34のエッチングでダメージを受ける
ことがない場合には、上記の除去プロセスは不必要であ
る。後者の場合にも同様な効果を得ることができる。
層34のエッチング後にシリコン酸化膜33の露出面を除去
する方法からなるものであるが、もしシリコン酸化膜33
が多結晶シリコン層34のエッチングでダメージを受ける
ことがない場合には、上記の除去プロセスは不必要であ
る。後者の場合にも同様な効果を得ることができる。
【００５８】当業者であれば、特許請求の範囲に開示し
た本発明の範囲及び精神を逸脱することなく、種々の変
形、付加及び変換を行うことができる。
た本発明の範囲及び精神を逸脱することなく、種々の変
形、付加及び変換を行うことができる。
【００５９】
【発明の効果】上述の内容から明らかなように、本発明
の方法は、単層の導電層を用いて、高い転換効率を得る
に充分な狭い転送電極間隔を有する複数の転送電極の形
成を可能にするものである。
の方法は、単層の導電層を用いて、高い転換効率を得る
に充分な狭い転送電極間隔を有する複数の転送電極の形
成を可能にするものである。
【００６０】２相駆動型の電荷転送装置の製造におい
て、本発明の方法により多結晶シリコンパターンをマス
クとして用いることによって、P 型の不純物層を自己整
合的に形成することができ、２相駆動クロック信号の印
加に際して望ましくない電位ポケット及び電位障壁を生
じることがない。これによって、信号電荷転送効率の低
下を防ぐことができる。
て、本発明の方法により多結晶シリコンパターンをマス
クとして用いることによって、P 型の不純物層を自己整
合的に形成することができ、２相駆動クロック信号の印
加に際して望ましくない電位ポケット及び電位障壁を生
じることがない。これによって、信号電荷転送効率の低
下を防ぐことができる。
【００６１】転送電極形成用の単層導電層の材料につい
て制約がなく、従来の方法では用い得なかった、アルミ
ニウムのような金属あるいはインジウム錫酸化物のよう
な透明電極材料を転送電極材料として用いることができ
る。
て制約がなく、従来の方法では用い得なかった、アルミ
ニウムのような金属あるいはインジウム錫酸化物のよう
な透明電極材料を転送電極材料として用いることができ
る。
【００６２】
【図１】本発明の方法による電荷転送装置の製造工程の
一部を示す断面図。
一部を示す断面図。
【図２】本発明の方法による電荷転送装置の製造工程の
一部を示す断面図。
一部を示す断面図。
【図３】本発明の方法による電荷転送装置の製造工程の
一部を示す断面図。
一部を示す断面図。
【図４】本発明の方法による電荷転送装置の製造工程の
一部を示す断面図。
一部を示す断面図。
【図５】本発明の方法による電荷転送装置の製造工程の
一部を示す断面図。
一部を示す断面図。
【図６】従来技術の方法による電荷転送装置の製造工程
の一部を示す断面図。
の一部を示す断面図。
【図７】従来技術の方法による電荷転送装置の製造工程
の一部を示す断面図。
の一部を示す断面図。
【図８】従来技術の他の方法による電荷転送装置の製造
工程の一部を示す断面図。
工程の一部を示す断面図。
【図９】従来技術の更に他の方法による電荷転送装置の
製造工程の一部を示す断面図。
製造工程の一部を示す断面図。
【図１０】従来技術の更に他の方法による電荷転送装置
の製造工程の一部を示す断面図。
の製造工程の一部を示す断面図。
【図１１】従来技術の製造方法により製造した電荷転送
装置における電位障壁及び電位ポケットの発生を説明す
る説明図。
装置における電位障壁及び電位ポケットの発生を説明す
る説明図。
31… P 型シリコン基板、32… N 型不純物拡散層、33…
シリコン酸化膜、34…多結晶シリコン層、34a…多結晶
シリコンパターン、35…ホトレジストパターン、36…シ
リコン酸化膜、37… P 型不純物層、38…第一の平坦化
層、39…導電層、39a…導電層パターン、40…第二の平
坦化層、41…保護層。
シリコン酸化膜、34…多結晶シリコン層、34a…多結晶
シリコンパターン、35…ホトレジストパターン、36…シ
リコン酸化膜、37… P 型不純物層、38…第一の平坦化
層、39…導電層、39a…導電層パターン、40…第二の平
坦化層、41…保護層。
Claims (23)
- 【請求項１】第一導電型の半導体基板を準備する工程、 上記第一導電型の半導体基板上に、第二導電型の不純物
層、第一絶縁層、半導体層を順次形成する工程、 上記半導体層をパターニングして、一定間隔ごとに半導
体層パターンを形成する工程、上記 半導体層パターンの形成後、得られた全露出表面に
わたって第二絶縁層を形成し、上記第二導電型の不純物
層内に第一導電型の不純物イオンを注入して、一定間隔
ごとに第一導電型の不純物層を形成する工程、上記 第一導電型の不純物層の形成後、得られた全露出面
全体にわたって表面平坦化のための第三絶縁層を形成
し、上記第三絶縁層を上記半導体層パターンの上面まで
エッチングバックする工程、 上記半導体層パターン及び上記第三絶縁層の残余の部分
を除去する工程、 残余の上記第二絶縁層の全面にわたって、導電層及び表
面平坦化のための第四絶縁層を順次形成する工程、上記 第四絶縁層の形成後に、得られた上表面を、上記第
四絶縁層の中に所定の深さまで達しかつそれぞれ対応す
る上記第四絶縁層、上記導電層及び上記第二絶縁層を含
めた形で、一様にエッチングバックして転送電極として
複数の分離された導電層パターンを形成する工程、 対応する上記導電層パターン上に配置された上記第四絶
縁層の残余の部分を除去する工程、 上記第四絶縁層を除去した後に得られた全露出面上に第
五絶縁層を形成する工程からなることを特徴とする電荷
転送装置の製造方法。 - 【請求項２】上記第二導電型の不純物層の形成が下記の
工程からなることを特徴とする請求項１記載の電荷転送
装置の製造方法、上記 第一導電型の半導体基板の表面に第二導電型の不純
物イオンを注入する工程、 注入した上記第二導電型の不純物イオンを上記第一導電
型の半導体基板の所定の深さまで拡散させる工程。 - 【請求項３】上記第二導電型の不純物層形成の工程が、
上記第一導電型の半導体基板上に他の半導体層を形成す
る工程と、それと同時に、上記他の半導体層の表面に第
二導電型の不純物イオンを注入する工程からなることを
特徴とする請求項１記載の電荷転送装置の製造方法。 - 【請求項４】上記半導体層の材料が多結晶シリコンであ
ることを特徴とする請求項１記載の電荷転送装置の製造
方法。 - 【請求項５】上記請求項１記載の方法が、さらに、上記
第二絶縁層の形成の前に、上記半導体層パターンをマス
クとして上記第一絶縁層の露出部分をドライエッチング
して上記第一絶縁層の露出部分を除去する工程を含むこ
とを特徴とする電荷転送装置の製造方法。 - 【請求項６】上記第一及び第二絶縁層の形成が、上記第
二導電型の不純物層及び上記第二導電型の不純物層と各
上記半導体層パターンをそれぞれ熱的に酸化することに
よって得られることを特徴とする請求項５記載の電荷転
送装置の製造方法。 - 【請求項７】上記第三〜第五絶縁層のそれぞれの材料が
硼燐珪酸ガラス(BPSG)、シリコン・オン・ガラス(SOG)及
びホトレジストの中の一つであることを特徴とする請求
項１記載の電荷転送装置の製造方法。 - 【請求項８】上記半導体層パターンのそれぞれが、上記
第一導電型の半導体基板の表面に垂直な側面を有してい
ることを特徴とする請求項１記載の電荷転送装置の製造
方法。 - 【請求項９】上記導電層の材料が金属、透明電極材料及
び多結晶シリコンの中の一つであることを特徴とする請
求項１記載の電荷転送装置の製造方法。 - 【請求項１０】上記金属がアルミニウム及びタングステ
ンの中の一つであることを特徴とする請求項９記載の電
荷転送装置の製造方法。 - 【請求項１１】上記透明電極材料がインジウム錫酸化物
であることを特徴とする請求項９記載の電荷転送装置の
製造方法。 - 【請求項１２】 第一導電型の半導体基板を準備する工
程、 上記第一導電型の半導体基板上に、第二導電型の不純物
層、第一絶縁層及び半導体層を順次形成する工程、 上記半導体層をパターニングして一定間隔ごとに半導体
層パターンを形成する工程、上記 半導体層パターンの形成後、得られた全露出表面に
わたって第二絶縁層を形成し、上記第二導電型の不純物
層内に第一導電型の不純物イオンを注入して、一定間隔
ごとに第一導電型の不純物層を形成する工程、上記 第一導電型の不純物層の形成後、得られた全露出面
全体にわたって表面平坦化のための第三絶縁層を形成
し、上記第三絶縁層を上記半導体層パターンの上端まで
エッチングバックする工程、 上記半導体層パターン及び上記第三絶縁層の残余の部分
を除去する工程、 残余の上記第二絶縁層全面にわたって導電層及び表面平
坦化のための第四絶縁層を順次形成する工程、上記 第四絶縁層を所定の深さまでエッチングバックし
て、上記導電層の上部を一部露出させる工程、上記 導電層の各露出上部を部分的に除去して、分離した
複数の導電層パターンを形成する工程、 対応する上記導電層パターン上に配置された上記第四絶
縁層の残余の部分を除去する工程、上記 第四絶縁層を除去した後に得られた全露出面上に第
五絶縁層を形成する工程からなることを特徴とする電荷
転送装置の製造方法。 - 【請求項１３】上記第二導電型の不純物層の形成工程が
下記の工程からなることを特徴とする請求項１２記載の
電荷転送装置の製造方法、上記 第一導電型の半導体基板の表面に第二導電型の不純
物イオンを注入する工程、 上記第二導電型の不純物イオンを上記第一導電型の半導
体基板中に所定の深さまで拡散させる工程。 - 【請求項１４】上記第二導電型の不純物層形成の工程
が、上記第一導電型の半導体基板上に他の半導体層を形
成する工程と、それと同時に、上記他の半導体層の表面
に第二導電型の不純物イオンを注入する工程からなるこ
とを特徴とする請求項１２記載の電荷転送装置の製造方
法。 - 【請求項１５】上記半導体層の材料が多結晶シリコンで
あることを特徴とする請求項１２記載の電荷転送装置の
製造方法。 - 【請求項１６】上記請求項１２記載の方法が、さらに、
上記第二絶縁層の形成の前に、上記半導体パターンをマ
スクとして上記第一絶縁層の露出部分をドライエッチン
グして、上記第一絶縁層の露出部分を除去する工程を含
むことを特徴とする電荷転送装置の製造方法。 - 【請求項１７】上記第一及び第二絶縁層の形成が、上記
第二導電型の不純物層及び上記第二導電型の不純物層と
各上記半導体層パターンをそれぞれ熱的に酸化すること
によって得られることを特徴とする請求項１６記載の電
荷転送装置の製造方法。 - 【請求項１８】上記第三〜第五絶縁層のそれぞれの材料
が BPSG 、SOG 、及びホトレジストの中の一つであるこ
とを特徴とする請求項１２記載の電荷転送装置の製造方
法。 - 【請求項１９】上記半導体層パターンのそれぞれが、上
記第一導電型の半導体基板の表面に垂直な側面を有して
いることを特徴とする請求項１２記載の電荷転送装置の
製造方法。 - 【請求項２０】上記導電層の材料が金属、透明電極材料
及び多結晶シリコンの中の一つであることを特徴とする
請求項１２記載の電荷転送装置の製造方法。 - 【請求項２１】上記金属がアルミニウム及びタングステ
ンの中の一つであることを特徴とする請求項２０記載の
電荷転送装置の製造方法。 - 【請求項２２】上記透明電極材料がインジウム錫酸化物
であることを特徴とする請求項２０記載の電荷転送装置
の製造方法。 - 【請求項２３】上記導電層の各露出上部の部分的除去が
ウェットエッチングによって得られることを特徴とする
請求項１２記載の電荷転送装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910016045A KR940009601B1 (ko) | 1991-09-14 | 1991-09-14 | 전하전송장치의 제조방법 |
| KR1991-16045 | 1991-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326136A JPH06326136A (ja) | 1994-11-25 |
| JP3153647B2 true JP3153647B2 (ja) | 2001-04-09 |
Family
ID=19319950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24445792A Expired - Lifetime JP3153647B2 (ja) | 1991-09-14 | 1992-09-14 | 電荷転送装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5240873A (ja) |
| JP (1) | JP3153647B2 (ja) |
| KR (1) | KR940009601B1 (ja) |
| DE (1) | DE4230648B4 (ja) |
| TW (1) | TW216470B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245212A (en) * | 1989-12-26 | 1993-09-14 | Texas Instruments Incorporated | Self-aligned field-plate isolation between active elements |
| US5298448A (en) * | 1992-12-18 | 1994-03-29 | Eastman Kodak Company | Method of making two-phase buried channel planar gate CCD |
| US5292682A (en) * | 1993-07-06 | 1994-03-08 | Eastman Kodak Company | Method of making two-phase charge coupled device |
| US5460997A (en) * | 1995-01-23 | 1995-10-24 | Eastman Kodak Company | Method of making a confined planar charge coupled device with edge aligned implants and interconnected electrodes |
| US5712203A (en) * | 1995-12-11 | 1998-01-27 | United Microelectronics Corporation | Process for fabricating read-only memory cells using removable barrier strips |
| KR100192328B1 (ko) * | 1996-04-03 | 1999-06-15 | 구본준 | 양방향 수평전하 전송소자 |
| KR100209758B1 (ko) * | 1996-06-26 | 1999-07-15 | 구본준 | 고체 촬상 소자 및 그의 제조 방법 |
| JP3204169B2 (ja) | 1997-07-23 | 2001-09-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6300160B1 (en) * | 1999-11-18 | 2001-10-09 | Eastman Kodak Company | Process for charge coupled image sensor with U-shaped gates |
| US6489246B1 (en) * | 2001-05-01 | 2002-12-03 | Eastman Kodak Company | Method for manufacturing charge-coupled image sensors |
| JP5408964B2 (ja) * | 2008-10-30 | 2014-02-05 | シャープ株式会社 | 固体撮像素子および電子情報機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3931674A (en) * | 1974-02-08 | 1976-01-13 | Fairchild Camera And Instrument Corporation | Self aligned CCD element including two levels of electrodes and method of manufacture therefor |
| JPS5915498B2 (ja) * | 1975-08-09 | 1984-04-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| GB1527894A (en) * | 1975-10-15 | 1978-10-11 | Mullard Ltd | Methods of manufacturing electronic devices |
| JPS53110385A (en) * | 1977-03-08 | 1978-09-27 | Matsushita Electric Ind Co Ltd | Manufacture of ccd |
| JPH0714052B2 (ja) * | 1986-11-05 | 1995-02-15 | 富士写真フイルム株式会社 | 電荷結合デバイスの電極形成方法 |
| JPS63244882A (ja) * | 1987-03-31 | 1988-10-12 | Rohm Co Ltd | 電荷結合素子の製造方法 |
-
1991
- 1991-09-14 KR KR1019910016045A patent/KR940009601B1/ko not_active IP Right Cessation
-
1992
- 1992-09-08 TW TW081107092A patent/TW216470B/zh not_active IP Right Cessation
- 1992-09-14 DE DE4230648A patent/DE4230648B4/de not_active Expired - Fee Related
- 1992-09-14 US US07/944,879 patent/US5240873A/en not_active Expired - Lifetime
- 1992-09-14 JP JP24445792A patent/JP3153647B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW216470B (ja) | 1993-11-21 |
| DE4230648A1 (de) | 1993-03-18 |
| US5240873A (en) | 1993-08-31 |
| DE4230648B4 (de) | 2006-04-06 |
| KR930006828A (ko) | 1993-04-22 |
| KR940009601B1 (ko) | 1994-10-15 |
| JPH06326136A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3560990B2 (ja) | 固体撮像装置 | |
| JP3153647B2 (ja) | 電荷転送装置の製造方法 | |
| JP3003590B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2647034B2 (ja) | 電荷結合素子の製造方法 | |
| JP2878546B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP4194295B2 (ja) | 固体撮像素子の製造方法 | |
| JP4159306B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2004200321A (ja) | 固体撮像素子およびその製造方法 | |
| JP3339249B2 (ja) | 固体撮像素子の製造方法 | |
| JP3150050B2 (ja) | 電荷結合装置およびその製造方法 | |
| JP3255116B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2003332554A (ja) | 固体撮像素子の製造方法 | |
| JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
| JP3036747B2 (ja) | 固体撮像素子の製造方法 | |
| JP2006216655A (ja) | 電荷転送素子及びその製造方法 | |
| JP4715110B2 (ja) | 固体撮像素子の製造方法 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| KR100272564B1 (ko) | 고체촬상소자의제조방법 | |
| JP2004119794A (ja) | 固体撮像素子の製造方法 | |
| JPH04258140A (ja) | 電荷転送素子の製造方法 | |
| JP3081588B2 (ja) | 固体撮像素子の製造方法 | |
| JP2003318385A (ja) | 固体撮像素子およびその製造方法 | |
| JPH02283039A (ja) | 電荷転送装置と電荷転送装置の製造方法 | |
| JP2008252116A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |