JPH02283039A

JPH02283039A - 電荷転送装置と電荷転送装置の製造方法

Info

Publication number: JPH02283039A
Application number: JP10529889A
Authority: JP
Inventors: Shinji Uie; 真司宇家
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-04-25
Filing date: 1989-04-25
Publication date: 1990-11-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、固体撮像装置や信号遅延装置等に用いる電荷
転送装置に係わり、特に隣接する転送電極を同一の導電
層で形成した電荷転送装置及びその製造方法に関する。

（従来の技術）従来、固体撮像装置や信号遅延装置等に、電位のポテン
シャル差により電荷を一方向に順次転送する電荷転送装
置が用いられている。この電荷転送装置は、Ｓｉ基板上
にゲート酸化膜を介して転送電極を隣接配置形成したも
のであり、転送電極に印加する電圧によって、基板表面
に蓄積された電荷を隣接する転送電極間で移動させるこ
とができる。以下、この種の電荷転送装置の製造方法を
、第５図及び第６図を参照して簡単に説明する。

第５図の例は、転送電極を同一の導電層で形成する方法
である。まず、第５図（ａ）に示す如く、Ｓｉ基板５１
上にゲート酸化膜５２を介して転送電極となる導電層５
３を形成する。その後、第５図（ｂ）に示す如く、レジ
スト５４をマスクに導電層５３を選択エツチングし転送
電極パターンを形成する。次いで、レジスト５４を除去
したのち、第５図（Ｃ）に示す如く、全面にＢＰＳＧ膜
５５を堆積することにより実現される。

この方法の最大の利点は、製造工程が非常に簡素であり
製造コストが非常に低くできることである。しかし、転
送電極間の間隙が半導体加工技術の限界に依存する最小
スペース幅で決まるため、高い転送効率を得るための十
分に狭い転送電極間距離を実現することは不可能であっ
た。

ここで、第５図（ｂ）に示すように、転送電極の形成を
フォトレジストの露光に紫外線を用いた従来のリソグラ
フィー工程によって行うと、転送電極間の隙間は０．７
μｍ程度が限界の直である。この値においては、例えば
ｐ型Ｓｉ基板表面のＳｉ酸化膜上に転送電極を形成した
表面チャネル型のＣＣＤでは、転送電極の間隙のチャネ
ルに第５図（ｄ）中に示すような電位バリアが形成され
る。このため、転送効率が著しく減少することになり、
より高速な電荷転送やより低い電圧での駆動が困難とな
る。

一方、第６図の例は、転送電極に２層以上の多結晶Ｓｉ
層を用い、転送電極間の間隙を十分に短くした方法であ
る。まず、第２図（ａ）に示す如く、Ｓｉ基板６１上に
ゲート酸化膜６２を介して第１の多結晶Ｓｉ層６３を形
成し、この多結晶ＳＬ層６３を図示しないレジストを用
いて転送電極に対応するパターンに選択エツチングする
。その後、第６図（ｂ）に示す如く、エツチングに晒さ
れた基板表面の酸化膜６２を除去する。次いで、第６図
（ｅ）に示す如く基板表面及び多結晶Ｓｉ表面を熱酸化
して再度ゲート酸化膜６４を形成した後、全面に第２の
多結晶Ｓｉ層６５を形成し、この多結晶Ｓｉ層６５を転
送電極形状に選択エツチングする。その後、第６図（ｄ
）に示す如く、全面にＢＰＳＧ膜６６を堆積して表面平
坦化することにより実現される。

この方法では、転送電極間の間隙は１層目の多結晶Ｓｔ
層を酸化して形成したＳｉ酸化膜（ゲート酸化膜６４）
の厚さによって決まるため、０．２μｍ以下の転送電極
間隙を実現することが可能となる。１層目と２層目の多
結晶Ｓｉ電極に同じ電圧を印加すると、Ｓｉ基板中に形
成されるチャネル電位は第５図（ｅ）中に示すような形
状となり、第５図（ｄ）で示した電位形状に比べると、
転送電極間隙に起因する電位バリアが殆ど無くなった状
態が実現できている。

このように２層多結晶Ｓｔ層を用いる方法は、高い電荷
転送効率を実現するための十分に狭い転送電極間隙を実
現するのに適しているが、固体撮像装置のように微少な
信号電荷を取り扱う装置に利用する場合には、いくつか
の問題点を有している。即ち、転送電極に用いる導体層
が複数となり、そのふん工程が長くなる。また、−旦酸
化膜を形成したＳｉ基板表面を露出させる工程を有する
ために、５ｉｌｌ板が不純物によって汚染される可能性
が増える。これは、所謂点キズ発生の要因となる。さら
に、Ｓｔ基板表面の酸化回数が増えたことによって、Ｓ
ｔの酸化によって成長する結晶欠陥が発生する確率が高
くなる。これは、所謂白キズ発生の要因となる。しかも
、異なる導体層からなる転送電極は確実にオーバーラツ
プしなくてはならないため、一定のオーバーラツプ長が
必要となって転送電極長の縮小に限界を作っている。

これらに加えて、転送電極間の今分なオーバーラツプは
異なるクロックパルスを印加する転送電極間の層間静電
容量を増加させ、駆動に要する消費電力を増加させるこ
ととなる。転送電極が重なることによってできた高低差
も、製造工程の均一性の度合によっては、例えば固体撮
像装置における感度むらや、固定パターンノイズ等のよ
うに特性ばらつきの発生原因となり好ましくない。さら
に、従来の工程では、表面の凹凸を低減するためにＢＰ
ＳＧ膜等をメルトフローして表面を平坦化する工程を採
用しているが、例えば固体撮像装置においては光シール
ド層とＳｔ基板上のフォトダイオードの間の隙間が広く
なって電荷転送部に対する入射光の漏れ込みによるノイ
ズであるスミアが増加する等、悪影響が発生する場合も
ある。

また、従来技術による場合は、一般に転送電極を多結晶
Ｓｉ層で形成する。多結晶Ｓｉ層はリン拡散によって十
分低抵抗化してもせいぜい２０〜３０Ω／口の抵抗を有
するため、２次元の固体撮像装置における場合等には高
速の電荷転送や画素セルの縮小に対して障害となってい
る。

多結晶Ｓｔに代わる低抵抗電極材料としてＭｏＳ　ｉ、
Ｔｉ　Ｓ　ｉ、ＷＳ　ｉ等の金属シリサイドが注目され
ているが、これらの材料は複数層を積み重ねて転送電極
を形成する従来技術に多結晶Ｓｔと同様に用いるにはま
だ多くの問題を抱えている。

（発明が解決しようとする課題）このように従来、単層の多結晶シリコン層を転送電極に
用いる方法では、フォトリソグラフィ等の加工技術の限
界により十分短い転送電極間隙を得ることは困難であっ
た。また、複数層の多結晶Ｓｉ層を転送電極に用いる従
来の製造方法によると、十分に狭い転送電極間隙を実現
することは容易である反面、前述したような製造工程上
の多くの問題点を抱えることとなり装置製造の歩留りが
低く高い信頼性を確保するこ・とが難しい。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、転送電極を単層の導電層から形成す
ることができ、且つ十分に狭い転送電極間間隙を実現す
ることのできる電荷転送装置の製造方法を提供すること
にある。

また、本発明の他の目的は、転送電極間に発生する電位
バリアを低減することができ、転送効率の向上をはかり
得る電荷転送装置を提供することにある。

［発明の構成］（課題を解決するための手段）本発明の骨子は、導電層を選択エツチングして分離する
ためのマスクの溝幅を、フォトリソグラフィ等の加工技
術の限界よりも狭くするために、絶縁層の堆積、エッチ
バックによりセルファラインで溝の側壁に絶縁層を残存
させることにある。

即ち本発明は、隣接する転送電極を同一の導電層で形成
してなる電荷転送装置の製造方法において、半導体基板
上に第１の絶縁層を介して転送電極となる導電層を形成
したのち、この導電層上に第２の絶縁層を形成し、次い
で第２の絶縁層を異方性エツチング法により転送電極に
対応する形状に選択エツチングし、次いで表面全体に気
相成長により第３の絶縁層を形成し、次いで第３の絶縁
層を異方性エツチング法により全面エツチングし該絶縁
層を第２の絶縁層の側部に残存させ、次いで第２及び第
３の絶縁層をマスクとして導電層を異方性エツチング法
により選択エツチングするようにした方法である。

また本発明は、隣接する転送電極を同一の導電層で形成
してなる電荷転送装置において、転送電極間に発生する
電位バリアを低減するために、各転送電極間に該転送電
極下のゲート絶縁層よりも誘電率の高い絶縁層を埋込み
形成するようにしたものである。

（作用）本発明によれば、第２の絶縁層の側壁に第３の絶縁層を
残存させることにより、第２の絶縁層を転送電極に対応
する形状にエツチングした時の寸法よりも転送電極間隙
を狭くすることができ、通常のリソグラフィー工程によ
る最小間隙寸法より小さい転送電極間間隙を実現するこ
とが可能となる。従って、転送電極間隙が広いことによ
る電位バリアの発生を未然に防止することができる。さ
らに、第２の絶縁層として多結晶シリコンを堆積した後
に酸化する方法を採用すれば、上記の作用をより確実に
することができ、具体的には転送電極間隙の寸法を狭く
、且つより均一にすることが可能となる。また、転送電
極間にゲート絶縁層よりも誘電率の高い絶縁層を埋め込
むことにより、転送電極間隙における基板表面を等価的
に転送電極に近付けることができ、これにより電位バリ
アの発生を抑制することが可能となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の第１の実施例に係わる電荷転送装置の
製造工程を示す断面図である。まず、第１図（ａ）に示
す如く、ｐ型Ｓｉ２！板１１の表面を熱酸化してゲート
酸化膜となるＳｉ酸化膜（第１の絶縁膜）１２を形成し
、その上に多結晶Ｓｔ層１３を形成する。なお、従来技
術では、この状態からりソゲラフイエ程を行い転送電極
に対応する形状を形成していた。

次いで、第１図（ｂ）に示す如く、多結晶Ｓｉ層１３上
に例えばＳｉ酸化膜のような絶縁層（第２の絶縁層）１
４を形成する。次いで、第１図（ｄ）に示す如く、転送
電極に対応する形状にフォトレジスト１５を形成した後
、異方性エツチング法として例えばＲＩＥ　（リアクテ
ィブ・イオン・エツチング）により、レジスト１５をマ
スクにＳｉ酸化膜１４を選択エツチングする。このとき
、信号電荷を受は渡す近接した転送電極間の間隙はりソ
ゲラフイエ程の最小間隙寸法、例えば０．７μｍで形成
する。その後、第１図（Ｃ）に示す状態から、フォトレ
ジスト１５を除去して同図（ｄ）の状態にする。

次いで、第１図（ｅ）に示す如く、例えば膜厚０．２μ
ｍのＳｉＮ膜（第３の絶縁膜）１６を減圧ＣＶＤ法によ
って表面全体に均一な膜厚で形成する。続いて、ＲＩＥ
により平坦部表面のＳｉＮ膜１６を全面エッチバックし
、第１図Ｃｆ）に示す如く、ＳｉＮ膜１６をＳｉ酸化膜
１４の側壁のみに残存させる。このとき、露出する多結
晶Ｓｉ層１３の転送電極間隙の寸法は約０．３μｍとな
っている。

次いで、第１図（ｇ）に示す如く、Ｓｉ酸化膜１４及び
ＳｉＮ膜１６をマスクとしてＲＩＥにより、多結晶Ｓｉ
層１３を選択工・ンチングし、転送電極形状に分離する
。その後、第１図（ｈ）に示す如く、全面にＰＳＧやＢ
ＰＳＧ膜１７膜形７してメルトフローを行い、表面の凹
凸が低減して平坦化する。これにより、転送電極間隙も
該膜１７で埋め込まれた状態になる。

かくして形成された本装置においては、通常のりソゲラ
フイエ程によって可能な転送電極間隙は０．７μｍであ
るのに対して、０．４μｍも狭い０．３μｍの転送電極
間隙が実現する。従って、単層の導電層を用いながら十
分に狭い間隔で転送電極を形成することができ、転送電
極間隙に起因するバリア発生を抑制して転送効率の向上
をはかることができる。

第２図は本発明の第２の実施例方法を説明するための工
程断面図である。なお、第１図と同一部分には同一符号
を付して、その詳しい説明は省略する。

この実施例が先に説明した実施例と異なる点は、第３の
絶縁層の形成方法にある。即ち、本実施例では、前記第
１図（ｅ）に示すＳｉＮ膜ＩＢの代わりに第２図（ａ）
に示す如く多結晶Ｓｉ層２１を形成する。次いで、第２
図（ｂ）に示す如く、この多結晶Ｓｔ層２１を酸化する
ことによってＳｉ酸化膜２２を形成する。その後、Ｓｉ
酸化膜２２を先の実施例と同様にエッチバックすること
により、第２図（ｄ）に示す如＜Ｓｉ酸化膜１４の側壁
にＳｉ酸化膜２２を残存させる。

これ以降は、前記第１図（「）〜（ｈ）に示す工程と同
様に、多結晶Ｓｉ層１３の選択エツチング。

ＢＰＳＧ膜１７の堆積等を行うことにより、電荷転送装
置が実現される。

このような方法であっても、先の実施例と同様の効果が
得られる。また本実施例では、多結晶Ｓｉ層２１はＳｉ
Ｎ膜１６に比して均一性良く形成することができるので
、転送電極間隙の寸法をより均一なものにできる利点が
ある。

第３図は本発明の第３の実施例を説明するための断面図
である。なお、第１図と同一部分には同一符号を付して
、その詳しい説明は省略する。この実施例は、転送電極
の材料を多結晶ＳｉからＭｏＳ　ｉ、Ｔｉ　Ｓ　１ＳＷ
Ｓ　ｉ等の金属シリサイドに変更したものである。

この場合、転送電極が金属シリサイド層３１で形成され
ているため、転送電極を透過して入射する光によって発
生するノイズを低減することができる。さらに、金属シ
リサイドは多結晶Ｓｉと比べると、約１０分の１程度低
抵抗な材料である。このため、電荷転送装置に対する駆
動パスルの遅延による電荷転送不良が低減し、より高速
の電荷転送が可能となるうえに電送電極に充放電で消費
する電力が低減して低消費電力な電荷転送装置が実現で
きる。

第４図は本発明の第４の実施例を説明するための断面図
である。なお、第１図及び第３図と同一部分には同一符
号を付して、その詳しい説明は省略する。この実施例は
、第３の実施例構造に加え転送電極間隙を埋める材料に
、例えばＳｉＮのような第１の絶縁層（第１図の場合Ｓ
ｉ酸化膜１２）より誘電率の高い絶縁材料を用いたもの
である。また、金属シリサイド層２１は薄い多結晶Ｓｉ
層３２を介して形成されている。

この場合、ＳｉＮ膜３３はＳｉ酸化膜に対して誘電率が
約２倍であるため、Ｓｉ酸化膜が転送電極間隙にある場
合に比べて、約２分の１の距離の転送電極間隙を実現し
た状態に相当する。

従って、転送電極間隙に起因する電位バリアをより確実
に低減することができる。また、ＳＩＮより高い誘電率
の絶縁体を転送電極間に埋め込めば、さらに小さな転送
電極間隙を実現したのと同じ効果が得られる。

なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、第２の絶縁層の選択エツチング、第３の
絶縁層のエッチバック、及び導電層の選択エツチングに
用いるエツチング方法はＲＩＥに限るものではなく、異
方性エツチング法であればよい。また、導電層及び各種
絶縁層の材料は、仕様に応じて適宜変更可能である。そ
の他、本発明の要旨を逸脱しない範囲で、柾々変形して
実施することができる。

［発明の効果］以上詳述したように本発明によれば、単層の導電層から
なる転送電極構造を高い転送効率を得るのに十分な狭い
転送電極間隙で形成することが可能となる。従って、転
送電極間隙に起因する電位バリアの発生を低減すること
ができ、転送効率の高い電荷転送装置を製造することが
可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる電荷転送装置の
製造工程を示す断面図、第２図は本発明の第２の実施例
を説明するための工程断面図、第３図は本発明の第３の
実施例を説明するための断面図、第４図は本発明の第４
の実施例を説明するための断面図、第５図及び第６図は
それぞれ従来の問題点を説明するための断面図及びチャ
ネル内電位分布図である。１１・・・ｐ型Ｓｉ基板１２・・・Ｓｉ酸化膜（第１の絶縁層）１３・・・多結
晶Ｓｉ層（転送電極）１４・・・Ｓｉ酸化膜（第２の絶縁層）１５・・・フォ
トレジスト１６’、２２・・・ＳｉＮ膜（第３の絶縁層）１７・・
・ＢＰＳＧ膜（平坦化膜）２１・・・多結晶Ｓｔ層３１・・・金属シリサイド層（転送電極）３２・・・多
結晶Ｓｔ層３３・・・ＳｉＮ膜（平坦化膜）

Claims

【特許請求の範囲】

（１）隣接する転送電極を同一の導電層で形成してなる
電荷転送装置の製造方法において、半導体基板上に第１
の絶縁層を介して転送電極となる導電層を形成する工程
と、前記導電層上に第２の絶縁層を形成する工程と、前
記第２の絶縁層を異方性エッチング法により転送電極に
対応する形状に選択エッチングする工程と、次いで表面
全体に気相成長により第３の絶縁層を形成する工程と、
前記第３の絶縁層を異方性エッチング法により全面エッ
チングし該絶縁層を前記第２の絶縁層の側部に残存させ
る工程と、次いで前記第２及び第３の絶縁層をマスクと
して前記導電層を異方性エッチング法により選択エッチ
ングする工程とを含むことを特徴とする電荷転送装置の
製造方法。
（２）前記第３の絶縁層を形成する工程として、まず表
面全面に多結晶シリコン膜をＣＶＤ法で堆積し、次いで
この多結晶シリコン膜を酸化することを特徴とする請求
項１記載の電荷転送装置の製造方法。
（３）前記半導体基板はＳｉ基板、前記第１の絶縁層は
Ｓｉ基板を熱酸化したＳｉ酸化膜、前記第２の絶縁層は
ＣＶＤ法により形成したＳｉ酸化膜、前記第３の絶縁膜
は減圧ＣＶＤ法により形成したＳｉＮ膜であることを特
徴とする請求項１又は２記載の電荷転送装置の製造方法
。
（４）隣接する転送電極を同一の導電層で形成してなる
電荷転送装置において、前記各転送電極間に該転送電極
下のゲート絶縁層よりも誘電率の高い絶縁層を埋込み形
成したことを特徴とする電荷転送装置。