JP3176715B2 - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JP3176715B2 JP3176715B2 JP15896592A JP15896592A JP3176715B2 JP 3176715 B2 JP3176715 B2 JP 3176715B2 JP 15896592 A JP15896592 A JP 15896592A JP 15896592 A JP15896592 A JP 15896592A JP 3176715 B2 JP3176715 B2 JP 3176715B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- cmd
- gate electrode
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000003384 imaging method Methods 0.000 title claims description 20
- 239000010408 film Substances 0.000 claims description 47
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 28
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電荷変調素子（Char
ge Modulation Device：以下ＣＭＤと略称する）からな
る受光素子と、該ＣＭＤ受光素子の信号処理を行う駆動
・走査回路用のＭＯＳトランジスタを備えた固体撮像装
置の製造方法に関する。
ge Modulation Device：以下ＣＭＤと略称する）からな
る受光素子と、該ＣＭＤ受光素子の信号処理を行う駆動
・走査回路用のＭＯＳトランジスタを備えた固体撮像装
置の製造方法に関する。
【０００２】
【従来の技術】従来、ＭＩＳ型受光・蓄積部を有する受
光素子からなる固体撮像装置は、種々の構成のものが提
案されている。例えば、特開昭６１−８４０５９号公報
には、ＭＩＳ型受光・蓄積部を有し且つ内部増幅機能を
有するＣＭＤを受光素子として用いた固体撮像装置が開
示されている。
光素子からなる固体撮像装置は、種々の構成のものが提
案されている。例えば、特開昭６１−８４０５９号公報
には、ＭＩＳ型受光・蓄積部を有し且つ内部増幅機能を
有するＣＭＤを受光素子として用いた固体撮像装置が開
示されている。
【０００３】次に、従来のＭＩＳ型構造のＣＭＤ受光素
子を用いた固体撮像装置について説明する。図７は、本
件出願人が先に提案した既知のＣＭＤを受光素子として
用いた固体撮像装置の一画素部分の構成を示す断面図で
ある。図７において、101 はＰ- 型半導体基板で、102
は半導体基板101 上にエピタキシャル法等により成長し
たＮ- 型エピタキシャル層からなるＮ- 型チャネル層で
ある。103 は該Ｎ- 型チャネル層102 の表面に形成した
ゲート酸化膜で、該ゲート酸化膜103 の厚さは200 〜50
0 Åである。104 はゲート酸化膜103 上に形成したゲー
ト電極で、例えばポリシリコン等で約1000Å以下の膜厚
で形成されている。105 はゲート電極104 上に形成され
たシリコン酸化膜である。106 ，107 は、それぞれＮ+
型ソース拡散層とＮ+ 型ドレイン拡散層で、上記表面全
体にシリコン酸化膜105 が形成されたゲート電極104 に
対して、自己整合的に形成される。108 はＮ+ 型ソース
拡散層106 上に形成されたソース電極である。
子を用いた固体撮像装置について説明する。図７は、本
件出願人が先に提案した既知のＣＭＤを受光素子として
用いた固体撮像装置の一画素部分の構成を示す断面図で
ある。図７において、101 はＰ- 型半導体基板で、102
は半導体基板101 上にエピタキシャル法等により成長し
たＮ- 型エピタキシャル層からなるＮ- 型チャネル層で
ある。103 は該Ｎ- 型チャネル層102 の表面に形成した
ゲート酸化膜で、該ゲート酸化膜103 の厚さは200 〜50
0 Åである。104 はゲート酸化膜103 上に形成したゲー
ト電極で、例えばポリシリコン等で約1000Å以下の膜厚
で形成されている。105 はゲート電極104 上に形成され
たシリコン酸化膜である。106 ，107 は、それぞれＮ+
型ソース拡散層とＮ+ 型ドレイン拡散層で、上記表面全
体にシリコン酸化膜105 が形成されたゲート電極104 に
対して、自己整合的に形成される。108 はＮ+ 型ソース
拡散層106 上に形成されたソース電極である。
【０００４】次に、このように構成されたＣＭＤ受光素
子の動作を簡単に説明する。図７において、ゲート電極
104 の上方から入射される入射光109 により、Ｎ- 型チ
ャネル層102 中で信号電荷を発生させ、この信号電荷
（正孔）をゲート電極104 の直下のＮ- 型チャネル層10
2 の表面に蓄積する。そしてこの信号電荷の蓄積によ
り、Ｎ- 型チャネル層102 内を流れるＮ+ 型ソース拡散
層106 とＮ+ 型ドレイン拡散層107 間の電子電流を変調
するようになっている。
子の動作を簡単に説明する。図７において、ゲート電極
104 の上方から入射される入射光109 により、Ｎ- 型チ
ャネル層102 中で信号電荷を発生させ、この信号電荷
（正孔）をゲート電極104 の直下のＮ- 型チャネル層10
2 の表面に蓄積する。そしてこの信号電荷の蓄積によ
り、Ｎ- 型チャネル層102 内を流れるＮ+ 型ソース拡散
層106 とＮ+ 型ドレイン拡散層107 間の電子電流を変調
するようになっている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
構成のＣＭＤ受光素子を用いた固体撮像装置において
は、ＣＭＤ受光素子における受光領域は、ソース及びド
レイン拡散層の間に設けられたゲート電極領域に限定さ
れるため、画素面積に占めるゲート面積の割合を増加さ
せることによって開口率が向上する。したがってソース
及びドレイン拡散層及び各コンタクト径を減少する方向
で微細化を図れば、信号電荷量の減少を最小に抑えなが
ら、画素サイズの縮小、すなわち解像度の向上が計れる
ことになり、ＣＭＤ受光素子の特徴を生かすことが可能
となる。
構成のＣＭＤ受光素子を用いた固体撮像装置において
は、ＣＭＤ受光素子における受光領域は、ソース及びド
レイン拡散層の間に設けられたゲート電極領域に限定さ
れるため、画素面積に占めるゲート面積の割合を増加さ
せることによって開口率が向上する。したがってソース
及びドレイン拡散層及び各コンタクト径を減少する方向
で微細化を図れば、信号電荷量の減少を最小に抑えなが
ら、画素サイズの縮小、すなわち解像度の向上が計れる
ことになり、ＣＭＤ受光素子の特徴を生かすことが可能
となる。
【０００６】その一つの手法として、ソース拡散層に接
続されるソース電極のコンタクトをゲート電極とのセル
フアライン（自己整合）により形成する方法が、特開昭
６２−１６５６４号等で提案されている。次に、セルフ
アラインによるソース電極のコンタクトの形成方法につ
いて図８を用いて簡単に説明する。図８の（Ａ）におい
て、201 はＰ- 型半導体基板、202 はＮ- 型チャネル
層、203 はゲート酸化膜であり、ポリシリコン等により
ゲート電極204 をパターニングした後、ゲート電極204
を含む全面に、熱酸化等によりシリコン酸化膜205 を形
成する。この際、Ｎ- 型チャネル層202 上に形成される
酸化膜の膜厚ｔOX2 とゲート電極204 上に形成される酸
化膜の膜厚ｔOX1 の間に、ｔOX1 ＞ｔOX2 となるプロセ
ス条件を選択する。このプロセス条件は、例えば、酸化
時の雰囲気をウェット酸化とし、また熱処理温度を900
℃以下にするなどである。
続されるソース電極のコンタクトをゲート電極とのセル
フアライン（自己整合）により形成する方法が、特開昭
６２−１６５６４号等で提案されている。次に、セルフ
アラインによるソース電極のコンタクトの形成方法につ
いて図８を用いて簡単に説明する。図８の（Ａ）におい
て、201 はＰ- 型半導体基板、202 はＮ- 型チャネル
層、203 はゲート酸化膜であり、ポリシリコン等により
ゲート電極204 をパターニングした後、ゲート電極204
を含む全面に、熱酸化等によりシリコン酸化膜205 を形
成する。この際、Ｎ- 型チャネル層202 上に形成される
酸化膜の膜厚ｔOX2 とゲート電極204 上に形成される酸
化膜の膜厚ｔOX1 の間に、ｔOX1 ＞ｔOX2 となるプロセ
ス条件を選択する。このプロセス条件は、例えば、酸化
時の雰囲気をウェット酸化とし、また熱処理温度を900
℃以下にするなどである。
【０００７】次いで、ソース領域206 を開口するよう
に、レジストパターン210 を施したのち、酸化膜205 の
エッチバックを、Ｒ・Ｉ・Ｅ（反応性イオンエッチン
グ）等の方法で、膜厚ｔOX2 のチャネル層202 上の酸化
膜が除去されるまで行う。これにより図８の（Ｂ）に示
す点線部分の酸化膜が除去される。以上のプロセスで、
ソース領域にゲート電極204 とのセルフアラインにより
コンタクト220 が形成されることになる。
に、レジストパターン210 を施したのち、酸化膜205 の
エッチバックを、Ｒ・Ｉ・Ｅ（反応性イオンエッチン
グ）等の方法で、膜厚ｔOX2 のチャネル層202 上の酸化
膜が除去されるまで行う。これにより図８の（Ｂ）に示
す点線部分の酸化膜が除去される。以上のプロセスで、
ソース領域にゲート電極204 とのセルフアラインにより
コンタクト220 が形成されることになる。
【０００８】しかしながら、上記ゲート電極パターニン
グ後の全面酸化時の熱処理温度を900 ℃以下にして、ｔ
OX1 ＞ｔOX2 となるプロセス条件で酸化膜の形成を行っ
た場合、ゲート電極204 の下部隅部に、図８の（Ｂ）に
おいて○印で示すバーズビーク211 が発生する。
グ後の全面酸化時の熱処理温度を900 ℃以下にして、ｔ
OX1 ＞ｔOX2 となるプロセス条件で酸化膜の形成を行っ
た場合、ゲート電極204 の下部隅部に、図８の（Ｂ）に
おいて○印で示すバーズビーク211 が発生する。
【０００９】このバーズビーク211 により、特願平３−
３０５６９６号で開示されているように、ＣＭＤ受光素
子においては、ゲート電極下部隅部のゲート酸化膜203
が厚くなり、ゲート電極直下のＮ+ 型ドレイン拡散層近
傍の電界集中が緩和される等の利点があるが、ＣＭＤ受
光素子と共に設けられる周辺の駆動・走査回路用のＭＯ
Ｓトランジスタにおいては、図８の（Ｃ）に示すよう
に、バーズビーク211 により、実効ゲート長Ｌg のばら
つきが生じ、閾値電圧（Ｖt ）の変動、あるいは相互コ
ンダクタンス（ｇm ）のばらつき等、動作特性上の劣化
を引き起こすことになる。
３０５６９６号で開示されているように、ＣＭＤ受光素
子においては、ゲート電極下部隅部のゲート酸化膜203
が厚くなり、ゲート電極直下のＮ+ 型ドレイン拡散層近
傍の電界集中が緩和される等の利点があるが、ＣＭＤ受
光素子と共に設けられる周辺の駆動・走査回路用のＭＯ
Ｓトランジスタにおいては、図８の（Ｃ）に示すよう
に、バーズビーク211 により、実効ゲート長Ｌg のばら
つきが生じ、閾値電圧（Ｖt ）の変動、あるいは相互コ
ンダクタンス（ｇm ）のばらつき等、動作特性上の劣化
を引き起こすことになる。
【００１０】本発明は、従来のＣＭＤを受光素子として
用いた固体撮像装置における上記問題点を解消するため
になされたもので、周辺の駆動・走査回路用のＭＯＳト
ランジスタの動作特性を劣化させることなく、ＣＭＤ受
光素子のソース電極部のコンタクトをゲート電極に対し
てセルフアラインで形成可能な固体撮像装置の製造方法
を提供することを目的とする。
用いた固体撮像装置における上記問題点を解消するため
になされたもので、周辺の駆動・走査回路用のＭＯＳト
ランジスタの動作特性を劣化させることなく、ＣＭＤ受
光素子のソース電極部のコンタクトをゲート電極に対し
てセルフアラインで形成可能な固体撮像装置の製造方法
を提供することを目的とする。
【００１１】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、ＣＭＤ受光素子と、該ＣＭＤ受
光素子の信号処理を行う周辺回路を構成するＭＯＳトラ
ンジスタとを備えた固体撮像装置の製造方法において、
前記ＣＭＤ受光素子及びＭＯＳトランジスタのゲート電
極形成後の酸化工程を２回に分割し、１回目の酸化工程
では前記ＣＭＤ受光素子及びＭＯＳトランジスタの全面
に対して酸化を行い、該酸化工程により形成されたゲー
ト電極上の酸化膜上に対して、前記ＭＯＳトランジスタ
領域にのみ選択的に耐酸化性薄膜を形成したのち、２回
目の酸化工程により前記ＣＭＤ受光素子のゲート電極に
形成された酸化膜を利用してソース領域への電極部コン
タクトを形成するものである。
決するため、本発明は、ＣＭＤ受光素子と、該ＣＭＤ受
光素子の信号処理を行う周辺回路を構成するＭＯＳトラ
ンジスタとを備えた固体撮像装置の製造方法において、
前記ＣＭＤ受光素子及びＭＯＳトランジスタのゲート電
極形成後の酸化工程を２回に分割し、１回目の酸化工程
では前記ＣＭＤ受光素子及びＭＯＳトランジスタの全面
に対して酸化を行い、該酸化工程により形成されたゲー
ト電極上の酸化膜上に対して、前記ＭＯＳトランジスタ
領域にのみ選択的に耐酸化性薄膜を形成したのち、２回
目の酸化工程により前記ＣＭＤ受光素子のゲート電極に
形成された酸化膜を利用してソース領域への電極部コン
タクトを形成するものである。
【００１２】このようにＣＭＤ及びＭＯＳトランジスタ
のゲート電極形成後の酸化工程を２回に分割することに
より、２回目の酸化工程をＣＭＤ領域にのみ900 ℃以下
の低温度で行わせることが可能となり、ＭＯＳトランジ
スタの低温度の酸化膜形成による特性劣化を引き起こす
ことなく、ＣＭＤのソース領域への電極部コンタクトを
ゲート電極に対してセルフアラインで容易に形成するこ
とが可能となる。
のゲート電極形成後の酸化工程を２回に分割することに
より、２回目の酸化工程をＣＭＤ領域にのみ900 ℃以下
の低温度で行わせることが可能となり、ＭＯＳトランジ
スタの低温度の酸化膜形成による特性劣化を引き起こす
ことなく、ＣＭＤのソース領域への電極部コンタクトを
ゲート電極に対してセルフアラインで容易に形成するこ
とが可能となる。
【００１３】
【実施例】次に実施例について説明する。図１〜図６
は、本発明に係る固体撮像装置の製造方法の一実施例を
説明するためのＣＭＤ受光素子及びＭＯＳトランジスタ
の各製造工程図である。まず図１に示すように、ＣＭＤ
受光素子領域においては、Ｐ- 型半導体基板１上にエピ
タキシャル法等を用いてＮ- 型チャネル層２を形成し、
その上に酸化性雰囲気において1000℃の熱処理で酸化を
行い、約200 〜500 Åのゲート酸化膜３を形成する。続
いて、ＬＰＣＶＤ法等によりゲート電極となるポリシリ
コンを、全工程終了後の出来上がり寸法で600 〜800 Å
となるように、所望の膜厚で堆積し、更にリン等のＮ型
不純物を拡散してポリシリコンを低抵抗化し、写真食刻
工程によりゲート電極４を形成する。
は、本発明に係る固体撮像装置の製造方法の一実施例を
説明するためのＣＭＤ受光素子及びＭＯＳトランジスタ
の各製造工程図である。まず図１に示すように、ＣＭＤ
受光素子領域においては、Ｐ- 型半導体基板１上にエピ
タキシャル法等を用いてＮ- 型チャネル層２を形成し、
その上に酸化性雰囲気において1000℃の熱処理で酸化を
行い、約200 〜500 Åのゲート酸化膜３を形成する。続
いて、ＬＰＣＶＤ法等によりゲート電極となるポリシリ
コンを、全工程終了後の出来上がり寸法で600 〜800 Å
となるように、所望の膜厚で堆積し、更にリン等のＮ型
不純物を拡散してポリシリコンを低抵抗化し、写真食刻
工程によりゲート電極４を形成する。
【００１４】一方、周辺の駆動・走査回路を構成するＭ
ＯＳトランジスタ領域においては、同一のＰ- 型半導体
基板１上に、ＣＭＤ受光素子領域のＮ- 型チャネル層２
との分離層（図示せず）を設けたのち、チャネル領域と
なるウェル拡散層５を形成する。この図示例では、ＮＭ
ＯＳトランジスタを例示しているので、Ｐウェル拡散層
としたが、ＰＭＯＳトランジスタにおいても同様の構造
となる。このＰウェル拡散層５の上部に形成されるゲー
ト酸化膜３及びゲート電極４については、ＣＭＤ受光素
子領域と同一条件で形成される。
ＯＳトランジスタ領域においては、同一のＰ- 型半導体
基板１上に、ＣＭＤ受光素子領域のＮ- 型チャネル層２
との分離層（図示せず）を設けたのち、チャネル領域と
なるウェル拡散層５を形成する。この図示例では、ＮＭ
ＯＳトランジスタを例示しているので、Ｐウェル拡散層
としたが、ＰＭＯＳトランジスタにおいても同様の構造
となる。このＰウェル拡散層５の上部に形成されるゲー
ト酸化膜３及びゲート電極４については、ＣＭＤ受光素
子領域と同一条件で形成される。
【００１５】次に図２に示すように、ＣＭＤ受光素子及
びＭＯＳトランジスタの双方の領域に対し、ゲート電極
４の上部及びそれ以外の領域に対して、ほぼ同様な膜厚
となるように、酸化性雰囲気で900 ℃以上の熱処理を行
い、ＣＭＤ受光素子領域及びＭＯＳトランジスタ領域と
もに、ゲート電極４を含む全面にシリコン酸化膜６を形
成する。なおゲート電極４の上部とそれ以外の領域にお
けるシリコン酸化膜６の膜厚に差が生じても、ＭＯＳト
ランジスタの実効ゲート長のばらつきを生じさせない程
度のゲートバーズビークの大きさであれば支障はない。
びＭＯＳトランジスタの双方の領域に対し、ゲート電極
４の上部及びそれ以外の領域に対して、ほぼ同様な膜厚
となるように、酸化性雰囲気で900 ℃以上の熱処理を行
い、ＣＭＤ受光素子領域及びＭＯＳトランジスタ領域と
もに、ゲート電極４を含む全面にシリコン酸化膜６を形
成する。なおゲート電極４の上部とそれ以外の領域にお
けるシリコン酸化膜６の膜厚に差が生じても、ＭＯＳト
ランジスタの実効ゲート長のばらつきを生じさせない程
度のゲートバーズビークの大きさであれば支障はない。
【００１６】次に、図３に示すように、耐酸化性を有す
る薄膜、この実施例ではシリコン窒化膜７をＬＰＣＶＤ
法及び写真食刻工程で、ＭＯＳトランジスタ領域にのみ
選択的に形成する。次いでＭＯＳトランジスタ領域にの
み形成したシリコン窒化膜７をマスクとして、ＣＭＤ受
光素子領域のゲート電極４上及びＮ- 型チャネル層２上
に形成されたシリコン酸化膜６を、希弗酸水溶液等によ
り完全に除去する。
る薄膜、この実施例ではシリコン窒化膜７をＬＰＣＶＤ
法及び写真食刻工程で、ＭＯＳトランジスタ領域にのみ
選択的に形成する。次いでＭＯＳトランジスタ領域にの
み形成したシリコン窒化膜７をマスクとして、ＣＭＤ受
光素子領域のゲート電極４上及びＮ- 型チャネル層２上
に形成されたシリコン酸化膜６を、希弗酸水溶液等によ
り完全に除去する。
【００１７】次に、図４に示すように、ＣＭＤ受光素子
領域において、ゲート電極４上に形成される酸化膜の膜
厚が、それ以外のＮ- 型チャネル層２上に形成される酸
化膜の膜厚に比べ十分厚くなるように、ウェット酸化性
雰囲気において900 ℃以下の温度で熱処理を行い、所望
の膜厚のシリコン酸化膜８を形成する。
領域において、ゲート電極４上に形成される酸化膜の膜
厚が、それ以外のＮ- 型チャネル層２上に形成される酸
化膜の膜厚に比べ十分厚くなるように、ウェット酸化性
雰囲気において900 ℃以下の温度で熱処理を行い、所望
の膜厚のシリコン酸化膜８を形成する。
【００１８】なおＣＭＤ受光素子領域において、900 ℃
以下の熱処理で酸化膜を所望膜厚分形成した場合、ゲー
ト電極４のゲート端部におけるゲート酸化膜３が厚くな
るが、この厚膜化によって、ゲート電極直下のＮ+ 型ド
レイン拡散層15（図６参照）近傍の電界集中が緩和で
き、暗電流を低減する利点がある。一方、ＭＯＳトラン
ジスタ領域においては、シリコン窒化膜７により、900
℃以下の酸化性雰囲気における熱処理においても、酸化
膜は形成されないため、出来上がり時に閾値電圧
（Ｖt ）の変動等、特性劣化の原因となる程度の大きな
ゲートバーズビークは形成されないことになる。次い
で、このＣＭＤ受光素子領域のシリコン酸化膜８の形成
後に、ＭＯＳトランジスタ領域上に形成されている前記
シリコン窒化膜７を熱リン酸等により除去する。
以下の熱処理で酸化膜を所望膜厚分形成した場合、ゲー
ト電極４のゲート端部におけるゲート酸化膜３が厚くな
るが、この厚膜化によって、ゲート電極直下のＮ+ 型ド
レイン拡散層15（図６参照）近傍の電界集中が緩和で
き、暗電流を低減する利点がある。一方、ＭＯＳトラン
ジスタ領域においては、シリコン窒化膜７により、900
℃以下の酸化性雰囲気における熱処理においても、酸化
膜は形成されないため、出来上がり時に閾値電圧
（Ｖt ）の変動等、特性劣化の原因となる程度の大きな
ゲートバーズビークは形成されないことになる。次い
で、このＣＭＤ受光素子領域のシリコン酸化膜８の形成
後に、ＭＯＳトランジスタ領域上に形成されている前記
シリコン窒化膜７を熱リン酸等により除去する。
【００１９】次に図５に示すように、ＣＭＤ受光素子領
域において、ソース領域を開口するようにレジストパタ
ーン９をパターニングにより形成し、Ｒ・Ｉ・Ｅ等の異
方性エッチング法により、ソース領域開口部の酸化膜の
エッチバックを行う。図５においてエッチバックされる
酸化膜を点線10で示している。このプロセスによれば、
ゲート電極４に対してセルフアライン構造のソース部コ
ンタクト14を得ることができる。なお、上記エッチバッ
ク工程中は、ＭＯＳトランジスタ領域はレジストパター
ン９で覆われている。次いでＭＯＳトランジスタ領域に
おいては、ゲート電極４に対しセルフアラインで、ＭＯ
Ｓトランジスタのソース及びドレインとなる領域に、リ
ン等のＮ+ 型不純物を所望のドーズ量でイオン注入法等
により注入する。このイオン注入中は、ＣＭＤ受光素子
領域はレジストパターンで表面が保護されている。
域において、ソース領域を開口するようにレジストパタ
ーン９をパターニングにより形成し、Ｒ・Ｉ・Ｅ等の異
方性エッチング法により、ソース領域開口部の酸化膜の
エッチバックを行う。図５においてエッチバックされる
酸化膜を点線10で示している。このプロセスによれば、
ゲート電極４に対してセルフアライン構造のソース部コ
ンタクト14を得ることができる。なお、上記エッチバッ
ク工程中は、ＭＯＳトランジスタ領域はレジストパター
ン９で覆われている。次いでＭＯＳトランジスタ領域に
おいては、ゲート電極４に対しセルフアラインで、ＭＯ
Ｓトランジスタのソース及びドレインとなる領域に、リ
ン等のＮ+ 型不純物を所望のドーズ量でイオン注入法等
により注入する。このイオン注入中は、ＣＭＤ受光素子
領域はレジストパターンで表面が保護されている。
【００２０】次に図６に示すように、ＣＭＤ受光素子領
域においては、ソース拡散層12及びドレイン拡散層15
を、リン等のＮ+ 型不純物をイオン注入法により打ち込
んだのち、非酸化性雰囲気において600 ℃〜1000℃の温
度でアニールを行って形成する。続いてスパッタリング
法等により電極膜を堆積し、写真食刻工程によりソース
電極11等を形成する。一方、ＭＯＳトランジスタ領域に
おいては、通常のＭＯＳトランジスタの作成工程と同様
な手法により、注入した前記Ｎ+ 型不純物を非酸化性雰
囲気において600 ℃〜1000℃の温度でアニールし、ソー
ス，ドレイン拡散層13を形成する。なお、ＭＯＳトラン
ジスタ領域の電極形成方法等については、通常のＣＭＤ
受光素子領域と同様であり、ここでは説明を省略する。
域においては、ソース拡散層12及びドレイン拡散層15
を、リン等のＮ+ 型不純物をイオン注入法により打ち込
んだのち、非酸化性雰囲気において600 ℃〜1000℃の温
度でアニールを行って形成する。続いてスパッタリング
法等により電極膜を堆積し、写真食刻工程によりソース
電極11等を形成する。一方、ＭＯＳトランジスタ領域に
おいては、通常のＭＯＳトランジスタの作成工程と同様
な手法により、注入した前記Ｎ+ 型不純物を非酸化性雰
囲気において600 ℃〜1000℃の温度でアニールし、ソー
ス，ドレイン拡散層13を形成する。なお、ＭＯＳトラン
ジスタ領域の電極形成方法等については、通常のＣＭＤ
受光素子領域と同様であり、ここでは説明を省略する。
【００２１】以上のプロセスにより、ＣＭＤを受光素子
として用いた固体撮像装置が完成する。上記実施例にお
いては、ＣＭＤ受光素子のソース拡散層は、セルフアラ
インコンタクトを形成したのちに、Ｎ+ 型不純物を高濃
度に含んだポリシリコンからなるソース電極を形成し、
該ソース電極からの熱拡散によって形成するようにして
もよい。この場合、ソース拡散層はポリシリコン層を介
してアルミニウム電極と結合されることになる。
として用いた固体撮像装置が完成する。上記実施例にお
いては、ＣＭＤ受光素子のソース拡散層は、セルフアラ
インコンタクトを形成したのちに、Ｎ+ 型不純物を高濃
度に含んだポリシリコンからなるソース電極を形成し、
該ソース電極からの熱拡散によって形成するようにして
もよい。この場合、ソース拡散層はポリシリコン層を介
してアルミニウム電極と結合されることになる。
【００２２】またＣＭＤ受光素子のドレイン拡散層15
は、通常のＣＭＤ受光素子では上記実施例のように、ゲ
ート電極４の形成後に拡散形成されるが、ＬＯＣＯＳド
レインＣＭＤ受光素子（例えば、特願平２−２９８２２
１号参照）においては、ゲート電極４の形成前に拡散形
成される。このように本発明は、通常のＣＭＤ受光素子
及びＬＯＣＯＳドレインＣＭＤ受光素子を用いた固体撮
像装置に共通に適用可能である。
は、通常のＣＭＤ受光素子では上記実施例のように、ゲ
ート電極４の形成後に拡散形成されるが、ＬＯＣＯＳド
レインＣＭＤ受光素子（例えば、特願平２−２９８２２
１号参照）においては、ゲート電極４の形成前に拡散形
成される。このように本発明は、通常のＣＭＤ受光素子
及びＬＯＣＯＳドレインＣＭＤ受光素子を用いた固体撮
像装置に共通に適用可能である。
【００２３】また上記実施例においては、図３に示すよ
うに、第２回目のポリシリコンゲート電極酸化工程前
に、ＣＭＤ受光素子領域の酸化膜６を除去しているが、
もちろんこの除去工程を省くような製造工程、すなわち
酸化膜６を除去しない製造工程であっても、本発明によ
るセルフアライン構造のソース部コンタクトの形成が可
能である。
うに、第２回目のポリシリコンゲート電極酸化工程前
に、ＣＭＤ受光素子領域の酸化膜６を除去しているが、
もちろんこの除去工程を省くような製造工程、すなわち
酸化膜６を除去しない製造工程であっても、本発明によ
るセルフアライン構造のソース部コンタクトの形成が可
能である。
【００２４】更にまた、上記実施例では、第１回目のゲ
ート電極酸化工程において、ＣＭＤ受光素子領域及びＭ
ＯＳトランジスタ領域の双方を酸化したが、適切な処理
により、第１回目のゲート電極酸化工程では、ＭＯＳト
ランジスタ領域のみを酸化する手法も、本発明は含むも
のである。但しこの手法を用いた際には、第１回目の酸
化工程前にＣＭＤ受光素子領域上部に耐酸化性薄膜を形
成する工程を必要とし、工程が長くなるという欠点が生
ずるが、効果としては、ＣＭＤ受光素子領域のゲート電
極酸化工程が、一度の工程（第２回目の酸化工程）で済
むため、制御性が向上することが挙げられる。
ート電極酸化工程において、ＣＭＤ受光素子領域及びＭ
ＯＳトランジスタ領域の双方を酸化したが、適切な処理
により、第１回目のゲート電極酸化工程では、ＭＯＳト
ランジスタ領域のみを酸化する手法も、本発明は含むも
のである。但しこの手法を用いた際には、第１回目の酸
化工程前にＣＭＤ受光素子領域上部に耐酸化性薄膜を形
成する工程を必要とし、工程が長くなるという欠点が生
ずるが、効果としては、ＣＭＤ受光素子領域のゲート電
極酸化工程が、一度の工程（第２回目の酸化工程）で済
むため、制御性が向上することが挙げられる。
【００２５】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、ＣＭＤ受光素子と周辺回路を構成する
ＭＯＳトランジスタを備えた固体撮像装置において、ゲ
ート電極形成後の酸化工程を２回に分割して行うように
したので、２回目の低温度による酸化工程をＣＭＤ領域
にのみ行わせることができ、ＭＯＳトランジスタの低温
度の酸化処理による特性劣化を発生させることなく、Ｃ
ＭＤのソース領域への電極部コンタクトをゲート電極に
対してセルフアラインにより形成可能となり、微細なＣ
ＭＤを用いた固体撮像装置を比較的簡単なプロセスで容
易に製造することができる。
本発明によれば、ＣＭＤ受光素子と周辺回路を構成する
ＭＯＳトランジスタを備えた固体撮像装置において、ゲ
ート電極形成後の酸化工程を２回に分割して行うように
したので、２回目の低温度による酸化工程をＣＭＤ領域
にのみ行わせることができ、ＭＯＳトランジスタの低温
度の酸化処理による特性劣化を発生させることなく、Ｃ
ＭＤのソース領域への電極部コンタクトをゲート電極に
対してセルフアラインにより形成可能となり、微細なＣ
ＭＤを用いた固体撮像装置を比較的簡単なプロセスで容
易に製造することができる。
【図１】本発明に係る固体撮像装置の一実施例を説明す
るための製造工程を示す図である。
るための製造工程を示す図である。
【図２】図１に示した製造工程に続く製造工程を示す図
である。
である。
【図３】図２に示した製造工程に続く製造工程を示す図
である。
である。
【図４】図３に示した製造工程に続く製造工程を示す図
である。
である。
【図５】図４に示した製造工程に続く製造工程を示す図
である。
である。
【図６】図５に示した製造工程に続く製造工程を示す図
である。
である。
【図７】従来のＣＭＤを受光素子として用いた固体撮像
装置の一画素部分を示す断面図である。
装置の一画素部分を示す断面図である。
【図８】従来のＣＭＤを受光素子として用いた固体撮像
装置の製造工程の一部を示す断面図である。
装置の製造工程の一部を示す断面図である。
１ Ｐ- 型半導体基板 ２ Ｎ- 型チャネル層 ３ ゲート酸化膜 ４ ゲート電極 ５ Ｐウェル拡散層 ６，８ シリコン酸化膜 ７ 耐酸化性薄膜 ９ レジストパターン 10 エッチバックされるシリコン酸化膜 11 ソース電極 12 ソース拡散層 13 ソース・ドレイン拡散層 14 ソース部コンタクト 15 ドレイン拡散層
Claims (3)
- 【請求項１】 ＣＭＤ受光素子と、該ＣＭＤ受光素子の
信号処理を行う周辺回路を構成するＭＯＳトランジスタ
とを備えた固体撮像装置の製造方法において、前記ＣＭ
Ｄ受光素子及びＭＯＳトランジスタのゲート電極形成後
の酸化工程を２回に分割し、１回目の酸化工程では前記
ＣＭＤ受光素子及びＭＯＳトランジスタの全面に対して
酸化を行い、該酸化工程により形成されたゲート電極上
の酸化膜上に対して、前記ＭＯＳトランジスタ領域にの
み選択的に耐酸化性薄膜を形成したのち、２回目の酸化
工程により前記ＣＭＤ受光素子のゲート電極に形成され
た酸化膜を利用してソース領域への電極部コンタクトを
形成することを特徴とする固体撮像装置の製造方法。 - 【請求項２】 前記耐酸化性薄膜は、シリコン窒化膜で
構成されていることを特徴とする請求項１記載の固体撮
像装置の製造方法。 - 【請求項３】 前記２回目の酸化工程を、酸化性雰囲気
において 900℃以下の温度で行うことを特徴とする請求
項１又は２に記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15896592A JP3176715B2 (ja) | 1992-05-27 | 1992-05-27 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15896592A JP3176715B2 (ja) | 1992-05-27 | 1992-05-27 | 固体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335538A JPH05335538A (ja) | 1993-12-17 |
| JP3176715B2 true JP3176715B2 (ja) | 2001-06-18 |
Family
ID=15683240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15896592A Expired - Fee Related JP3176715B2 (ja) | 1992-05-27 | 1992-05-27 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176715B2 (ja) |
-
1992
- 1992-05-27 JP JP15896592A patent/JP3176715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335538A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488617B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR950009806B1 (ko) | Ccd 전하전송소자와 고체촬상장치 및 그 제조방법 | |
| US5620914A (en) | Manufacturing method of semiconductor device | |
| JP2908715B2 (ja) | モスフェット（ｍｏｓｆｅｔ）及びその製造方法 | |
| JP3176715B2 (ja) | 固体撮像装置の製造方法 | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JP3148158B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2000286409A (ja) | 固体撮像素子およびその製造方法 | |
| JPH0864796A (ja) | 固体撮像装置の製造方法 | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| JP3320495B2 (ja) | 固体撮像装置 | |
| JP3121074B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH09186322A (ja) | 半導体デバイス及びその製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JP2623907B2 (ja) | 半導体素子の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JPH06196679A (ja) | 固体撮像装置及びその製造方法 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| KR0144904B1 (ko) | 고내압용 모스 트랜지스터 및 그 제조방법 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 | |
| JP2750724B2 (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH07254691A (ja) | 固体撮像装置の製造方法 | |
| JPH0758316A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010321 |
|
| LAPS | Cancellation because of no payment of annual fees |