JPH07254691A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH07254691A JPH07254691A JP6068967A JP6896794A JPH07254691A JP H07254691 A JPH07254691 A JP H07254691A JP 6068967 A JP6068967 A JP 6068967A JP 6896794 A JP6896794 A JP 6896794A JP H07254691 A JPH07254691 A JP H07254691A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- mosfet
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳＦＥＴの特性に悪影響を与えることな
く、ゲート絶縁膜を厚く形成した増幅型固体撮像素子と
周辺回路を構成するＭＯＳＦＥＴを備えた高感度の固体
撮像装置の製造方法を提供する。 【構成】 ＣＭＤ部のｎ- シリコンチャネル層11及びＭ
ＯＳＦＥＴ部のウェル部28上にパッド酸化膜12を形成し
たのち、ＭＯＳＦＥＴ部の活性領域のみにシリコンチッ
化膜31を形成し、ＣＭＤのゲート絶縁膜に必要な膜厚に
なるようにフィールド酸化を行って、ＭＯＳＦＥＴ部に
はフィールド酸化膜33を形成し、ＣＭＤ部にはフィール
ド酸化膜33と同じ8000Å程度の膜厚のゲート絶縁膜15を
形成する。次いで、シリコンチッ化膜31及びパッド酸化
膜12を除去したのち、1000Å以下の膜厚のＭＯＳＦＥＴ
のゲート絶縁膜32を熱酸化により形成する。
く、ゲート絶縁膜を厚く形成した増幅型固体撮像素子と
周辺回路を構成するＭＯＳＦＥＴを備えた高感度の固体
撮像装置の製造方法を提供する。 【構成】 ＣＭＤ部のｎ- シリコンチャネル層11及びＭ
ＯＳＦＥＴ部のウェル部28上にパッド酸化膜12を形成し
たのち、ＭＯＳＦＥＴ部の活性領域のみにシリコンチッ
化膜31を形成し、ＣＭＤのゲート絶縁膜に必要な膜厚に
なるようにフィールド酸化を行って、ＭＯＳＦＥＴ部に
はフィールド酸化膜33を形成し、ＣＭＤ部にはフィール
ド酸化膜33と同じ8000Å程度の膜厚のゲート絶縁膜15を
形成する。次いで、シリコンチッ化膜31及びパッド酸化
膜12を除去したのち、1000Å以下の膜厚のＭＯＳＦＥＴ
のゲート絶縁膜32を熱酸化により形成する。
Description
【０００１】
【産業上の利用分野】この発明は、従来のＣＣＤ、ＭＯ
Ｓ型等の固体撮像素子よりも大きな感度をもち、また非
破壊読み出しが可能で且つ受光画素内に増幅機能を有す
る増幅型固体撮像素子を備えた固体撮像装置の製造方法
に関する。
Ｓ型等の固体撮像素子よりも大きな感度をもち、また非
破壊読み出しが可能で且つ受光画素内に増幅機能を有す
る増幅型固体撮像素子を備えた固体撮像装置の製造方法
に関する。
【０００２】
【従来の技術】増幅型固体撮像素子とは、画素毎に増幅
作用を有するトランジスタを形成し、トランジスタのベ
ース、あるいはゲート部の電位を光発生キャリアで変化
させ、その変化によりソース、あるいはエミッター電流
を変調させて出力させる固体撮像素子である。増幅型固
体撮像素子としては、従来ＳＩＴ、ＣＭＤ、ＡＭＩ等が
知られており、これらの増幅型固体撮像素子において、
ＭＯＳ容量の受光部を有する増幅型固体撮像素子の代表
例としては、本発明者が提案したＣＭＤ（ChargeModula
tion Device：電荷変調素子）があげられる。その詳細
な技術内容については、１９８６年に開催された Inter
national Electron Device Meeting (ＩＥＤＭ）の予稿
集の第353 〜 356頁の“ A NEW MOS IMAGE SENSOR OPER
ATING IN ANON-DESTRUCTIVE READOUT MODE " と題する
論文に示されている。また、このＣＭＤと周辺回路を形
成するＣＭＯＳＦＥＴを１チップ中に形成する方法は、
同じく本発明者等により特開昭６１−８４０５９号にお
いて提案されている。
作用を有するトランジスタを形成し、トランジスタのベ
ース、あるいはゲート部の電位を光発生キャリアで変化
させ、その変化によりソース、あるいはエミッター電流
を変調させて出力させる固体撮像素子である。増幅型固
体撮像素子としては、従来ＳＩＴ、ＣＭＤ、ＡＭＩ等が
知られており、これらの増幅型固体撮像素子において、
ＭＯＳ容量の受光部を有する増幅型固体撮像素子の代表
例としては、本発明者が提案したＣＭＤ（ChargeModula
tion Device：電荷変調素子）があげられる。その詳細
な技術内容については、１９８６年に開催された Inter
national Electron Device Meeting (ＩＥＤＭ）の予稿
集の第353 〜 356頁の“ A NEW MOS IMAGE SENSOR OPER
ATING IN ANON-DESTRUCTIVE READOUT MODE " と題する
論文に示されている。また、このＣＭＤと周辺回路を形
成するＣＭＯＳＦＥＴを１チップ中に形成する方法は、
同じく本発明者等により特開昭６１−８４０５９号にお
いて提案されている。
【０００３】図７は、かかるＣＭＤと周辺回路を形成す
るＣＭＯＳＦＥＴからなる固体撮像装置の一構成例の一
部を示す断面図である。図において、101 はＣＭＤ、10
2 はＰチャネルＭＯＳＦＥＴ、103 はＮチャネルＭＯＳ
ＦＥＴを示している。104 はＰ- 基板、105 はＮ型埋込
層、106 はＰウエル拡散層、107 はＮウエル拡散層、10
8 はＰチャネルＭＯＳＦＥＴソース（ドレイン）拡散
層、109 はＰチャネルＭＯＳＦＥＴドレイン（ソース）
拡散層、110 はＮチャネルＭＯＳＦＥＴソース（ドレイ
ン）拡散層、111 はＮチャネルＭＯＳＦＥＴドレイン
（ソース）拡散層、112 はＮ- チャネル層、113 はＣＭ
Ｄソース（ドレイン）拡散層、114 はＣＭＤドレイン
（ソース）拡散層であり、115 、116 、117 はＣＭＤ10
1 、ＰチャネルＭＯＳＦＥＴ102 、ＮチャネルＭＯＳＦ
ＥＴ103 の各ゲート絶縁膜で、118 、119 、120 はＣＭ
Ｄ101 、ＰチャネルＭＯＳＦＥＴ102 、ＮチャネルＭＯ
ＳＦＥＴ103 の各ゲート電極である。そして、この構成
例においては、前記ＣＭＤ101 、ＰチャネルＭＯＳＦＥ
Ｔ102 、ＮチャネルＭＯＳＦＥＴ103 の各ゲート絶縁膜
115 、116 、117 の膜厚、膜の種類は全て同一のもので
構成されている。
るＣＭＯＳＦＥＴからなる固体撮像装置の一構成例の一
部を示す断面図である。図において、101 はＣＭＤ、10
2 はＰチャネルＭＯＳＦＥＴ、103 はＮチャネルＭＯＳ
ＦＥＴを示している。104 はＰ- 基板、105 はＮ型埋込
層、106 はＰウエル拡散層、107 はＮウエル拡散層、10
8 はＰチャネルＭＯＳＦＥＴソース（ドレイン）拡散
層、109 はＰチャネルＭＯＳＦＥＴドレイン（ソース）
拡散層、110 はＮチャネルＭＯＳＦＥＴソース（ドレイ
ン）拡散層、111 はＮチャネルＭＯＳＦＥＴドレイン
（ソース）拡散層、112 はＮ- チャネル層、113 はＣＭ
Ｄソース（ドレイン）拡散層、114 はＣＭＤドレイン
（ソース）拡散層であり、115 、116 、117 はＣＭＤ10
1 、ＰチャネルＭＯＳＦＥＴ102 、ＮチャネルＭＯＳＦ
ＥＴ103 の各ゲート絶縁膜で、118 、119 、120 はＣＭ
Ｄ101 、ＰチャネルＭＯＳＦＥＴ102 、ＮチャネルＭＯ
ＳＦＥＴ103 の各ゲート電極である。そして、この構成
例においては、前記ＣＭＤ101 、ＰチャネルＭＯＳＦＥ
Ｔ102 、ＮチャネルＭＯＳＦＥＴ103 の各ゲート絶縁膜
115 、116 、117 の膜厚、膜の種類は全て同一のもので
構成されている。
【０００４】ところでＣＭＤにおいては、光等により発
生した正孔（電荷Ｑsig ）をゲート電極118 直下の絶縁
膜115 とＮ- チャネル層112 の界面に蓄積し、その正孔
により表面電圧が（１）式で示すΔＶだけ上昇する。 ΔＶ＝Ｑsig ／Ｃox ・・・・・・・（１） ここでＣoxはゲート絶縁膜容量である。そしてこの表面
電圧の上昇によりバルクを流れる電子電流が変調され、
この電子電流を読み取ることにより光量が検出されるよ
うになっている。
生した正孔（電荷Ｑsig ）をゲート電極118 直下の絶縁
膜115 とＮ- チャネル層112 の界面に蓄積し、その正孔
により表面電圧が（１）式で示すΔＶだけ上昇する。 ΔＶ＝Ｑsig ／Ｃox ・・・・・・・（１） ここでＣoxはゲート絶縁膜容量である。そしてこの表面
電圧の上昇によりバルクを流れる電子電流が変調され、
この電子電流を読み取ることにより光量が検出されるよ
うになっている。
【０００５】ここでゲート絶縁膜115 の厚さをｔox、比
誘電率をｋs 、真空の誘電率をε0とすると、表面電位
の変化分ΔＶは次式（２）のように表される。 ΔＶ＝Ｑsig ×ｔox／（ｋs ・ε0 ）・・・（２）
誘電率をｋs 、真空の誘電率をε0とすると、表面電位
の変化分ΔＶは次式（２）のように表される。 ΔＶ＝Ｑsig ×ｔox／（ｋs ・ε0 ）・・・（２）
【０００６】この（２）式からわかるように、ゲート絶
縁膜115 の厚さをｔoxが大きいほど、表面電位の変化分
ΔＶが大きくなり、結局感度が大きくなることがわか
る。感度を非常に大きくとりたい場合には、ＣＭＤのゲ
ート絶縁膜の膜厚は2000〜10000 Å程度に設定される。
縁膜115 の厚さをｔoxが大きいほど、表面電位の変化分
ΔＶが大きくなり、結局感度が大きくなることがわか
る。感度を非常に大きくとりたい場合には、ＣＭＤのゲ
ート絶縁膜の膜厚は2000〜10000 Å程度に設定される。
【０００７】一方、周辺回路を構成するＰ又はＮチャネ
ルＭＯＳＦＥＴのゲート絶縁膜の膜厚は、ＭＯＳＦＥＴ
のコンダクタンスの低下、短チャネル特性等を防止する
為、1000Å以下の値に設定する必要がある。つまり高感
度化が達成されるＣＭＤ固体撮像装置においては、ＭＯ
ＳＦＥＴのゲート絶縁膜の膜厚よりもＣＭＤのゲート絶
縁膜の膜厚を厚く形成する必要が生じる。
ルＭＯＳＦＥＴのゲート絶縁膜の膜厚は、ＭＯＳＦＥＴ
のコンダクタンスの低下、短チャネル特性等を防止する
為、1000Å以下の値に設定する必要がある。つまり高感
度化が達成されるＣＭＤ固体撮像装置においては、ＭＯ
ＳＦＥＴのゲート絶縁膜の膜厚よりもＣＭＤのゲート絶
縁膜の膜厚を厚く形成する必要が生じる。
【０００８】この目的を達成する為の技術的内容は、特
開昭６３−２６０１６７号に本発明者により開示されて
おり、次に図８に基づいて、その技術的内容を説明す
る。図８において、121 は増幅型固体撮像素子であるＣ
ＭＤであり、122 はＰチャネルＭＯＳＦＥＴ、123 はＮ
チャネルＭＯＳＦＥＴでＣＭＯＳＦＥＴを構成してい
る。そしてＣＭＤ121 のゲート絶縁膜124 の膜厚は最適
膜厚ｔoptiとなっており、各ＭＯＳＦＥＴ122 、123 の
ゲート絶縁膜125 、126 の膜厚は、前記ＣＭＤ121のゲ
ート絶縁膜厚ｔoptiとは異なる膜厚ｔMOS となってい
る。なお図８において127 、128 、129 はＣＭＤ121 、
各ＭＯＳＦＥＴ122 、123 の各ゲート電極であり、他の
構成部分は、図７に示した従来例と同一であるので同一
符号を用いて示している。
開昭６３−２６０１６７号に本発明者により開示されて
おり、次に図８に基づいて、その技術的内容を説明す
る。図８において、121 は増幅型固体撮像素子であるＣ
ＭＤであり、122 はＰチャネルＭＯＳＦＥＴ、123 はＮ
チャネルＭＯＳＦＥＴでＣＭＯＳＦＥＴを構成してい
る。そしてＣＭＤ121 のゲート絶縁膜124 の膜厚は最適
膜厚ｔoptiとなっており、各ＭＯＳＦＥＴ122 、123 の
ゲート絶縁膜125 、126 の膜厚は、前記ＣＭＤ121のゲ
ート絶縁膜厚ｔoptiとは異なる膜厚ｔMOS となってい
る。なお図８において127 、128 、129 はＣＭＤ121 、
各ＭＯＳＦＥＴ122 、123 の各ゲート電極であり、他の
構成部分は、図７に示した従来例と同一であるので同一
符号を用いて示している。
【０００９】以上のように、ＣＭＤ121 のゲート絶縁膜
124 の膜厚ｔoptiとＣＭＯＳＦＥＴ122 、123 のゲート
絶縁膜125 、126 の膜厚ｔMOS とを異ならせた点が、特
開昭６３−２６０１６７号に開示した固体撮像装置の構
成の特徴点となっている。ゲート絶縁膜の膜厚について
更に具体的に述べると、ＣＭＯＳＦＥＴの膜厚ｔMOSに
ついては、ゲート長が１〜２μｍ程度の場合には、その
値は100 〜 400Å程度となっている。なおこのＭＯＳＦ
ＥＴのゲート絶縁膜の膜厚ｔMOS は、薄くした方がコン
ダクタンスが大きく望ましいが、一般的にゲート絶縁膜
が薄くなるにしたがって絶縁膜の耐圧が下がる。そのた
めこの耐圧とのマージンによりＣＭＯＳＦＥＴの膜厚ｔ
MOS は上記のような値に設定されている。
124 の膜厚ｔoptiとＣＭＯＳＦＥＴ122 、123 のゲート
絶縁膜125 、126 の膜厚ｔMOS とを異ならせた点が、特
開昭６３−２６０１６７号に開示した固体撮像装置の構
成の特徴点となっている。ゲート絶縁膜の膜厚について
更に具体的に述べると、ＣＭＯＳＦＥＴの膜厚ｔMOSに
ついては、ゲート長が１〜２μｍ程度の場合には、その
値は100 〜 400Å程度となっている。なおこのＭＯＳＦ
ＥＴのゲート絶縁膜の膜厚ｔMOS は、薄くした方がコン
ダクタンスが大きく望ましいが、一般的にゲート絶縁膜
が薄くなるにしたがって絶縁膜の耐圧が下がる。そのた
めこの耐圧とのマージンによりＣＭＯＳＦＥＴの膜厚ｔ
MOS は上記のような値に設定されている。
【００１０】一方、ＣＭＤのゲート絶縁膜の膜厚ｔopti
については、どのような特徴をもつ受光素子とするかに
よってその値は変わり、例えば大きいダイナミックレン
ジが必要な場合には、ＭＯＳＦＥＴのゲート絶縁膜の膜
厚ｔMOS とほぼ同じく200 〜400 Å程度となるが、ある
程度のダイナミックレンジがあってしかも感度も高いも
のが要求される場合には、この膜厚ｔoptiは 600〜2000
Åとなり、また感度を非常に大きくとりたい場合には、
この膜厚ｔoptiは2000〜10000 Å程度に設定される。
については、どのような特徴をもつ受光素子とするかに
よってその値は変わり、例えば大きいダイナミックレン
ジが必要な場合には、ＭＯＳＦＥＴのゲート絶縁膜の膜
厚ｔMOS とほぼ同じく200 〜400 Å程度となるが、ある
程度のダイナミックレンジがあってしかも感度も高いも
のが要求される場合には、この膜厚ｔoptiは 600〜2000
Åとなり、また感度を非常に大きくとりたい場合には、
この膜厚ｔoptiは2000〜10000 Å程度に設定される。
【００１１】各ゲート絶縁膜124 、125 、126 の形成方
法としては、例えば半導体がSiの場合には、全面ゲート
酸化を行い、次いでホトリソグラフィー法を用いてＣＭ
Ｄ121 あるいはＣＭＯＳＦＥＴ122 、123 の一方のゲー
ト絶縁膜をエッチングにより除去し、再度ゲート酸化工
程を行う。以上の絶縁膜の形成方法により、異なる膜厚
ｔopti、ｔMOS のＣＭＤゲート絶縁膜124 、及びＣＭＯ
ＳＦＥＴゲート絶縁膜125 、126 が得られる。そして、
この例では、ＣＭＤ121 及びＣＭＯＳＦＥＴ122 、123
の双方のゲート絶縁膜124 、125 、126 を同一種類の絶
縁膜で形成するものであるから、プロセスが簡単になり
容易に製造することができる。
法としては、例えば半導体がSiの場合には、全面ゲート
酸化を行い、次いでホトリソグラフィー法を用いてＣＭ
Ｄ121 あるいはＣＭＯＳＦＥＴ122 、123 の一方のゲー
ト絶縁膜をエッチングにより除去し、再度ゲート酸化工
程を行う。以上の絶縁膜の形成方法により、異なる膜厚
ｔopti、ｔMOS のＣＭＤゲート絶縁膜124 、及びＣＭＯ
ＳＦＥＴゲート絶縁膜125 、126 が得られる。そして、
この例では、ＣＭＤ121 及びＣＭＯＳＦＥＴ122 、123
の双方のゲート絶縁膜124 、125 、126 を同一種類の絶
縁膜で形成するものであるから、プロセスが簡単になり
容易に製造することができる。
【００１２】
【発明が解決しようとする課題】ところで、前記図８に
示した特開昭６３−２６０１６７号開示の技術において
は、ＣＭＤのゲート絶縁膜の膜厚の厚さにかかわらず、
ＣＭＤのゲート絶縁膜の形成工程は、周辺回路を構成す
るＣＭＯＳＦＥＴのゲート絶縁膜の形成時、あるいはＣ
ＭＯＳＦＥＴのゲート絶縁膜の形成後に行われている。
示した特開昭６３−２６０１６７号開示の技術において
は、ＣＭＤのゲート絶縁膜の膜厚の厚さにかかわらず、
ＣＭＤのゲート絶縁膜の形成工程は、周辺回路を構成す
るＣＭＯＳＦＥＴのゲート絶縁膜の形成時、あるいはＣ
ＭＯＳＦＥＴのゲート絶縁膜の形成後に行われている。
【００１３】ＣＭＤのゲート絶縁膜の膜厚が、約2000Å
以下の場合は、特開昭６３−２６０１６７号に開示され
ている従来のゲート絶縁膜形成工程を用いても問題は生
じないが、ＣＭＤのゲート絶縁膜の膜厚が、約2000Å以
上となる場合は、固体撮像装置の製造に困難を来す。例
えば、ＣＭＤのゲート絶縁膜（SiＯ2 膜）が8000Åの場
合は、最も酸化速度の速いウェット雰囲気での酸化にお
いても、1100℃で２時間程度の形成条件が必要となる。
この形成条件でのＣＭＤのゲート絶縁膜の形成を、ＭＯ
ＳＦＥＴのゲート絶縁膜形成工程中あるいはそのゲート
絶縁膜形成後に行った場合、ＣＭＤのゲート絶縁膜形成
工程における熱工程の実行による不純物の拡散、あるい
は不純物（特にボロン）の絶縁物への移動等の現象によ
り、Ｎ（Ｐ）チャネルフィールドＭＯＳＦＥＴのしきい
値電圧低下によるトランジスタ間の漏れ電流の増大、あ
るいはＮ（Ｐ）チャネルＭＯＳＦＥＴの狭チャネル効果
の増大等の各種の悪影響が発生することになる。
以下の場合は、特開昭６３−２６０１６７号に開示され
ている従来のゲート絶縁膜形成工程を用いても問題は生
じないが、ＣＭＤのゲート絶縁膜の膜厚が、約2000Å以
上となる場合は、固体撮像装置の製造に困難を来す。例
えば、ＣＭＤのゲート絶縁膜（SiＯ2 膜）が8000Åの場
合は、最も酸化速度の速いウェット雰囲気での酸化にお
いても、1100℃で２時間程度の形成条件が必要となる。
この形成条件でのＣＭＤのゲート絶縁膜の形成を、ＭＯ
ＳＦＥＴのゲート絶縁膜形成工程中あるいはそのゲート
絶縁膜形成後に行った場合、ＣＭＤのゲート絶縁膜形成
工程における熱工程の実行による不純物の拡散、あるい
は不純物（特にボロン）の絶縁物への移動等の現象によ
り、Ｎ（Ｐ）チャネルフィールドＭＯＳＦＥＴのしきい
値電圧低下によるトランジスタ間の漏れ電流の増大、あ
るいはＮ（Ｐ）チャネルＭＯＳＦＥＴの狭チャネル効果
の増大等の各種の悪影響が発生することになる。
【００１４】本発明は、従来のＣＭＤのゲート絶縁膜の
膜厚をＣＭＯＳＦＥＴのゲート絶縁膜の膜厚よりも大な
るようにした固体撮像装置の製造方法における上記問題
点を解消するためになされたもので、上記問題点を発生
させることなく、増幅型固体撮像素子のゲート絶縁膜の
膜厚を、周辺回路を構成するＭＯＳＦＥＴのゲート絶縁
膜の膜厚よりも大にできるようにした高感度の固体撮像
装置の製造方法を提供することを目的とする。
膜厚をＣＭＯＳＦＥＴのゲート絶縁膜の膜厚よりも大な
るようにした固体撮像装置の製造方法における上記問題
点を解消するためになされたもので、上記問題点を発生
させることなく、増幅型固体撮像素子のゲート絶縁膜の
膜厚を、周辺回路を構成するＭＯＳＦＥＴのゲート絶縁
膜の膜厚よりも大にできるようにした高感度の固体撮像
装置の製造方法を提供することを目的とする。
【００１５】なお、特許請求の範囲の各請求項記載の発
明毎の目的を列挙すると次のとおりである。請求項１記
載の発明は、周辺回路を構成するＭＯＳＦＥＴの特性を
良好に保ちながら高感度の固体撮像装置を製造できるよ
うにした固体撮像装置の製造方法を提供することを目的
とする。請求項２記載の発明は、プロセス工程を増加さ
せることなく、高感度の固体撮像装置を製造できるよう
にした固体撮像装置の製造方法を提供することを目的と
する。請求項３及び４記載の各発明は、増幅型固体撮像
素子のゲート絶縁膜の膜厚とＭＯＳＦＥＴのゲート絶縁
膜の膜厚とが異なる場合の最適な高感度の固体撮像装置
の製造方法を提供することを目的とする。請求項５記載
の発明は、増幅型固体撮像素子としてＣＭＤを用いた場
合に、チャネルストッパー層を良好に形成できるように
した高感度の固体撮像装置の製造方法を提供することを
目的とする。
明毎の目的を列挙すると次のとおりである。請求項１記
載の発明は、周辺回路を構成するＭＯＳＦＥＴの特性を
良好に保ちながら高感度の固体撮像装置を製造できるよ
うにした固体撮像装置の製造方法を提供することを目的
とする。請求項２記載の発明は、プロセス工程を増加さ
せることなく、高感度の固体撮像装置を製造できるよう
にした固体撮像装置の製造方法を提供することを目的と
する。請求項３及び４記載の各発明は、増幅型固体撮像
素子のゲート絶縁膜の膜厚とＭＯＳＦＥＴのゲート絶縁
膜の膜厚とが異なる場合の最適な高感度の固体撮像装置
の製造方法を提供することを目的とする。請求項５記載
の発明は、増幅型固体撮像素子としてＣＭＤを用いた場
合に、チャネルストッパー層を良好に形成できるように
した高感度の固体撮像装置の製造方法を提供することを
目的とする。
【００１６】
【課題を解決するための手段及び作用】上記問題点を解
決するため、請求項１記載の発明は、ＭＯＳ容量の受光
部を有する増幅型固体撮像素子と、読み出し部等の周辺
回路を構成するＭＯＳＦＥＴとを備え、増幅型固体撮像
素子の受光部のＭＯＳ容量のゲート絶縁膜の厚さを、Ｍ
ＯＳＦＥＴのゲート絶縁膜の厚さよりも大なるように構
成した固体撮像装置の製造方法において、前記増幅型固
体撮像素子の受光部のＭＯＳ容量のゲート絶縁膜を、前
記ＭＯＳＦＥＴのゲート絶縁膜よりも先に形成するもの
である。このように先に増幅型固体撮像素子のゲート絶
縁膜を形成することにより、後に形成されるＭＯＳＦＥ
Ｔに影響を及ぼさないので、ＭＯＳＦＥＴの特性を良好
に保った高感度の固体撮像装置を製造することができ
る。
決するため、請求項１記載の発明は、ＭＯＳ容量の受光
部を有する増幅型固体撮像素子と、読み出し部等の周辺
回路を構成するＭＯＳＦＥＴとを備え、増幅型固体撮像
素子の受光部のＭＯＳ容量のゲート絶縁膜の厚さを、Ｍ
ＯＳＦＥＴのゲート絶縁膜の厚さよりも大なるように構
成した固体撮像装置の製造方法において、前記増幅型固
体撮像素子の受光部のＭＯＳ容量のゲート絶縁膜を、前
記ＭＯＳＦＥＴのゲート絶縁膜よりも先に形成するもの
である。このように先に増幅型固体撮像素子のゲート絶
縁膜を形成することにより、後に形成されるＭＯＳＦＥ
Ｔに影響を及ぼさないので、ＭＯＳＦＥＴの特性を良好
に保った高感度の固体撮像装置を製造することができ
る。
【００１７】請求項２記載の発明は、前記増幅型固体撮
像素子の受光部のＭＯＳ容量のゲート絶縁膜を、前記Ｍ
ＯＳＦＥＴのフィールド酸化工程時に同時に形成するこ
とを特徴とするものである。このように、増幅型固体撮
像素子のゲート絶縁膜を、ＭＯＳＦＥＴのフィールド酸
化工程時に同時に形成することにより、増幅型固体撮像
素子のゲート絶縁膜の形成工程とＭＯＳＦＥＴのフィー
ルド酸化工程とを兼ねることになり、プロセス工程を増
加させずに高感度の固体撮像装置を製造することができ
る。
像素子の受光部のＭＯＳ容量のゲート絶縁膜を、前記Ｍ
ＯＳＦＥＴのフィールド酸化工程時に同時に形成するこ
とを特徴とするものである。このように、増幅型固体撮
像素子のゲート絶縁膜を、ＭＯＳＦＥＴのフィールド酸
化工程時に同時に形成することにより、増幅型固体撮像
素子のゲート絶縁膜の形成工程とＭＯＳＦＥＴのフィー
ルド酸化工程とを兼ねることになり、プロセス工程を増
加させずに高感度の固体撮像装置を製造することができ
る。
【００１８】請求項３記載の発明は、前記ＭＯＳＦＥＴ
のフィールド酸化工程時に前記増幅型固体撮像素子の受
光部のＭＯＳ容量のゲート絶縁膜を同時に形成したの
ち、前記増幅型固体撮像素子の形成領域上にシリコンチ
ッ化膜を形成し，次いで第２フィールド酸化工程を行っ
て前記ＭＯＳＦＥＴのフィールド酸化膜の膜厚を増加さ
せたのち、前記シリコンチッ化膜を除去し、次いで前記
ＭＯＳＦＥＴのゲート絶縁膜を形成することを特徴とす
るもので、また請求項４記載の発明は、前記ＭＯＳＦＥ
Ｔのフィールド酸化工程時に前記増幅型固体撮像素子の
受光部のＭＯＳ容量のゲート絶縁膜を同時に形成したの
ち、前記ＭＯＳＦＥＴの形成領域上にシリコンチッ化膜
を形成し，次いで第２フィールド酸化工程を行って前記
増幅型固体撮像素子の受光部のＭＯＳ容量のゲート絶縁
膜の膜厚を増加させたのち、前記シリコンチッ化膜を除
去し、次いで前記ＭＯＳＦＥＴのゲート絶縁膜を形成す
ることを特徴とするものである。このような工程を用い
ることにより、フィールド酸化工程と同時に、フィール
ド酸化膜の膜厚と異なる膜厚の増幅型固体撮像素子のゲ
ート絶縁膜を形成することができる。
のフィールド酸化工程時に前記増幅型固体撮像素子の受
光部のＭＯＳ容量のゲート絶縁膜を同時に形成したの
ち、前記増幅型固体撮像素子の形成領域上にシリコンチ
ッ化膜を形成し，次いで第２フィールド酸化工程を行っ
て前記ＭＯＳＦＥＴのフィールド酸化膜の膜厚を増加さ
せたのち、前記シリコンチッ化膜を除去し、次いで前記
ＭＯＳＦＥＴのゲート絶縁膜を形成することを特徴とす
るもので、また請求項４記載の発明は、前記ＭＯＳＦＥ
Ｔのフィールド酸化工程時に前記増幅型固体撮像素子の
受光部のＭＯＳ容量のゲート絶縁膜を同時に形成したの
ち、前記ＭＯＳＦＥＴの形成領域上にシリコンチッ化膜
を形成し，次いで第２フィールド酸化工程を行って前記
増幅型固体撮像素子の受光部のＭＯＳ容量のゲート絶縁
膜の膜厚を増加させたのち、前記シリコンチッ化膜を除
去し、次いで前記ＭＯＳＦＥＴのゲート絶縁膜を形成す
ることを特徴とするものである。このような工程を用い
ることにより、フィールド酸化工程と同時に、フィール
ド酸化膜の膜厚と異なる膜厚の増幅型固体撮像素子のゲ
ート絶縁膜を形成することができる。
【００１９】請求項５記載の発明は、前記増幅型固体撮
像素子としてＣＭＤを用い、前記ＭＯＳＦＥＴのフィー
ルド酸化工程前に前記ＣＭＤのゲートコンタクトを含む
チャネルストッパー領域の半導体表面にチャネルストッ
パー層を形成することを特徴とするものである。このよ
うな工程を用いることにより、厚いゲート絶縁膜を有す
るＣＭＤの良好なチャネルストッパー層を形成した高感
度の固体撮像装置を製造することが可能となる。
像素子としてＣＭＤを用い、前記ＭＯＳＦＥＴのフィー
ルド酸化工程前に前記ＣＭＤのゲートコンタクトを含む
チャネルストッパー領域の半導体表面にチャネルストッ
パー層を形成することを特徴とするものである。このよ
うな工程を用いることにより、厚いゲート絶縁膜を有す
るＣＭＤの良好なチャネルストッパー層を形成した高感
度の固体撮像装置を製造することが可能となる。
【００２０】
【実施例】次に実施例について説明する。まず本発明に
係る固体撮像装置の製造方法により製造された増幅型固
体撮像素子部分の概略構成を、図１に基づいて説明す
る。図１は、増幅型固体撮像素子からなる画素としてＣ
ＭＤを用いた場合の２画素分の平面構造を示す図であ
る。図１において、１はソース領域、２はゲート電極、
３はドレイン領域であり、点線で囲んだ部分はゲートコ
ンタクトを含むチャネルストッパー領域４である。Ｎチ
ャネル型ＣＭＤの場合は、チャネルストッパー領域４に
は、半導体表面にｎ型拡散層が形成されており、光発生
によりゲート電極２の下に蓄積された正孔が、右（左）
の画素より左（右）の画素に移動すること（クロストー
ク）を防止する役割を果たしている。
係る固体撮像装置の製造方法により製造された増幅型固
体撮像素子部分の概略構成を、図１に基づいて説明す
る。図１は、増幅型固体撮像素子からなる画素としてＣ
ＭＤを用いた場合の２画素分の平面構造を示す図であ
る。図１において、１はソース領域、２はゲート電極、
３はドレイン領域であり、点線で囲んだ部分はゲートコ
ンタクトを含むチャネルストッパー領域４である。Ｎチ
ャネル型ＣＭＤの場合は、チャネルストッパー領域４に
は、半導体表面にｎ型拡散層が形成されており、光発生
によりゲート電極２の下に蓄積された正孔が、右（左）
の画素より左（右）の画素に移動すること（クロストー
ク）を防止する役割を果たしている。
【００２１】次に、本発明の第１実施例を図２、３、４
を用いて説明する。この実施例は、ＣＭＤのゲート絶縁
膜を、ＭＯＳＦＥＴのゲート絶縁膜形成前のフィールド
酸化工程で形成する製造方法であり、請求項１、２及び
５に対応する実施例である。図２は、図１におけるＡー
Ａ′線に沿って見た各製造工程におけるデバイスの断面
構造を示す図で、図３は図１におけるＢーＢ′線に沿っ
て見た各製造工程におけるデバイスの断面構造を示す図
であり、また、図４はＭＯＳＦＥＴの各製造工程におけ
る断面構造を示す図である。
を用いて説明する。この実施例は、ＣＭＤのゲート絶縁
膜を、ＭＯＳＦＥＴのゲート絶縁膜形成前のフィールド
酸化工程で形成する製造方法であり、請求項１、２及び
５に対応する実施例である。図２は、図１におけるＡー
Ａ′線に沿って見た各製造工程におけるデバイスの断面
構造を示す図で、図３は図１におけるＢーＢ′線に沿っ
て見た各製造工程におけるデバイスの断面構造を示す図
であり、また、図４はＭＯＳＦＥＴの各製造工程におけ
る断面構造を示す図である。
【００２２】図２の（Ａ）及び図３の（Ａ）は、ＭＯＳ
ＦＥＴのフィールド酸化工程前の断面を示す図で、Ｎチ
ャネル型ＣＭＤの場合は、11はｎ- シリコンチャネル
層、12はチャネル層11上に形成されたパッド酸化膜で、
該パッド酸化膜12の膜厚は 400Å前後となっている。13
は約１μｍの厚さを有するレジスト膜であり、チャネル
ストッパー領域では、このレジスト膜13をマスクとして
イオン注入法によりヒ素を注入し、チャネルストッパー
層14を形成している。ヒ素のドーズ量は、約１×1012ｃ
ｍ-2前後が望ましい。
ＦＥＴのフィールド酸化工程前の断面を示す図で、Ｎチ
ャネル型ＣＭＤの場合は、11はｎ- シリコンチャネル
層、12はチャネル層11上に形成されたパッド酸化膜で、
該パッド酸化膜12の膜厚は 400Å前後となっている。13
は約１μｍの厚さを有するレジスト膜であり、チャネル
ストッパー領域では、このレジスト膜13をマスクとして
イオン注入法によりヒ素を注入し、チャネルストッパー
層14を形成している。ヒ素のドーズ量は、約１×1012ｃ
ｍ-2前後が望ましい。
【００２３】一方、このプロセスまでのＭＯＳＦＥＴの
断面構造は、図４の（Ａ）に示すようになっている。図
４の（Ａ）において、30はＭＯＳＦＥＴを形成する部分
であるアクティブ領域、29はフィールド領域、28はウエ
ル部である。ウエル部28上に形成されたパッド酸化膜12
のアクティブ領域上のみには、耐酸化作用を有する例え
ば1000Å前後の膜厚のシリコンチッ化膜31が形成されて
おり、更にこれらの上にレジスト膜13が形成されてい
る。
断面構造は、図４の（Ａ）に示すようになっている。図
４の（Ａ）において、30はＭＯＳＦＥＴを形成する部分
であるアクティブ領域、29はフィールド領域、28はウエ
ル部である。ウエル部28上に形成されたパッド酸化膜12
のアクティブ領域上のみには、耐酸化作用を有する例え
ば1000Å前後の膜厚のシリコンチッ化膜31が形成されて
おり、更にこれらの上にレジスト膜13が形成されてい
る。
【００２４】次に、レジスト膜13を除去した後、フィー
ルド酸化を行う。酸化条件がウェット雰囲気で1100℃、
２時間の場合は、約8000Åの膜厚のフィールド酸化膜が
形成される。図２の（Ｂ）及び図３の（Ｂ）は、ＣＭＤ
部及びチャネルストッパー領域におけるフィールド酸化
後の断面構造を示す図で、15はフィールド酸化工程で形
成されたＣＭＤのゲート絶縁膜である。
ルド酸化を行う。酸化条件がウェット雰囲気で1100℃、
２時間の場合は、約8000Åの膜厚のフィールド酸化膜が
形成される。図２の（Ｂ）及び図３の（Ｂ）は、ＣＭＤ
部及びチャネルストッパー領域におけるフィールド酸化
後の断面構造を示す図で、15はフィールド酸化工程で形
成されたＣＭＤのゲート絶縁膜である。
【００２５】続いて、ＭＯＳＦＥＴ部のシリコンチッ化
膜31及びパッド酸化膜12を除去した後、図４の（Ｂ）に
示すように1000Å以下の膜厚のＭＯＳＦＥＴのゲート酸
化膜32を熱酸化により形成する。なお、図４の（Ｂ）に
おいて、33は前記フィールド酸化工程で形成されたフィ
ールド酸化膜であり、このフィールド酸化膜33はＣＭＤ
部においてはゲート絶縁膜15となっている。
膜31及びパッド酸化膜12を除去した後、図４の（Ｂ）に
示すように1000Å以下の膜厚のＭＯＳＦＥＴのゲート酸
化膜32を熱酸化により形成する。なお、図４の（Ｂ）に
おいて、33は前記フィールド酸化工程で形成されたフィ
ールド酸化膜であり、このフィールド酸化膜33はＣＭＤ
部においてはゲート絶縁膜15となっている。
【００２６】次に多結晶シリコン等よりなる低抵抗のゲ
ート電極16、2000Å程度の厚さを有するSiＯ2 膜17を、
順次ゲート絶縁膜15上、並びにＭＯＳＦＥＴ部のゲート
絶縁膜32及びフィールド酸化膜33上に形成する。これら
のゲート電極16及びSiＯ2 膜17の形成方法はＬＰＣＶＤ
（Low Pressure Chemical Vapor Deposition）法が望ま
しい。続いて、SiＯ2 膜17の表面にレジスト膜18を形成
し、ホトリソグラフィー法によりゲート電極のパターニ
ングを行う。これらの工程の終了後のＣＭＤ部のデバイ
ス断面構造を図２の（Ｃ）及び図３の（Ｃ）に示し、ま
たＭＯＳＦＥＴ部の断面構造を図４の（Ｃ）に示す。こ
こで形成されているゲート絶縁膜15は、フィールド酸化
工程及びゲート酸化工程により形成されたもので、上記
熱工程によるゲート絶縁膜15の膜厚は約8000Åとなって
いる。一方、ＭＯＳＦＥＴ部のゲート絶縁膜32の膜厚は
1000Å以下になっている。また多結晶シリコン等よりな
るゲート電極16は、出来上がりにおいて、その厚さは 6
00Å前後になっている。なお図４の（Ｃ）において、3
4、35は後工程で形成されるソース部及びドレイン部で
ある。
ート電極16、2000Å程度の厚さを有するSiＯ2 膜17を、
順次ゲート絶縁膜15上、並びにＭＯＳＦＥＴ部のゲート
絶縁膜32及びフィールド酸化膜33上に形成する。これら
のゲート電極16及びSiＯ2 膜17の形成方法はＬＰＣＶＤ
（Low Pressure Chemical Vapor Deposition）法が望ま
しい。続いて、SiＯ2 膜17の表面にレジスト膜18を形成
し、ホトリソグラフィー法によりゲート電極のパターニ
ングを行う。これらの工程の終了後のＣＭＤ部のデバイ
ス断面構造を図２の（Ｃ）及び図３の（Ｃ）に示し、ま
たＭＯＳＦＥＴ部の断面構造を図４の（Ｃ）に示す。こ
こで形成されているゲート絶縁膜15は、フィールド酸化
工程及びゲート酸化工程により形成されたもので、上記
熱工程によるゲート絶縁膜15の膜厚は約8000Åとなって
いる。一方、ＭＯＳＦＥＴ部のゲート絶縁膜32の膜厚は
1000Å以下になっている。また多結晶シリコン等よりな
るゲート電極16は、出来上がりにおいて、その厚さは 6
00Å前後になっている。なお図４の（Ｃ）において、3
4、35は後工程で形成されるソース部及びドレイン部で
ある。
【００２７】次に図２の（Ｄ）及び図３の（Ｄ）に示す
ように、レジスト膜18を除去し、再度ウェハー表面に、
ＬＰＣＶＤ法により約2000ÅのSiＯ2 膜19を形成する。
その後、リアクティブエッチング法（ＲＩＥ法）を用い
て、SiＯ2 膜19エッチバックを異方的に行う。これによ
り図２の（Ｅ）に示すように、ゲート絶縁膜15及びゲー
ト電極16の側壁のみにSiＯ2 膜19（サイドウオール）が
残り、ＣＭＤのソース部26及びドレイン部27の表面のSi
Ｏ2 膜19は除去される。なお、ゲート電極16の上部に
は、SiＯ2 膜17が形成されている。
ように、レジスト膜18を除去し、再度ウェハー表面に、
ＬＰＣＶＤ法により約2000ÅのSiＯ2 膜19を形成する。
その後、リアクティブエッチング法（ＲＩＥ法）を用い
て、SiＯ2 膜19エッチバックを異方的に行う。これによ
り図２の（Ｅ）に示すように、ゲート絶縁膜15及びゲー
ト電極16の側壁のみにSiＯ2 膜19（サイドウオール）が
残り、ＣＭＤのソース部26及びドレイン部27の表面のSi
Ｏ2 膜19は除去される。なお、ゲート電極16の上部に
は、SiＯ2 膜17が形成されている。
【００２８】続いて、ウェハー表面に、ＬＰＣＶＤ法を
用いて2000Å前後の厚さを有する多結晶シリコン膜を形
成し、イオン注入法を用いてヒ素等のｎ型不純物を、１
×1016ｃｍ-2程度のドーズ量で、多結晶シリコン膜中に
ドーピングを行う。次に、ホトリソグラフィー法及びＲ
ＩＥ法により、ソース及びドレイン部、あるいは配線部
以外の不要な多結晶シリコン膜を除去し、第２多結晶シ
リコン層22を形成する。続いて、900 〜 950℃の熱処理
を行って、ソース拡散層20及びドレイン拡散層21を形成
する。ＭＯＳＦＥＴ部においてもＮチャネルＭＯＳＦＥ
Ｔのソース拡散層及びドレイン拡散層を同様な工程で形
成してもよい。続いて、SiＯ2 よりなる層間絶縁膜23を
形成し、ソース部及びドレイン部のコンタクト穴を開口
し、アルミニウムよりなるソース電極24及びドレイン電
極25を形成する。
用いて2000Å前後の厚さを有する多結晶シリコン膜を形
成し、イオン注入法を用いてヒ素等のｎ型不純物を、１
×1016ｃｍ-2程度のドーズ量で、多結晶シリコン膜中に
ドーピングを行う。次に、ホトリソグラフィー法及びＲ
ＩＥ法により、ソース及びドレイン部、あるいは配線部
以外の不要な多結晶シリコン膜を除去し、第２多結晶シ
リコン層22を形成する。続いて、900 〜 950℃の熱処理
を行って、ソース拡散層20及びドレイン拡散層21を形成
する。ＭＯＳＦＥＴ部においてもＮチャネルＭＯＳＦＥ
Ｔのソース拡散層及びドレイン拡散層を同様な工程で形
成してもよい。続いて、SiＯ2 よりなる層間絶縁膜23を
形成し、ソース部及びドレイン部のコンタクト穴を開口
し、アルミニウムよりなるソース電極24及びドレイン電
極25を形成する。
【００２９】以上の工程により、1000Å以下のゲート絶
縁膜32を有するＭＯＳＦＥＴ、及びＭＯＳＦＥＴ部のフ
ィールド酸化膜33の膜厚と同じ膜厚（上記実施例では80
00Å）のゲート絶縁膜15を有するＣＭＤを、従来のＣＭ
Ｄ固体撮像素子の形成に必要な熱工程と同じ熱工程で形
成可能となる。また図３の（Ａ）に示すように、フィー
ルド酸化膜の形成前にチャネルストッパー層14を形成す
ることにより、厚いゲート絶縁膜を有するＣＭＤにおい
ても、良好なチャネルストッパー層が形成可能となる。
またチャネルストッパー層14を形成する不純物としてヒ
素を用いているので、フィールド酸化等の多数の熱工程
を経ても、チャネルストッパー層14の拡散深さは浅く、
また表面濃度を高く形成することが可能になっている。
更には、少なくともＣＭＤのソース部26において、ゲー
ト電極16に対して自己整合的にソース拡散層20及び第２
多結晶シリコン層22を形成しているため、画素サイズの
縮小化（ソース部の径の縮小化）に有利な構造が実現さ
れている。
縁膜32を有するＭＯＳＦＥＴ、及びＭＯＳＦＥＴ部のフ
ィールド酸化膜33の膜厚と同じ膜厚（上記実施例では80
00Å）のゲート絶縁膜15を有するＣＭＤを、従来のＣＭ
Ｄ固体撮像素子の形成に必要な熱工程と同じ熱工程で形
成可能となる。また図３の（Ａ）に示すように、フィー
ルド酸化膜の形成前にチャネルストッパー層14を形成す
ることにより、厚いゲート絶縁膜を有するＣＭＤにおい
ても、良好なチャネルストッパー層が形成可能となる。
またチャネルストッパー層14を形成する不純物としてヒ
素を用いているので、フィールド酸化等の多数の熱工程
を経ても、チャネルストッパー層14の拡散深さは浅く、
また表面濃度を高く形成することが可能になっている。
更には、少なくともＣＭＤのソース部26において、ゲー
ト電極16に対して自己整合的にソース拡散層20及び第２
多結晶シリコン層22を形成しているため、画素サイズの
縮小化（ソース部の径の縮小化）に有利な構造が実現さ
れている。
【００３０】ところで、ＣＭＤ固体撮像素子の動作の最
適化のためにはＭＯＳＦＥＴのフィールド酸化膜の膜厚
よりもＣＭＤのゲート絶縁膜の膜厚を厚く、あるいは薄
く形成する必要があることも考えられる。次に、かかる
場合に適した本発明に係る固体撮像装置の製造方法の第
２実施例について説明する。この実施例は、請求項３及
び４記載の発明に対応するものであり、まずＣＭＤのゲ
ート絶縁膜がＭＯＳＦＥＴ部のフィールド酸化膜よりも
薄い場合の製造方法について、図５を参照しながら説明
する。
適化のためにはＭＯＳＦＥＴのフィールド酸化膜の膜厚
よりもＣＭＤのゲート絶縁膜の膜厚を厚く、あるいは薄
く形成する必要があることも考えられる。次に、かかる
場合に適した本発明に係る固体撮像装置の製造方法の第
２実施例について説明する。この実施例は、請求項３及
び４記載の発明に対応するものであり、まずＣＭＤのゲ
ート絶縁膜がＭＯＳＦＥＴ部のフィールド酸化膜よりも
薄い場合の製造方法について、図５を参照しながら説明
する。
【００３１】図５の（Ａ）において、40はＣＭＯＳＦＥ
Ｔ部、41はＣＭＤ部を示しており、シリコン部42の表面
にパッド酸化膜43及び第１シリコンチッ化膜44を形成
し、パターニングしてＣＭＯＳＦＥＴ部40の活性領域の
みにパッド酸化膜43及び第１シリコンチッ化膜44を残
す。続いて、ＣＭＤ部41のゲート絶縁膜に必要な膜厚に
なるように第１フィールド酸化を行い、ＣＭＯＳＦＥＴ
部40にはフィールド酸化膜45を形成し、ＣＭＤ部41には
フィールド酸化膜45と同じ膜厚のゲート絶縁膜46を形成
する。ここまでの工程は、フィールド酸化工程における
時間が短くなっている以外は、第１実施例と同等のプロ
セスである。続いて、ＬＰＣＶＤ法及びホトリソグラフ
ィー法を用いて、ＣＭＤ部41の表面にのみ第２シリコン
チッ化膜47を形成する。
Ｔ部、41はＣＭＤ部を示しており、シリコン部42の表面
にパッド酸化膜43及び第１シリコンチッ化膜44を形成
し、パターニングしてＣＭＯＳＦＥＴ部40の活性領域の
みにパッド酸化膜43及び第１シリコンチッ化膜44を残
す。続いて、ＣＭＤ部41のゲート絶縁膜に必要な膜厚に
なるように第１フィールド酸化を行い、ＣＭＯＳＦＥＴ
部40にはフィールド酸化膜45を形成し、ＣＭＤ部41には
フィールド酸化膜45と同じ膜厚のゲート絶縁膜46を形成
する。ここまでの工程は、フィールド酸化工程における
時間が短くなっている以外は、第１実施例と同等のプロ
セスである。続いて、ＬＰＣＶＤ法及びホトリソグラフ
ィー法を用いて、ＣＭＤ部41の表面にのみ第２シリコン
チッ化膜47を形成する。
【００３２】次に、図５の（Ｂ）に示すように、フィー
ルド酸化膜45が所望の厚さになるまで、第２フィールド
酸化を行う。続いて行う、第１シリコンチッ化膜44及び
第２シリコンチッ化膜47の除去工程の後の工程は、第１
実施例と同様であり、説明を省略する。
ルド酸化膜45が所望の厚さになるまで、第２フィールド
酸化を行う。続いて行う、第１シリコンチッ化膜44及び
第２シリコンチッ化膜47の除去工程の後の工程は、第１
実施例と同様であり、説明を省略する。
【００３３】以上説明したプロセスの適用により、ＭＯ
ＳＦＥＴのフィールド酸化膜の膜厚よりも薄い膜厚のゲ
ート絶縁膜を有するＣＭＤと、ＭＯＳＦＥＴよりなる周
辺回路とを備えた固体撮像装置を容易に製造することが
できる。
ＳＦＥＴのフィールド酸化膜の膜厚よりも薄い膜厚のゲ
ート絶縁膜を有するＣＭＤと、ＭＯＳＦＥＴよりなる周
辺回路とを備えた固体撮像装置を容易に製造することが
できる。
【００３４】一方、ＭＯＳＦＥＴのフィールド酸化膜45
の膜厚よりも厚い膜厚のゲート絶縁膜46を有するＣＭＤ
を形成する場合は、図６の（Ａ）に示すように、フィー
ルド酸化を行って、ＣＭＯＳＦＥＴ部40にフィールド酸
化膜45を形成し、ＣＭＤ部41にフィールド酸化膜45の膜
厚ｔと同じ膜厚ｔのゲート絶縁膜46を形成した後、第２
シリコンチッ化膜48を図５に示した実施例とは逆に、Ｃ
ＭＯＳＦＥＴ部40の上部に形成し、次いで図６の（Ｂ）
に示すように、ＣＭＤ部41のゲート絶縁膜46が所望の膜
厚ｔ′になるまで、継続して熱酸化を行えばよい。
の膜厚よりも厚い膜厚のゲート絶縁膜46を有するＣＭＤ
を形成する場合は、図６の（Ａ）に示すように、フィー
ルド酸化を行って、ＣＭＯＳＦＥＴ部40にフィールド酸
化膜45を形成し、ＣＭＤ部41にフィールド酸化膜45の膜
厚ｔと同じ膜厚ｔのゲート絶縁膜46を形成した後、第２
シリコンチッ化膜48を図５に示した実施例とは逆に、Ｃ
ＭＯＳＦＥＴ部40の上部に形成し、次いで図６の（Ｂ）
に示すように、ＣＭＤ部41のゲート絶縁膜46が所望の膜
厚ｔ′になるまで、継続して熱酸化を行えばよい。
【００３５】この工程の適用により、最小の熱工程の追
加で、ＭＯＳＦＥＴ部のフィールド酸化膜の膜厚ｔより
も厚い膜厚ｔ′のゲート絶縁膜を有するＣＭＤと、ＣＭ
ＯＳＦＥＴが同時に形成可能となる。
加で、ＭＯＳＦＥＴ部のフィールド酸化膜の膜厚ｔより
も厚い膜厚ｔ′のゲート絶縁膜を有するＣＭＤと、ＣＭ
ＯＳＦＥＴが同時に形成可能となる。
【００３６】上記各実施例においては、Ｎチャネル型Ｃ
ＭＤを用いた固体撮像装置を例にとり説明を行ったが、
本発明はＰチャネル型ＣＭＤを用いた固体撮像装置の製
造方法にも適用可能である。また上記各実施例では、Ｍ
ＯＳ容量の受光部を有する増幅型固体撮像素子として、
ＣＭＤを用いたものを示したが、本発明にはＣＭＤを用
いたものに限らず、他のＭＯＳ容量の受光部を有する増
幅型固体撮像素子を用いた固体撮像装置の製造方法に適
用しても、同様な効果が得られるものである。
ＭＤを用いた固体撮像装置を例にとり説明を行ったが、
本発明はＰチャネル型ＣＭＤを用いた固体撮像装置の製
造方法にも適用可能である。また上記各実施例では、Ｍ
ＯＳ容量の受光部を有する増幅型固体撮像素子として、
ＣＭＤを用いたものを示したが、本発明にはＣＭＤを用
いたものに限らず、他のＭＯＳ容量の受光部を有する増
幅型固体撮像素子を用いた固体撮像装置の製造方法に適
用しても、同様な効果が得られるものである。
【００３７】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、ＣＭＤのようなＭＯＳ容量の受光部を
有する増幅型固体撮像素子を用いた固体撮像装置におい
て、従来のものより一層高感度のものを容易に製造する
ことができる。その結果、前記増幅型固体撮像素子を用
いた固体撮像装置の用途を大幅に広げることができる等
の効果が得られる。
本発明によれば、ＣＭＤのようなＭＯＳ容量の受光部を
有する増幅型固体撮像素子を用いた固体撮像装置におい
て、従来のものより一層高感度のものを容易に製造する
ことができる。その結果、前記増幅型固体撮像素子を用
いた固体撮像装置の用途を大幅に広げることができる等
の効果が得られる。
【００３８】また各請求項記載の発明毎の効果を述べる
と次のとおりである。請求項１記載の発明によれば、Ｍ
ＯＳＦＥＴの特性に影響を与えないで、高感度の増幅型
固体撮像素子を備えた固体撮像装置を製造することがで
きる。請求項２記載の発明によれば、プロセス工程を増
加させることなく、高感度の増幅型固体撮像素子を備え
た固体撮像装置を製造することができる。請求項３及び
４記載の発明によれば、ＭＯＳＦＥＴのフィールド酸化
膜の膜厚と異なる膜厚のゲート絶縁膜をもつ増幅型固体
撮像素子を備えた高感度の固体撮像装置を容易に製造す
ることができる。請求項５記載の発明によれば、増幅型
固体撮像素子として厚いゲート絶縁膜を有する高感度の
ＣＭＤを用いた場合においても、ＣＭＤのチャネルスト
ッパー層を良好に形成することができる。
と次のとおりである。請求項１記載の発明によれば、Ｍ
ＯＳＦＥＴの特性に影響を与えないで、高感度の増幅型
固体撮像素子を備えた固体撮像装置を製造することがで
きる。請求項２記載の発明によれば、プロセス工程を増
加させることなく、高感度の増幅型固体撮像素子を備え
た固体撮像装置を製造することができる。請求項３及び
４記載の発明によれば、ＭＯＳＦＥＴのフィールド酸化
膜の膜厚と異なる膜厚のゲート絶縁膜をもつ増幅型固体
撮像素子を備えた高感度の固体撮像装置を容易に製造す
ることができる。請求項５記載の発明によれば、増幅型
固体撮像素子として厚いゲート絶縁膜を有する高感度の
ＣＭＤを用いた場合においても、ＣＭＤのチャネルスト
ッパー層を良好に形成することができる。
【図１】本発明に係る固体撮像装置の製造方法により製
造された固体撮像装置のＣＭＤ部の構成例を示す平面概
略図である。
造された固体撮像装置のＣＭＤ部の構成例を示す平面概
略図である。
【図２】本発明の第１実施例における各製造工程のＣＭ
Ｄ部の断面構造を示す図である。
Ｄ部の断面構造を示す図である。
【図３】本発明の第１実施例における各製造工程のＣＭ
Ｄチャネルストッパー部の断面構造を示す図である。
Ｄチャネルストッパー部の断面構造を示す図である。
【図４】本発明の第１実施例における各製造工程のＭＯ
ＳＦＥＴ部の断面構造を示す図である。
ＳＦＥＴ部の断面構造を示す図である。
【図５】本発明の第２実施例における各製造工程のデバ
イス断面構造を示す図である。
イス断面構造を示す図である。
【図６】本発明の第３実施例における各製造工程のデバ
イス断面構造を示す図である。
イス断面構造を示す図である。
【図７】従来のＣＭＤと周辺回路を形成するＣＭＯＳＦ
ＥＴからなる固体撮像装置の構成例を示す断面図であ
る。
ＥＴからなる固体撮像装置の構成例を示す断面図であ
る。
【図８】従来のＣＭＤと周辺回路を形成するＣＭＯＳＦ
ＥＴからなる固体撮像装置の他の構成例を示す断面図で
ある。
ＥＴからなる固体撮像装置の他の構成例を示す断面図で
ある。
１ ソース部 ２ ゲート電極 ３ ドレイン領域 ４ チャネルストッパー領域 11 ｎ- シリコンチャネル層 12 パッド酸化膜 13 レジスト膜 14 チャネルストッパー層 15 ＣＭＤのゲート絶縁膜 16 ゲート電極 17 SiＯ2 膜 18 レジスト膜 19 SiＯ2 膜 20 ソース拡散層 21 ドレイン拡散層 22 第２多結晶シリコン層 23 層間絶縁膜 24 ソース電極 25 ドレイン電極 26 ＣＭＤソース部 27 ＣＭＤドレイン部 28 ウェル部 29 フィールド領域 30 アクティブ領域 31 シリコンチッ化膜 32 ゲート絶縁膜 34 ソース部 35 ドレイン部 40 ＣＭＯＳＦＥＴ部 41 ＣＭＤ部 42 シリコン部 43 パッド酸化膜 44 第１シリコンチッ化膜 45 フィールド酸化膜 46 ゲート絶縁膜 47 第２シリコンチッ化膜 48 第２シリコンチッ化膜
Claims (5)
- 【請求項１】 ＭＯＳ容量の受光部を有する増幅型固体
撮像素子と、読み出し部等の周辺回路を構成するＭＯＳ
ＦＥＴとを備え、増幅型固体撮像素子の受光部のＭＯＳ
容量のゲート絶縁膜の厚さを、ＭＯＳＦＥＴのゲート絶
縁膜の厚さよりも大なるように構成した固体撮像装置の
製造方法において、前記増幅型固体撮像素子の受光部の
ＭＯＳ容量のゲート絶縁膜を、前記ＭＯＳＦＥＴのゲー
ト絶縁膜よりも先に形成することを特徴とする固体撮像
装置の製造方法。 - 【請求項２】 前記増幅型固体撮像素子の受光部のＭＯ
Ｓ容量のゲート絶縁膜を、前記ＭＯＳＦＥＴのフィール
ド酸化工程時に同時に形成することを特徴とする請求項
１記載の固体撮像装置の製造方法。 - 【請求項３】 前記ＭＯＳＦＥＴのフィールド酸化工程
時に前記増幅型固体撮像素子の受光部のＭＯＳ容量のゲ
ート絶縁膜を同時に形成したのち、前記増幅型固体撮像
素子の形成領域上にシリコンチッ化膜を形成し，次いで
第２フィールド酸化工程を行って前記ＭＯＳＦＥＴのフ
ィールド酸化膜の膜厚を増加させたのち、前記シリコン
チッ化膜を除去し、次いで前記ＭＯＳＦＥＴのゲート絶
縁膜を形成することを特徴とする請求項２記載の固体撮
像装置の製造方法。 - 【請求項４】 前記ＭＯＳＦＥＴのフィールド酸化工程
時に前記増幅型固体撮像素子の受光部のＭＯＳ容量のゲ
ート絶縁膜を同時に形成したのち、前記ＭＯＳＦＥＴの
形成領域上にシリコンチッ化膜を形成し，次いで第２フ
ィールド酸化工程を行って前記増幅型固体撮像素子の受
光部のＭＯＳ容量のゲート絶縁膜の膜厚を増加させたの
ち、前記シリコンチッ化膜を除去し、次いで前記ＭＯＳ
ＦＥＴのゲート絶縁膜を形成することを特徴とする請求
項２記載の固体撮像装置の製造方法。 - 【請求項５】 前記増幅型固体撮像素子として電荷変調
素子を用い、前記ＭＯＳＦＥＴのフィールド酸化工程前
に前記電荷変調素子のゲートコンタクトを含むチャネル
ストッパー領域の半導体表面にチャネルストッパー層を
形成することを特徴とする請求項１〜４のいずれか１項
に記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6068967A JPH07254691A (ja) | 1994-03-15 | 1994-03-15 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6068967A JPH07254691A (ja) | 1994-03-15 | 1994-03-15 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254691A true JPH07254691A (ja) | 1995-10-03 |
Family
ID=13388960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6068967A Withdrawn JPH07254691A (ja) | 1994-03-15 | 1994-03-15 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093525A (ja) * | 2003-09-12 | 2005-04-07 | Canon Inc | 光電変換装置及びその製造方法 |
| WO2017081847A1 (ja) * | 2015-11-12 | 2017-05-18 | パナソニックＩｐマネジメント株式会社 | 光検出装置 |
-
1994
- 1994-03-15 JP JP6068967A patent/JPH07254691A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093525A (ja) * | 2003-09-12 | 2005-04-07 | Canon Inc | 光電変換装置及びその製造方法 |
| JP4510414B2 (ja) * | 2003-09-12 | 2010-07-21 | キヤノン株式会社 | 光電変換装置 |
| WO2017081847A1 (ja) * | 2015-11-12 | 2017-05-18 | パナソニックＩｐマネジメント株式会社 | 光検出装置 |
| JP6176583B1 (ja) * | 2015-11-12 | 2017-08-09 | パナソニックＩｐマネジメント株式会社 | 光検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
| US5432364A (en) | Output circuit device for charge transfer element | |
| JP3214432B2 (ja) | 固体撮像装置の製造方法 | |
| JPH06326273A (ja) | 半導体記憶装置 | |
| US5612246A (en) | Method for manufacturing semiconductor substrate having buck transistor and SOI transistor areas | |
| JP3502509B2 (ja) | Ｃｍｏｓ構造を備えた集積回路及びその製造方法 | |
| JPH07254691A (ja) | 固体撮像装置の製造方法 | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5482889A (en) | Method for producing of semiconductor device having of channel stopper under field insulating layer | |
| JPH0697435A (ja) | Ｍｏｓ型半導体装置 | |
| JP2507066B2 (ja) | 電荷転送素子およびその製造方法 | |
| JPS63115361A (ja) | 薄膜半導体装置 | |
| JP3320495B2 (ja) | 固体撮像装置 | |
| JPS61134058A (ja) | 半導体装置の製造方法 | |
| JP3173046B2 (ja) | 半導体記憶装置の製造方法 | |
| KR20050011963A (ko) | 시모스 이미지센서의 실리사이드막 형성방법 | |
| JP3191313B2 (ja) | 半導体装置の製造方法 | |
| JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 | |
| JPH03248538A (ja) | 電荷結合素子及びその製造方法 | |
| JPS61125165A (ja) | 半導体装置の製造方法 | |
| JPH05114617A (ja) | 電荷結合素子 | |
| JPH09148564A (ja) | 半導体装置およびその製造方法 | |
| JPH08191135A (ja) | 半導体装置及びその製造方法 | |
| JPH04322459A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH022682A (ja) | 溝堀りゲート型ｍｏｓ ｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |