JPH07254691A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH07254691A JPH07254691A JP6068967A JP6896794A JPH07254691A JP H07254691 A JPH07254691 A JP H07254691A JP 6068967 A JP6068967 A JP 6068967A JP 6896794 A JP6896794 A JP 6896794A JP H07254691 A JPH07254691 A JP H07254691A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- mosfet
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 MOSFETの特性に悪影響を与えることな
く、ゲート絶縁膜を厚く形成した増幅型固体撮像素子と
周辺回路を構成するMOSFETを備えた高感度の固体
撮像装置の製造方法を提供する。 【構成】 CMD部のn- シリコンチャネル層11及びM
OSFET部のウェル部28上にパッド酸化膜12を形成し
たのち、MOSFET部の活性領域のみにシリコンチッ
化膜31を形成し、CMDのゲート絶縁膜に必要な膜厚に
なるようにフィールド酸化を行って、MOSFET部に
はフィールド酸化膜33を形成し、CMD部にはフィール
ド酸化膜33と同じ8000Å程度の膜厚のゲート絶縁膜15を
形成する。次いで、シリコンチッ化膜31及びパッド酸化
膜12を除去したのち、1000Å以下の膜厚のMOSFET
のゲート絶縁膜32を熱酸化により形成する。
く、ゲート絶縁膜を厚く形成した増幅型固体撮像素子と
周辺回路を構成するMOSFETを備えた高感度の固体
撮像装置の製造方法を提供する。 【構成】 CMD部のn- シリコンチャネル層11及びM
OSFET部のウェル部28上にパッド酸化膜12を形成し
たのち、MOSFET部の活性領域のみにシリコンチッ
化膜31を形成し、CMDのゲート絶縁膜に必要な膜厚に
なるようにフィールド酸化を行って、MOSFET部に
はフィールド酸化膜33を形成し、CMD部にはフィール
ド酸化膜33と同じ8000Å程度の膜厚のゲート絶縁膜15を
形成する。次いで、シリコンチッ化膜31及びパッド酸化
膜12を除去したのち、1000Å以下の膜厚のMOSFET
のゲート絶縁膜32を熱酸化により形成する。
Description
【0001】
【産業上の利用分野】この発明は、従来のCCD、MO
S型等の固体撮像素子よりも大きな感度をもち、また非
破壊読み出しが可能で且つ受光画素内に増幅機能を有す
る増幅型固体撮像素子を備えた固体撮像装置の製造方法
に関する。
S型等の固体撮像素子よりも大きな感度をもち、また非
破壊読み出しが可能で且つ受光画素内に増幅機能を有す
る増幅型固体撮像素子を備えた固体撮像装置の製造方法
に関する。
【0002】
【従来の技術】増幅型固体撮像素子とは、画素毎に増幅
作用を有するトランジスタを形成し、トランジスタのベ
ース、あるいはゲート部の電位を光発生キャリアで変化
させ、その変化によりソース、あるいはエミッター電流
を変調させて出力させる固体撮像素子である。増幅型固
体撮像素子としては、従来SIT、CMD、AMI等が
知られており、これらの増幅型固体撮像素子において、
MOS容量の受光部を有する増幅型固体撮像素子の代表
例としては、本発明者が提案したCMD(ChargeModula
tion Device:電荷変調素子)があげられる。その詳細
な技術内容については、1986年に開催された Inter
national Electron Device Meeting (IEDM)の予稿
集の第353 〜 356頁の“ A NEW MOS IMAGE SENSOR OPER
ATING IN ANON-DESTRUCTIVE READOUT MODE " と題する
論文に示されている。また、このCMDと周辺回路を形
成するCMOSFETを1チップ中に形成する方法は、
同じく本発明者等により特開昭61−84059号にお
いて提案されている。
作用を有するトランジスタを形成し、トランジスタのベ
ース、あるいはゲート部の電位を光発生キャリアで変化
させ、その変化によりソース、あるいはエミッター電流
を変調させて出力させる固体撮像素子である。増幅型固
体撮像素子としては、従来SIT、CMD、AMI等が
知られており、これらの増幅型固体撮像素子において、
MOS容量の受光部を有する増幅型固体撮像素子の代表
例としては、本発明者が提案したCMD(ChargeModula
tion Device:電荷変調素子)があげられる。その詳細
な技術内容については、1986年に開催された Inter
national Electron Device Meeting (IEDM)の予稿
集の第353 〜 356頁の“ A NEW MOS IMAGE SENSOR OPER
ATING IN ANON-DESTRUCTIVE READOUT MODE " と題する
論文に示されている。また、このCMDと周辺回路を形
成するCMOSFETを1チップ中に形成する方法は、
同じく本発明者等により特開昭61−84059号にお
いて提案されている。
【0003】図7は、かかるCMDと周辺回路を形成す
るCMOSFETからなる固体撮像装置の一構成例の一
部を示す断面図である。図において、101 はCMD、10
2 はPチャネルMOSFET、103 はNチャネルMOS
FETを示している。104 はP- 基板、105 はN型埋込
層、106 はPウエル拡散層、107 はNウエル拡散層、10
8 はPチャネルMOSFETソース(ドレイン)拡散
層、109 はPチャネルMOSFETドレイン(ソース)
拡散層、110 はNチャネルMOSFETソース(ドレイ
ン)拡散層、111 はNチャネルMOSFETドレイン
(ソース)拡散層、112 はN- チャネル層、113 はCM
Dソース(ドレイン)拡散層、114 はCMDドレイン
(ソース)拡散層であり、115 、116 、117 はCMD10
1 、PチャネルMOSFET102 、NチャネルMOSF
ET103 の各ゲート絶縁膜で、118 、119 、120 はCM
D101 、PチャネルMOSFET102 、NチャネルMO
SFET103 の各ゲート電極である。そして、この構成
例においては、前記CMD101 、PチャネルMOSFE
T102 、NチャネルMOSFET103 の各ゲート絶縁膜
115 、116 、117 の膜厚、膜の種類は全て同一のもので
構成されている。
るCMOSFETからなる固体撮像装置の一構成例の一
部を示す断面図である。図において、101 はCMD、10
2 はPチャネルMOSFET、103 はNチャネルMOS
FETを示している。104 はP- 基板、105 はN型埋込
層、106 はPウエル拡散層、107 はNウエル拡散層、10
8 はPチャネルMOSFETソース(ドレイン)拡散
層、109 はPチャネルMOSFETドレイン(ソース)
拡散層、110 はNチャネルMOSFETソース(ドレイ
ン)拡散層、111 はNチャネルMOSFETドレイン
(ソース)拡散層、112 はN- チャネル層、113 はCM
Dソース(ドレイン)拡散層、114 はCMDドレイン
(ソース)拡散層であり、115 、116 、117 はCMD10
1 、PチャネルMOSFET102 、NチャネルMOSF
ET103 の各ゲート絶縁膜で、118 、119 、120 はCM
D101 、PチャネルMOSFET102 、NチャネルMO
SFET103 の各ゲート電極である。そして、この構成
例においては、前記CMD101 、PチャネルMOSFE
T102 、NチャネルMOSFET103 の各ゲート絶縁膜
115 、116 、117 の膜厚、膜の種類は全て同一のもので
構成されている。
【0004】ところでCMDにおいては、光等により発
生した正孔(電荷Qsig )をゲート電極118 直下の絶縁
膜115 とN- チャネル層112 の界面に蓄積し、その正孔
により表面電圧が(1)式で示すΔVだけ上昇する。 ΔV=Qsig /Cox ・・・・・・・(1) ここでCoxはゲート絶縁膜容量である。そしてこの表面
電圧の上昇によりバルクを流れる電子電流が変調され、
この電子電流を読み取ることにより光量が検出されるよ
うになっている。
生した正孔(電荷Qsig )をゲート電極118 直下の絶縁
膜115 とN- チャネル層112 の界面に蓄積し、その正孔
により表面電圧が(1)式で示すΔVだけ上昇する。 ΔV=Qsig /Cox ・・・・・・・(1) ここでCoxはゲート絶縁膜容量である。そしてこの表面
電圧の上昇によりバルクを流れる電子電流が変調され、
この電子電流を読み取ることにより光量が検出されるよ
うになっている。
【0005】ここでゲート絶縁膜115 の厚さをtox、比
誘電率をks 、真空の誘電率をε0とすると、表面電位
の変化分ΔVは次式(2)のように表される。 ΔV=Qsig ×tox/(ks ・ε0 )・・・(2)
誘電率をks 、真空の誘電率をε0とすると、表面電位
の変化分ΔVは次式(2)のように表される。 ΔV=Qsig ×tox/(ks ・ε0 )・・・(2)
【0006】この(2)式からわかるように、ゲート絶
縁膜115 の厚さをtoxが大きいほど、表面電位の変化分
ΔVが大きくなり、結局感度が大きくなることがわか
る。感度を非常に大きくとりたい場合には、CMDのゲ
ート絶縁膜の膜厚は2000〜10000 Å程度に設定される。
縁膜115 の厚さをtoxが大きいほど、表面電位の変化分
ΔVが大きくなり、結局感度が大きくなることがわか
る。感度を非常に大きくとりたい場合には、CMDのゲ
ート絶縁膜の膜厚は2000〜10000 Å程度に設定される。
【0007】一方、周辺回路を構成するP又はNチャネ
ルMOSFETのゲート絶縁膜の膜厚は、MOSFET
のコンダクタンスの低下、短チャネル特性等を防止する
為、1000Å以下の値に設定する必要がある。つまり高感
度化が達成されるCMD固体撮像装置においては、MO
SFETのゲート絶縁膜の膜厚よりもCMDのゲート絶
縁膜の膜厚を厚く形成する必要が生じる。
ルMOSFETのゲート絶縁膜の膜厚は、MOSFET
のコンダクタンスの低下、短チャネル特性等を防止する
為、1000Å以下の値に設定する必要がある。つまり高感
度化が達成されるCMD固体撮像装置においては、MO
SFETのゲート絶縁膜の膜厚よりもCMDのゲート絶
縁膜の膜厚を厚く形成する必要が生じる。
【0008】この目的を達成する為の技術的内容は、特
開昭63−260167号に本発明者により開示されて
おり、次に図8に基づいて、その技術的内容を説明す
る。図8において、121 は増幅型固体撮像素子であるC
MDであり、122 はPチャネルMOSFET、123 はN
チャネルMOSFETでCMOSFETを構成してい
る。そしてCMD121 のゲート絶縁膜124 の膜厚は最適
膜厚toptiとなっており、各MOSFET122 、123 の
ゲート絶縁膜125 、126 の膜厚は、前記CMD121のゲ
ート絶縁膜厚toptiとは異なる膜厚tMOS となってい
る。なお図8において127 、128 、129 はCMD121 、
各MOSFET122 、123 の各ゲート電極であり、他の
構成部分は、図7に示した従来例と同一であるので同一
符号を用いて示している。
開昭63−260167号に本発明者により開示されて
おり、次に図8に基づいて、その技術的内容を説明す
る。図8において、121 は増幅型固体撮像素子であるC
MDであり、122 はPチャネルMOSFET、123 はN
チャネルMOSFETでCMOSFETを構成してい
る。そしてCMD121 のゲート絶縁膜124 の膜厚は最適
膜厚toptiとなっており、各MOSFET122 、123 の
ゲート絶縁膜125 、126 の膜厚は、前記CMD121のゲ
ート絶縁膜厚toptiとは異なる膜厚tMOS となってい
る。なお図8において127 、128 、129 はCMD121 、
各MOSFET122 、123 の各ゲート電極であり、他の
構成部分は、図7に示した従来例と同一であるので同一
符号を用いて示している。
【0009】以上のように、CMD121 のゲート絶縁膜
124 の膜厚toptiとCMOSFET122 、123 のゲート
絶縁膜125 、126 の膜厚tMOS とを異ならせた点が、特
開昭63−260167号に開示した固体撮像装置の構
成の特徴点となっている。ゲート絶縁膜の膜厚について
更に具体的に述べると、CMOSFETの膜厚tMOSに
ついては、ゲート長が1〜2μm程度の場合には、その
値は100 〜 400Å程度となっている。なおこのMOSF
ETのゲート絶縁膜の膜厚tMOS は、薄くした方がコン
ダクタンスが大きく望ましいが、一般的にゲート絶縁膜
が薄くなるにしたがって絶縁膜の耐圧が下がる。そのた
めこの耐圧とのマージンによりCMOSFETの膜厚t
MOS は上記のような値に設定されている。
124 の膜厚toptiとCMOSFET122 、123 のゲート
絶縁膜125 、126 の膜厚tMOS とを異ならせた点が、特
開昭63−260167号に開示した固体撮像装置の構
成の特徴点となっている。ゲート絶縁膜の膜厚について
更に具体的に述べると、CMOSFETの膜厚tMOSに
ついては、ゲート長が1〜2μm程度の場合には、その
値は100 〜 400Å程度となっている。なおこのMOSF
ETのゲート絶縁膜の膜厚tMOS は、薄くした方がコン
ダクタンスが大きく望ましいが、一般的にゲート絶縁膜
が薄くなるにしたがって絶縁膜の耐圧が下がる。そのた
めこの耐圧とのマージンによりCMOSFETの膜厚t
MOS は上記のような値に設定されている。
【0010】一方、CMDのゲート絶縁膜の膜厚topti
については、どのような特徴をもつ受光素子とするかに
よってその値は変わり、例えば大きいダイナミックレン
ジが必要な場合には、MOSFETのゲート絶縁膜の膜
厚tMOS とほぼ同じく200 〜400 Å程度となるが、ある
程度のダイナミックレンジがあってしかも感度も高いも
のが要求される場合には、この膜厚toptiは 600〜2000
Åとなり、また感度を非常に大きくとりたい場合には、
この膜厚toptiは2000〜10000 Å程度に設定される。
については、どのような特徴をもつ受光素子とするかに
よってその値は変わり、例えば大きいダイナミックレン
ジが必要な場合には、MOSFETのゲート絶縁膜の膜
厚tMOS とほぼ同じく200 〜400 Å程度となるが、ある
程度のダイナミックレンジがあってしかも感度も高いも
のが要求される場合には、この膜厚toptiは 600〜2000
Åとなり、また感度を非常に大きくとりたい場合には、
この膜厚toptiは2000〜10000 Å程度に設定される。
【0011】各ゲート絶縁膜124 、125 、126 の形成方
法としては、例えば半導体がSiの場合には、全面ゲート
酸化を行い、次いでホトリソグラフィー法を用いてCM
D121 あるいはCMOSFET122 、123 の一方のゲー
ト絶縁膜をエッチングにより除去し、再度ゲート酸化工
程を行う。以上の絶縁膜の形成方法により、異なる膜厚
topti、tMOS のCMDゲート絶縁膜124 、及びCMO
SFETゲート絶縁膜125 、126 が得られる。そして、
この例では、CMD121 及びCMOSFET122 、123
の双方のゲート絶縁膜124 、125 、126 を同一種類の絶
縁膜で形成するものであるから、プロセスが簡単になり
容易に製造することができる。
法としては、例えば半導体がSiの場合には、全面ゲート
酸化を行い、次いでホトリソグラフィー法を用いてCM
D121 あるいはCMOSFET122 、123 の一方のゲー
ト絶縁膜をエッチングにより除去し、再度ゲート酸化工
程を行う。以上の絶縁膜の形成方法により、異なる膜厚
topti、tMOS のCMDゲート絶縁膜124 、及びCMO
SFETゲート絶縁膜125 、126 が得られる。そして、
この例では、CMD121 及びCMOSFET122 、123
の双方のゲート絶縁膜124 、125 、126 を同一種類の絶
縁膜で形成するものであるから、プロセスが簡単になり
容易に製造することができる。
【0012】
【発明が解決しようとする課題】ところで、前記図8に
示した特開昭63−260167号開示の技術において
は、CMDのゲート絶縁膜の膜厚の厚さにかかわらず、
CMDのゲート絶縁膜の形成工程は、周辺回路を構成す
るCMOSFETのゲート絶縁膜の形成時、あるいはC
MOSFETのゲート絶縁膜の形成後に行われている。
示した特開昭63−260167号開示の技術において
は、CMDのゲート絶縁膜の膜厚の厚さにかかわらず、
CMDのゲート絶縁膜の形成工程は、周辺回路を構成す
るCMOSFETのゲート絶縁膜の形成時、あるいはC
MOSFETのゲート絶縁膜の形成後に行われている。
【0013】CMDのゲート絶縁膜の膜厚が、約2000Å
以下の場合は、特開昭63−260167号に開示され
ている従来のゲート絶縁膜形成工程を用いても問題は生
じないが、CMDのゲート絶縁膜の膜厚が、約2000Å以
上となる場合は、固体撮像装置の製造に困難を来す。例
えば、CMDのゲート絶縁膜(SiO2 膜)が8000Åの場
合は、最も酸化速度の速いウェット雰囲気での酸化にお
いても、1100℃で2時間程度の形成条件が必要となる。
この形成条件でのCMDのゲート絶縁膜の形成を、MO
SFETのゲート絶縁膜形成工程中あるいはそのゲート
絶縁膜形成後に行った場合、CMDのゲート絶縁膜形成
工程における熱工程の実行による不純物の拡散、あるい
は不純物(特にボロン)の絶縁物への移動等の現象によ
り、N(P)チャネルフィールドMOSFETのしきい
値電圧低下によるトランジスタ間の漏れ電流の増大、あ
るいはN(P)チャネルMOSFETの狭チャネル効果
の増大等の各種の悪影響が発生することになる。
以下の場合は、特開昭63−260167号に開示され
ている従来のゲート絶縁膜形成工程を用いても問題は生
じないが、CMDのゲート絶縁膜の膜厚が、約2000Å以
上となる場合は、固体撮像装置の製造に困難を来す。例
えば、CMDのゲート絶縁膜(SiO2 膜)が8000Åの場
合は、最も酸化速度の速いウェット雰囲気での酸化にお
いても、1100℃で2時間程度の形成条件が必要となる。
この形成条件でのCMDのゲート絶縁膜の形成を、MO
SFETのゲート絶縁膜形成工程中あるいはそのゲート
絶縁膜形成後に行った場合、CMDのゲート絶縁膜形成
工程における熱工程の実行による不純物の拡散、あるい
は不純物(特にボロン)の絶縁物への移動等の現象によ
り、N(P)チャネルフィールドMOSFETのしきい
値電圧低下によるトランジスタ間の漏れ電流の増大、あ
るいはN(P)チャネルMOSFETの狭チャネル効果
の増大等の各種の悪影響が発生することになる。
【0014】本発明は、従来のCMDのゲート絶縁膜の
膜厚をCMOSFETのゲート絶縁膜の膜厚よりも大な
るようにした固体撮像装置の製造方法における上記問題
点を解消するためになされたもので、上記問題点を発生
させることなく、増幅型固体撮像素子のゲート絶縁膜の
膜厚を、周辺回路を構成するMOSFETのゲート絶縁
膜の膜厚よりも大にできるようにした高感度の固体撮像
装置の製造方法を提供することを目的とする。
膜厚をCMOSFETのゲート絶縁膜の膜厚よりも大な
るようにした固体撮像装置の製造方法における上記問題
点を解消するためになされたもので、上記問題点を発生
させることなく、増幅型固体撮像素子のゲート絶縁膜の
膜厚を、周辺回路を構成するMOSFETのゲート絶縁
膜の膜厚よりも大にできるようにした高感度の固体撮像
装置の製造方法を提供することを目的とする。
【0015】なお、特許請求の範囲の各請求項記載の発
明毎の目的を列挙すると次のとおりである。請求項1記
載の発明は、周辺回路を構成するMOSFETの特性を
良好に保ちながら高感度の固体撮像装置を製造できるよ
うにした固体撮像装置の製造方法を提供することを目的
とする。請求項2記載の発明は、プロセス工程を増加さ
せることなく、高感度の固体撮像装置を製造できるよう
にした固体撮像装置の製造方法を提供することを目的と
する。請求項3及び4記載の各発明は、増幅型固体撮像
素子のゲート絶縁膜の膜厚とMOSFETのゲート絶縁
膜の膜厚とが異なる場合の最適な高感度の固体撮像装置
の製造方法を提供することを目的とする。請求項5記載
の発明は、増幅型固体撮像素子としてCMDを用いた場
合に、チャネルストッパー層を良好に形成できるように
した高感度の固体撮像装置の製造方法を提供することを
目的とする。
明毎の目的を列挙すると次のとおりである。請求項1記
載の発明は、周辺回路を構成するMOSFETの特性を
良好に保ちながら高感度の固体撮像装置を製造できるよ
うにした固体撮像装置の製造方法を提供することを目的
とする。請求項2記載の発明は、プロセス工程を増加さ
せることなく、高感度の固体撮像装置を製造できるよう
にした固体撮像装置の製造方法を提供することを目的と
する。請求項3及び4記載の各発明は、増幅型固体撮像
素子のゲート絶縁膜の膜厚とMOSFETのゲート絶縁
膜の膜厚とが異なる場合の最適な高感度の固体撮像装置
の製造方法を提供することを目的とする。請求項5記載
の発明は、増幅型固体撮像素子としてCMDを用いた場
合に、チャネルストッパー層を良好に形成できるように
した高感度の固体撮像装置の製造方法を提供することを
目的とする。
【0016】
【課題を解決するための手段及び作用】上記問題点を解
決するため、請求項1記載の発明は、MOS容量の受光
部を有する増幅型固体撮像素子と、読み出し部等の周辺
回路を構成するMOSFETとを備え、増幅型固体撮像
素子の受光部のMOS容量のゲート絶縁膜の厚さを、M
OSFETのゲート絶縁膜の厚さよりも大なるように構
成した固体撮像装置の製造方法において、前記増幅型固
体撮像素子の受光部のMOS容量のゲート絶縁膜を、前
記MOSFETのゲート絶縁膜よりも先に形成するもの
である。このように先に増幅型固体撮像素子のゲート絶
縁膜を形成することにより、後に形成されるMOSFE
Tに影響を及ぼさないので、MOSFETの特性を良好
に保った高感度の固体撮像装置を製造することができ
る。
決するため、請求項1記載の発明は、MOS容量の受光
部を有する増幅型固体撮像素子と、読み出し部等の周辺
回路を構成するMOSFETとを備え、増幅型固体撮像
素子の受光部のMOS容量のゲート絶縁膜の厚さを、M
OSFETのゲート絶縁膜の厚さよりも大なるように構
成した固体撮像装置の製造方法において、前記増幅型固
体撮像素子の受光部のMOS容量のゲート絶縁膜を、前
記MOSFETのゲート絶縁膜よりも先に形成するもの
である。このように先に増幅型固体撮像素子のゲート絶
縁膜を形成することにより、後に形成されるMOSFE
Tに影響を及ぼさないので、MOSFETの特性を良好
に保った高感度の固体撮像装置を製造することができ
る。
【0017】請求項2記載の発明は、前記増幅型固体撮
像素子の受光部のMOS容量のゲート絶縁膜を、前記M
OSFETのフィールド酸化工程時に同時に形成するこ
とを特徴とするものである。このように、増幅型固体撮
像素子のゲート絶縁膜を、MOSFETのフィールド酸
化工程時に同時に形成することにより、増幅型固体撮像
素子のゲート絶縁膜の形成工程とMOSFETのフィー
ルド酸化工程とを兼ねることになり、プロセス工程を増
加させずに高感度の固体撮像装置を製造することができ
る。
像素子の受光部のMOS容量のゲート絶縁膜を、前記M
OSFETのフィールド酸化工程時に同時に形成するこ
とを特徴とするものである。このように、増幅型固体撮
像素子のゲート絶縁膜を、MOSFETのフィールド酸
化工程時に同時に形成することにより、増幅型固体撮像
素子のゲート絶縁膜の形成工程とMOSFETのフィー
ルド酸化工程とを兼ねることになり、プロセス工程を増
加させずに高感度の固体撮像装置を製造することができ
る。
【0018】請求項3記載の発明は、前記MOSFET
のフィールド酸化工程時に前記増幅型固体撮像素子の受
光部のMOS容量のゲート絶縁膜を同時に形成したの
ち、前記増幅型固体撮像素子の形成領域上にシリコンチ
ッ化膜を形成し,次いで第2フィールド酸化工程を行っ
て前記MOSFETのフィールド酸化膜の膜厚を増加さ
せたのち、前記シリコンチッ化膜を除去し、次いで前記
MOSFETのゲート絶縁膜を形成することを特徴とす
るもので、また請求項4記載の発明は、前記MOSFE
Tのフィールド酸化工程時に前記増幅型固体撮像素子の
受光部のMOS容量のゲート絶縁膜を同時に形成したの
ち、前記MOSFETの形成領域上にシリコンチッ化膜
を形成し,次いで第2フィールド酸化工程を行って前記
増幅型固体撮像素子の受光部のMOS容量のゲート絶縁
膜の膜厚を増加させたのち、前記シリコンチッ化膜を除
去し、次いで前記MOSFETのゲート絶縁膜を形成す
ることを特徴とするものである。このような工程を用い
ることにより、フィールド酸化工程と同時に、フィール
ド酸化膜の膜厚と異なる膜厚の増幅型固体撮像素子のゲ
ート絶縁膜を形成することができる。
のフィールド酸化工程時に前記増幅型固体撮像素子の受
光部のMOS容量のゲート絶縁膜を同時に形成したの
ち、前記増幅型固体撮像素子の形成領域上にシリコンチ
ッ化膜を形成し,次いで第2フィールド酸化工程を行っ
て前記MOSFETのフィールド酸化膜の膜厚を増加さ
せたのち、前記シリコンチッ化膜を除去し、次いで前記
MOSFETのゲート絶縁膜を形成することを特徴とす
るもので、また請求項4記載の発明は、前記MOSFE
Tのフィールド酸化工程時に前記増幅型固体撮像素子の
受光部のMOS容量のゲート絶縁膜を同時に形成したの
ち、前記MOSFETの形成領域上にシリコンチッ化膜
を形成し,次いで第2フィールド酸化工程を行って前記
増幅型固体撮像素子の受光部のMOS容量のゲート絶縁
膜の膜厚を増加させたのち、前記シリコンチッ化膜を除
去し、次いで前記MOSFETのゲート絶縁膜を形成す
ることを特徴とするものである。このような工程を用い
ることにより、フィールド酸化工程と同時に、フィール
ド酸化膜の膜厚と異なる膜厚の増幅型固体撮像素子のゲ
ート絶縁膜を形成することができる。
【0019】請求項5記載の発明は、前記増幅型固体撮
像素子としてCMDを用い、前記MOSFETのフィー
ルド酸化工程前に前記CMDのゲートコンタクトを含む
チャネルストッパー領域の半導体表面にチャネルストッ
パー層を形成することを特徴とするものである。このよ
うな工程を用いることにより、厚いゲート絶縁膜を有す
るCMDの良好なチャネルストッパー層を形成した高感
度の固体撮像装置を製造することが可能となる。
像素子としてCMDを用い、前記MOSFETのフィー
ルド酸化工程前に前記CMDのゲートコンタクトを含む
チャネルストッパー領域の半導体表面にチャネルストッ
パー層を形成することを特徴とするものである。このよ
うな工程を用いることにより、厚いゲート絶縁膜を有す
るCMDの良好なチャネルストッパー層を形成した高感
度の固体撮像装置を製造することが可能となる。
【0020】
【実施例】次に実施例について説明する。まず本発明に
係る固体撮像装置の製造方法により製造された増幅型固
体撮像素子部分の概略構成を、図1に基づいて説明す
る。図1は、増幅型固体撮像素子からなる画素としてC
MDを用いた場合の2画素分の平面構造を示す図であ
る。図1において、1はソース領域、2はゲート電極、
3はドレイン領域であり、点線で囲んだ部分はゲートコ
ンタクトを含むチャネルストッパー領域4である。Nチ
ャネル型CMDの場合は、チャネルストッパー領域4に
は、半導体表面にn型拡散層が形成されており、光発生
によりゲート電極2の下に蓄積された正孔が、右(左)
の画素より左(右)の画素に移動すること(クロストー
ク)を防止する役割を果たしている。
係る固体撮像装置の製造方法により製造された増幅型固
体撮像素子部分の概略構成を、図1に基づいて説明す
る。図1は、増幅型固体撮像素子からなる画素としてC
MDを用いた場合の2画素分の平面構造を示す図であ
る。図1において、1はソース領域、2はゲート電極、
3はドレイン領域であり、点線で囲んだ部分はゲートコ
ンタクトを含むチャネルストッパー領域4である。Nチ
ャネル型CMDの場合は、チャネルストッパー領域4に
は、半導体表面にn型拡散層が形成されており、光発生
によりゲート電極2の下に蓄積された正孔が、右(左)
の画素より左(右)の画素に移動すること(クロストー
ク)を防止する役割を果たしている。
【0021】次に、本発明の第1実施例を図2、3、4
を用いて説明する。この実施例は、CMDのゲート絶縁
膜を、MOSFETのゲート絶縁膜形成前のフィールド
酸化工程で形成する製造方法であり、請求項1、2及び
5に対応する実施例である。図2は、図1におけるAー
A′線に沿って見た各製造工程におけるデバイスの断面
構造を示す図で、図3は図1におけるBーB′線に沿っ
て見た各製造工程におけるデバイスの断面構造を示す図
であり、また、図4はMOSFETの各製造工程におけ
る断面構造を示す図である。
を用いて説明する。この実施例は、CMDのゲート絶縁
膜を、MOSFETのゲート絶縁膜形成前のフィールド
酸化工程で形成する製造方法であり、請求項1、2及び
5に対応する実施例である。図2は、図1におけるAー
A′線に沿って見た各製造工程におけるデバイスの断面
構造を示す図で、図3は図1におけるBーB′線に沿っ
て見た各製造工程におけるデバイスの断面構造を示す図
であり、また、図4はMOSFETの各製造工程におけ
る断面構造を示す図である。
【0022】図2の(A)及び図3の(A)は、MOS
FETのフィールド酸化工程前の断面を示す図で、Nチ
ャネル型CMDの場合は、11はn- シリコンチャネル
層、12はチャネル層11上に形成されたパッド酸化膜で、
該パッド酸化膜12の膜厚は 400Å前後となっている。13
は約1μmの厚さを有するレジスト膜であり、チャネル
ストッパー領域では、このレジスト膜13をマスクとして
イオン注入法によりヒ素を注入し、チャネルストッパー
層14を形成している。ヒ素のドーズ量は、約1×1012c
m-2前後が望ましい。
FETのフィールド酸化工程前の断面を示す図で、Nチ
ャネル型CMDの場合は、11はn- シリコンチャネル
層、12はチャネル層11上に形成されたパッド酸化膜で、
該パッド酸化膜12の膜厚は 400Å前後となっている。13
は約1μmの厚さを有するレジスト膜であり、チャネル
ストッパー領域では、このレジスト膜13をマスクとして
イオン注入法によりヒ素を注入し、チャネルストッパー
層14を形成している。ヒ素のドーズ量は、約1×1012c
m-2前後が望ましい。
【0023】一方、このプロセスまでのMOSFETの
断面構造は、図4の(A)に示すようになっている。図
4の(A)において、30はMOSFETを形成する部分
であるアクティブ領域、29はフィールド領域、28はウエ
ル部である。ウエル部28上に形成されたパッド酸化膜12
のアクティブ領域上のみには、耐酸化作用を有する例え
ば1000Å前後の膜厚のシリコンチッ化膜31が形成されて
おり、更にこれらの上にレジスト膜13が形成されてい
る。
断面構造は、図4の(A)に示すようになっている。図
4の(A)において、30はMOSFETを形成する部分
であるアクティブ領域、29はフィールド領域、28はウエ
ル部である。ウエル部28上に形成されたパッド酸化膜12
のアクティブ領域上のみには、耐酸化作用を有する例え
ば1000Å前後の膜厚のシリコンチッ化膜31が形成されて
おり、更にこれらの上にレジスト膜13が形成されてい
る。
【0024】次に、レジスト膜13を除去した後、フィー
ルド酸化を行う。酸化条件がウェット雰囲気で1100℃、
2時間の場合は、約8000Åの膜厚のフィールド酸化膜が
形成される。図2の(B)及び図3の(B)は、CMD
部及びチャネルストッパー領域におけるフィールド酸化
後の断面構造を示す図で、15はフィールド酸化工程で形
成されたCMDのゲート絶縁膜である。
ルド酸化を行う。酸化条件がウェット雰囲気で1100℃、
2時間の場合は、約8000Åの膜厚のフィールド酸化膜が
形成される。図2の(B)及び図3の(B)は、CMD
部及びチャネルストッパー領域におけるフィールド酸化
後の断面構造を示す図で、15はフィールド酸化工程で形
成されたCMDのゲート絶縁膜である。
【0025】続いて、MOSFET部のシリコンチッ化
膜31及びパッド酸化膜12を除去した後、図4の(B)に
示すように1000Å以下の膜厚のMOSFETのゲート酸
化膜32を熱酸化により形成する。なお、図4の(B)に
おいて、33は前記フィールド酸化工程で形成されたフィ
ールド酸化膜であり、このフィールド酸化膜33はCMD
部においてはゲート絶縁膜15となっている。
膜31及びパッド酸化膜12を除去した後、図4の(B)に
示すように1000Å以下の膜厚のMOSFETのゲート酸
化膜32を熱酸化により形成する。なお、図4の(B)に
おいて、33は前記フィールド酸化工程で形成されたフィ
ールド酸化膜であり、このフィールド酸化膜33はCMD
部においてはゲート絶縁膜15となっている。
【0026】次に多結晶シリコン等よりなる低抵抗のゲ
ート電極16、2000Å程度の厚さを有するSiO2 膜17を、
順次ゲート絶縁膜15上、並びにMOSFET部のゲート
絶縁膜32及びフィールド酸化膜33上に形成する。これら
のゲート電極16及びSiO2 膜17の形成方法はLPCVD
(Low Pressure Chemical Vapor Deposition)法が望ま
しい。続いて、SiO2 膜17の表面にレジスト膜18を形成
し、ホトリソグラフィー法によりゲート電極のパターニ
ングを行う。これらの工程の終了後のCMD部のデバイ
ス断面構造を図2の(C)及び図3の(C)に示し、ま
たMOSFET部の断面構造を図4の(C)に示す。こ
こで形成されているゲート絶縁膜15は、フィールド酸化
工程及びゲート酸化工程により形成されたもので、上記
熱工程によるゲート絶縁膜15の膜厚は約8000Åとなって
いる。一方、MOSFET部のゲート絶縁膜32の膜厚は
1000Å以下になっている。また多結晶シリコン等よりな
るゲート電極16は、出来上がりにおいて、その厚さは 6
00Å前後になっている。なお図4の(C)において、3
4、35は後工程で形成されるソース部及びドレイン部で
ある。
ート電極16、2000Å程度の厚さを有するSiO2 膜17を、
順次ゲート絶縁膜15上、並びにMOSFET部のゲート
絶縁膜32及びフィールド酸化膜33上に形成する。これら
のゲート電極16及びSiO2 膜17の形成方法はLPCVD
(Low Pressure Chemical Vapor Deposition)法が望ま
しい。続いて、SiO2 膜17の表面にレジスト膜18を形成
し、ホトリソグラフィー法によりゲート電極のパターニ
ングを行う。これらの工程の終了後のCMD部のデバイ
ス断面構造を図2の(C)及び図3の(C)に示し、ま
たMOSFET部の断面構造を図4の(C)に示す。こ
こで形成されているゲート絶縁膜15は、フィールド酸化
工程及びゲート酸化工程により形成されたもので、上記
熱工程によるゲート絶縁膜15の膜厚は約8000Åとなって
いる。一方、MOSFET部のゲート絶縁膜32の膜厚は
1000Å以下になっている。また多結晶シリコン等よりな
るゲート電極16は、出来上がりにおいて、その厚さは 6
00Å前後になっている。なお図4の(C)において、3
4、35は後工程で形成されるソース部及びドレイン部で
ある。
【0027】次に図2の(D)及び図3の(D)に示す
ように、レジスト膜18を除去し、再度ウェハー表面に、
LPCVD法により約2000ÅのSiO2 膜19を形成する。
その後、リアクティブエッチング法(RIE法)を用い
て、SiO2 膜19エッチバックを異方的に行う。これによ
り図2の(E)に示すように、ゲート絶縁膜15及びゲー
ト電極16の側壁のみにSiO2 膜19(サイドウオール)が
残り、CMDのソース部26及びドレイン部27の表面のSi
O2 膜19は除去される。なお、ゲート電極16の上部に
は、SiO2 膜17が形成されている。
ように、レジスト膜18を除去し、再度ウェハー表面に、
LPCVD法により約2000ÅのSiO2 膜19を形成する。
その後、リアクティブエッチング法(RIE法)を用い
て、SiO2 膜19エッチバックを異方的に行う。これによ
り図2の(E)に示すように、ゲート絶縁膜15及びゲー
ト電極16の側壁のみにSiO2 膜19(サイドウオール)が
残り、CMDのソース部26及びドレイン部27の表面のSi
O2 膜19は除去される。なお、ゲート電極16の上部に
は、SiO2 膜17が形成されている。
【0028】続いて、ウェハー表面に、LPCVD法を
用いて2000Å前後の厚さを有する多結晶シリコン膜を形
成し、イオン注入法を用いてヒ素等のn型不純物を、1
×1016cm-2程度のドーズ量で、多結晶シリコン膜中に
ドーピングを行う。次に、ホトリソグラフィー法及びR
IE法により、ソース及びドレイン部、あるいは配線部
以外の不要な多結晶シリコン膜を除去し、第2多結晶シ
リコン層22を形成する。続いて、900 〜 950℃の熱処理
を行って、ソース拡散層20及びドレイン拡散層21を形成
する。MOSFET部においてもNチャネルMOSFE
Tのソース拡散層及びドレイン拡散層を同様な工程で形
成してもよい。続いて、SiO2 よりなる層間絶縁膜23を
形成し、ソース部及びドレイン部のコンタクト穴を開口
し、アルミニウムよりなるソース電極24及びドレイン電
極25を形成する。
用いて2000Å前後の厚さを有する多結晶シリコン膜を形
成し、イオン注入法を用いてヒ素等のn型不純物を、1
×1016cm-2程度のドーズ量で、多結晶シリコン膜中に
ドーピングを行う。次に、ホトリソグラフィー法及びR
IE法により、ソース及びドレイン部、あるいは配線部
以外の不要な多結晶シリコン膜を除去し、第2多結晶シ
リコン層22を形成する。続いて、900 〜 950℃の熱処理
を行って、ソース拡散層20及びドレイン拡散層21を形成
する。MOSFET部においてもNチャネルMOSFE
Tのソース拡散層及びドレイン拡散層を同様な工程で形
成してもよい。続いて、SiO2 よりなる層間絶縁膜23を
形成し、ソース部及びドレイン部のコンタクト穴を開口
し、アルミニウムよりなるソース電極24及びドレイン電
極25を形成する。
【0029】以上の工程により、1000Å以下のゲート絶
縁膜32を有するMOSFET、及びMOSFET部のフ
ィールド酸化膜33の膜厚と同じ膜厚(上記実施例では80
00Å)のゲート絶縁膜15を有するCMDを、従来のCM
D固体撮像素子の形成に必要な熱工程と同じ熱工程で形
成可能となる。また図3の(A)に示すように、フィー
ルド酸化膜の形成前にチャネルストッパー層14を形成す
ることにより、厚いゲート絶縁膜を有するCMDにおい
ても、良好なチャネルストッパー層が形成可能となる。
またチャネルストッパー層14を形成する不純物としてヒ
素を用いているので、フィールド酸化等の多数の熱工程
を経ても、チャネルストッパー層14の拡散深さは浅く、
また表面濃度を高く形成することが可能になっている。
更には、少なくともCMDのソース部26において、ゲー
ト電極16に対して自己整合的にソース拡散層20及び第2
多結晶シリコン層22を形成しているため、画素サイズの
縮小化(ソース部の径の縮小化)に有利な構造が実現さ
れている。
縁膜32を有するMOSFET、及びMOSFET部のフ
ィールド酸化膜33の膜厚と同じ膜厚(上記実施例では80
00Å)のゲート絶縁膜15を有するCMDを、従来のCM
D固体撮像素子の形成に必要な熱工程と同じ熱工程で形
成可能となる。また図3の(A)に示すように、フィー
ルド酸化膜の形成前にチャネルストッパー層14を形成す
ることにより、厚いゲート絶縁膜を有するCMDにおい
ても、良好なチャネルストッパー層が形成可能となる。
またチャネルストッパー層14を形成する不純物としてヒ
素を用いているので、フィールド酸化等の多数の熱工程
を経ても、チャネルストッパー層14の拡散深さは浅く、
また表面濃度を高く形成することが可能になっている。
更には、少なくともCMDのソース部26において、ゲー
ト電極16に対して自己整合的にソース拡散層20及び第2
多結晶シリコン層22を形成しているため、画素サイズの
縮小化(ソース部の径の縮小化)に有利な構造が実現さ
れている。
【0030】ところで、CMD固体撮像素子の動作の最
適化のためにはMOSFETのフィールド酸化膜の膜厚
よりもCMDのゲート絶縁膜の膜厚を厚く、あるいは薄
く形成する必要があることも考えられる。次に、かかる
場合に適した本発明に係る固体撮像装置の製造方法の第
2実施例について説明する。この実施例は、請求項3及
び4記載の発明に対応するものであり、まずCMDのゲ
ート絶縁膜がMOSFET部のフィールド酸化膜よりも
薄い場合の製造方法について、図5を参照しながら説明
する。
適化のためにはMOSFETのフィールド酸化膜の膜厚
よりもCMDのゲート絶縁膜の膜厚を厚く、あるいは薄
く形成する必要があることも考えられる。次に、かかる
場合に適した本発明に係る固体撮像装置の製造方法の第
2実施例について説明する。この実施例は、請求項3及
び4記載の発明に対応するものであり、まずCMDのゲ
ート絶縁膜がMOSFET部のフィールド酸化膜よりも
薄い場合の製造方法について、図5を参照しながら説明
する。
【0031】図5の(A)において、40はCMOSFE
T部、41はCMD部を示しており、シリコン部42の表面
にパッド酸化膜43及び第1シリコンチッ化膜44を形成
し、パターニングしてCMOSFET部40の活性領域の
みにパッド酸化膜43及び第1シリコンチッ化膜44を残
す。続いて、CMD部41のゲート絶縁膜に必要な膜厚に
なるように第1フィールド酸化を行い、CMOSFET
部40にはフィールド酸化膜45を形成し、CMD部41には
フィールド酸化膜45と同じ膜厚のゲート絶縁膜46を形成
する。ここまでの工程は、フィールド酸化工程における
時間が短くなっている以外は、第1実施例と同等のプロ
セスである。続いて、LPCVD法及びホトリソグラフ
ィー法を用いて、CMD部41の表面にのみ第2シリコン
チッ化膜47を形成する。
T部、41はCMD部を示しており、シリコン部42の表面
にパッド酸化膜43及び第1シリコンチッ化膜44を形成
し、パターニングしてCMOSFET部40の活性領域の
みにパッド酸化膜43及び第1シリコンチッ化膜44を残
す。続いて、CMD部41のゲート絶縁膜に必要な膜厚に
なるように第1フィールド酸化を行い、CMOSFET
部40にはフィールド酸化膜45を形成し、CMD部41には
フィールド酸化膜45と同じ膜厚のゲート絶縁膜46を形成
する。ここまでの工程は、フィールド酸化工程における
時間が短くなっている以外は、第1実施例と同等のプロ
セスである。続いて、LPCVD法及びホトリソグラフ
ィー法を用いて、CMD部41の表面にのみ第2シリコン
チッ化膜47を形成する。
【0032】次に、図5の(B)に示すように、フィー
ルド酸化膜45が所望の厚さになるまで、第2フィールド
酸化を行う。続いて行う、第1シリコンチッ化膜44及び
第2シリコンチッ化膜47の除去工程の後の工程は、第1
実施例と同様であり、説明を省略する。
ルド酸化膜45が所望の厚さになるまで、第2フィールド
酸化を行う。続いて行う、第1シリコンチッ化膜44及び
第2シリコンチッ化膜47の除去工程の後の工程は、第1
実施例と同様であり、説明を省略する。
【0033】以上説明したプロセスの適用により、MO
SFETのフィールド酸化膜の膜厚よりも薄い膜厚のゲ
ート絶縁膜を有するCMDと、MOSFETよりなる周
辺回路とを備えた固体撮像装置を容易に製造することが
できる。
SFETのフィールド酸化膜の膜厚よりも薄い膜厚のゲ
ート絶縁膜を有するCMDと、MOSFETよりなる周
辺回路とを備えた固体撮像装置を容易に製造することが
できる。
【0034】一方、MOSFETのフィールド酸化膜45
の膜厚よりも厚い膜厚のゲート絶縁膜46を有するCMD
を形成する場合は、図6の(A)に示すように、フィー
ルド酸化を行って、CMOSFET部40にフィールド酸
化膜45を形成し、CMD部41にフィールド酸化膜45の膜
厚tと同じ膜厚tのゲート絶縁膜46を形成した後、第2
シリコンチッ化膜48を図5に示した実施例とは逆に、C
MOSFET部40の上部に形成し、次いで図6の(B)
に示すように、CMD部41のゲート絶縁膜46が所望の膜
厚t′になるまで、継続して熱酸化を行えばよい。
の膜厚よりも厚い膜厚のゲート絶縁膜46を有するCMD
を形成する場合は、図6の(A)に示すように、フィー
ルド酸化を行って、CMOSFET部40にフィールド酸
化膜45を形成し、CMD部41にフィールド酸化膜45の膜
厚tと同じ膜厚tのゲート絶縁膜46を形成した後、第2
シリコンチッ化膜48を図5に示した実施例とは逆に、C
MOSFET部40の上部に形成し、次いで図6の(B)
に示すように、CMD部41のゲート絶縁膜46が所望の膜
厚t′になるまで、継続して熱酸化を行えばよい。
【0035】この工程の適用により、最小の熱工程の追
加で、MOSFET部のフィールド酸化膜の膜厚tより
も厚い膜厚t′のゲート絶縁膜を有するCMDと、CM
OSFETが同時に形成可能となる。
加で、MOSFET部のフィールド酸化膜の膜厚tより
も厚い膜厚t′のゲート絶縁膜を有するCMDと、CM
OSFETが同時に形成可能となる。
【0036】上記各実施例においては、Nチャネル型C
MDを用いた固体撮像装置を例にとり説明を行ったが、
本発明はPチャネル型CMDを用いた固体撮像装置の製
造方法にも適用可能である。また上記各実施例では、M
OS容量の受光部を有する増幅型固体撮像素子として、
CMDを用いたものを示したが、本発明にはCMDを用
いたものに限らず、他のMOS容量の受光部を有する増
幅型固体撮像素子を用いた固体撮像装置の製造方法に適
用しても、同様な効果が得られるものである。
MDを用いた固体撮像装置を例にとり説明を行ったが、
本発明はPチャネル型CMDを用いた固体撮像装置の製
造方法にも適用可能である。また上記各実施例では、M
OS容量の受光部を有する増幅型固体撮像素子として、
CMDを用いたものを示したが、本発明にはCMDを用
いたものに限らず、他のMOS容量の受光部を有する増
幅型固体撮像素子を用いた固体撮像装置の製造方法に適
用しても、同様な効果が得られるものである。
【0037】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、CMDのようなMOS容量の受光部を
有する増幅型固体撮像素子を用いた固体撮像装置におい
て、従来のものより一層高感度のものを容易に製造する
ことができる。その結果、前記増幅型固体撮像素子を用
いた固体撮像装置の用途を大幅に広げることができる等
の効果が得られる。
本発明によれば、CMDのようなMOS容量の受光部を
有する増幅型固体撮像素子を用いた固体撮像装置におい
て、従来のものより一層高感度のものを容易に製造する
ことができる。その結果、前記増幅型固体撮像素子を用
いた固体撮像装置の用途を大幅に広げることができる等
の効果が得られる。
【0038】また各請求項記載の発明毎の効果を述べる
と次のとおりである。請求項1記載の発明によれば、M
OSFETの特性に影響を与えないで、高感度の増幅型
固体撮像素子を備えた固体撮像装置を製造することがで
きる。請求項2記載の発明によれば、プロセス工程を増
加させることなく、高感度の増幅型固体撮像素子を備え
た固体撮像装置を製造することができる。請求項3及び
4記載の発明によれば、MOSFETのフィールド酸化
膜の膜厚と異なる膜厚のゲート絶縁膜をもつ増幅型固体
撮像素子を備えた高感度の固体撮像装置を容易に製造す
ることができる。請求項5記載の発明によれば、増幅型
固体撮像素子として厚いゲート絶縁膜を有する高感度の
CMDを用いた場合においても、CMDのチャネルスト
ッパー層を良好に形成することができる。
と次のとおりである。請求項1記載の発明によれば、M
OSFETの特性に影響を与えないで、高感度の増幅型
固体撮像素子を備えた固体撮像装置を製造することがで
きる。請求項2記載の発明によれば、プロセス工程を増
加させることなく、高感度の増幅型固体撮像素子を備え
た固体撮像装置を製造することができる。請求項3及び
4記載の発明によれば、MOSFETのフィールド酸化
膜の膜厚と異なる膜厚のゲート絶縁膜をもつ増幅型固体
撮像素子を備えた高感度の固体撮像装置を容易に製造す
ることができる。請求項5記載の発明によれば、増幅型
固体撮像素子として厚いゲート絶縁膜を有する高感度の
CMDを用いた場合においても、CMDのチャネルスト
ッパー層を良好に形成することができる。
【図1】本発明に係る固体撮像装置の製造方法により製
造された固体撮像装置のCMD部の構成例を示す平面概
略図である。
造された固体撮像装置のCMD部の構成例を示す平面概
略図である。
【図2】本発明の第1実施例における各製造工程のCM
D部の断面構造を示す図である。
D部の断面構造を示す図である。
【図3】本発明の第1実施例における各製造工程のCM
Dチャネルストッパー部の断面構造を示す図である。
Dチャネルストッパー部の断面構造を示す図である。
【図4】本発明の第1実施例における各製造工程のMO
SFET部の断面構造を示す図である。
SFET部の断面構造を示す図である。
【図5】本発明の第2実施例における各製造工程のデバ
イス断面構造を示す図である。
イス断面構造を示す図である。
【図6】本発明の第3実施例における各製造工程のデバ
イス断面構造を示す図である。
イス断面構造を示す図である。
【図7】従来のCMDと周辺回路を形成するCMOSF
ETからなる固体撮像装置の構成例を示す断面図であ
る。
ETからなる固体撮像装置の構成例を示す断面図であ
る。
【図8】従来のCMDと周辺回路を形成するCMOSF
ETからなる固体撮像装置の他の構成例を示す断面図で
ある。
ETからなる固体撮像装置の他の構成例を示す断面図で
ある。
1 ソース部 2 ゲート電極 3 ドレイン領域 4 チャネルストッパー領域 11 n- シリコンチャネル層 12 パッド酸化膜 13 レジスト膜 14 チャネルストッパー層 15 CMDのゲート絶縁膜 16 ゲート電極 17 SiO2 膜 18 レジスト膜 19 SiO2 膜 20 ソース拡散層 21 ドレイン拡散層 22 第2多結晶シリコン層 23 層間絶縁膜 24 ソース電極 25 ドレイン電極 26 CMDソース部 27 CMDドレイン部 28 ウェル部 29 フィールド領域 30 アクティブ領域 31 シリコンチッ化膜 32 ゲート絶縁膜 34 ソース部 35 ドレイン部 40 CMOSFET部 41 CMD部 42 シリコン部 43 パッド酸化膜 44 第1シリコンチッ化膜 45 フィールド酸化膜 46 ゲート絶縁膜 47 第2シリコンチッ化膜 48 第2シリコンチッ化膜
Claims (5)
- 【請求項1】 MOS容量の受光部を有する増幅型固体
撮像素子と、読み出し部等の周辺回路を構成するMOS
FETとを備え、増幅型固体撮像素子の受光部のMOS
容量のゲート絶縁膜の厚さを、MOSFETのゲート絶
縁膜の厚さよりも大なるように構成した固体撮像装置の
製造方法において、前記増幅型固体撮像素子の受光部の
MOS容量のゲート絶縁膜を、前記MOSFETのゲー
ト絶縁膜よりも先に形成することを特徴とする固体撮像
装置の製造方法。 - 【請求項2】 前記増幅型固体撮像素子の受光部のMO
S容量のゲート絶縁膜を、前記MOSFETのフィール
ド酸化工程時に同時に形成することを特徴とする請求項
1記載の固体撮像装置の製造方法。 - 【請求項3】 前記MOSFETのフィールド酸化工程
時に前記増幅型固体撮像素子の受光部のMOS容量のゲ
ート絶縁膜を同時に形成したのち、前記増幅型固体撮像
素子の形成領域上にシリコンチッ化膜を形成し,次いで
第2フィールド酸化工程を行って前記MOSFETのフ
ィールド酸化膜の膜厚を増加させたのち、前記シリコン
チッ化膜を除去し、次いで前記MOSFETのゲート絶
縁膜を形成することを特徴とする請求項2記載の固体撮
像装置の製造方法。 - 【請求項4】 前記MOSFETのフィールド酸化工程
時に前記増幅型固体撮像素子の受光部のMOS容量のゲ
ート絶縁膜を同時に形成したのち、前記MOSFETの
形成領域上にシリコンチッ化膜を形成し,次いで第2フ
ィールド酸化工程を行って前記増幅型固体撮像素子の受
光部のMOS容量のゲート絶縁膜の膜厚を増加させたの
ち、前記シリコンチッ化膜を除去し、次いで前記MOS
FETのゲート絶縁膜を形成することを特徴とする請求
項2記載の固体撮像装置の製造方法。 - 【請求項5】 前記増幅型固体撮像素子として電荷変調
素子を用い、前記MOSFETのフィールド酸化工程前
に前記電荷変調素子のゲートコンタクトを含むチャネル
ストッパー領域の半導体表面にチャネルストッパー層を
形成することを特徴とする請求項1〜4のいずれか1項
に記載の固体撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6068967A JPH07254691A (ja) | 1994-03-15 | 1994-03-15 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6068967A JPH07254691A (ja) | 1994-03-15 | 1994-03-15 | 固体撮像装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07254691A true JPH07254691A (ja) | 1995-10-03 |
Family
ID=13388960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6068967A Withdrawn JPH07254691A (ja) | 1994-03-15 | 1994-03-15 | 固体撮像装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07254691A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093525A (ja) * | 2003-09-12 | 2005-04-07 | Canon Inc | 光電変換装置及びその製造方法 |
WO2017081847A1 (ja) * | 2015-11-12 | 2017-05-18 | パナソニックIpマネジメント株式会社 | 光検出装置 |
-
1994
- 1994-03-15 JP JP6068967A patent/JPH07254691A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093525A (ja) * | 2003-09-12 | 2005-04-07 | Canon Inc | 光電変換装置及びその製造方法 |
JP4510414B2 (ja) * | 2003-09-12 | 2010-07-21 | キヤノン株式会社 | 光電変換装置 |
WO2017081847A1 (ja) * | 2015-11-12 | 2017-05-18 | パナソニックIpマネジメント株式会社 | 光検出装置 |
JP6176583B1 (ja) * | 2015-11-12 | 2017-08-09 | パナソニックIpマネジメント株式会社 | 光検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
US5432364A (en) | Output circuit device for charge transfer element | |
JP3214432B2 (ja) | 固体撮像装置の製造方法 | |
JP2002170941A (ja) | 半導体装置及びその製造方法 | |
JPH06326273A (ja) | 半導体記憶装置 | |
JP3502509B2 (ja) | Cmos構造を備えた集積回路及びその製造方法 | |
JPH07254691A (ja) | 固体撮像装置の製造方法 | |
JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
US5482889A (en) | Method for producing of semiconductor device having of channel stopper under field insulating layer | |
JPH0697435A (ja) | Mos型半導体装置 | |
JP2507066B2 (ja) | 電荷転送素子およびその製造方法 | |
JPS63115361A (ja) | 薄膜半導体装置 | |
JP3320495B2 (ja) | 固体撮像装置 | |
JPS61134058A (ja) | 半導体装置の製造方法 | |
JP3173046B2 (ja) | 半導体記憶装置の製造方法 | |
KR20050011963A (ko) | 시모스 이미지센서의 실리사이드막 형성방법 | |
JP3191313B2 (ja) | 半導体装置の製造方法 | |
JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 | |
JPH03248538A (ja) | 電荷結合素子及びその製造方法 | |
JPS61125165A (ja) | 半導体装置の製造方法 | |
JPH05114617A (ja) | 電荷結合素子 | |
JPH09148564A (ja) | 半導体装置およびその製造方法 | |
JPH08191135A (ja) | 半導体装置及びその製造方法 | |
JPH04322459A (ja) | 半導体記憶装置およびその製造方法 | |
JPH022682A (ja) | 溝堀りゲート型mos fetの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |