JP2005093525A - 光電変換装置及びその製造方法 - Google Patents
光電変換装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005093525A JP2005093525A JP2003321533A JP2003321533A JP2005093525A JP 2005093525 A JP2005093525 A JP 2005093525A JP 2003321533 A JP2003321533 A JP 2003321533A JP 2003321533 A JP2003321533 A JP 2003321533A JP 2005093525 A JP2005093525 A JP 2005093525A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- substrate
- buried layer
- well
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- -1 E12 ions Chemical class 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】 フォトダイオードのアノード又はカソードの一部に埋め込み層を有した、センサ構造を持つＣＣＤやＣＭＯＳセンサ等の光電変換装置において、その埋め込み層と同一導電型のウエルを周辺回路に配置可能とし、且つ、各々のウエル電位を独立制御する。
【解決手段】 特定導電型基体１０１上全面に、前記基体１０１の導電型と反対導電型の埋め込み層１０２及び前記基体１０１と同一導電型のエピタキシャル層１０３が配置され、前記エピタキシャル層１０３の一部に、前記基体１０１と反対導電型のウエル１０６が存在する構造の光電変換装置において、前記ウエル１０６下部と前記埋め込み層１０２との間に、前記エピタキシャル層１０３よりも高濃度で、基体１０１と同一導電型のウエル分離用埋め込み層１０８を配置した。
【選択図】 図１
【解決手段】 特定導電型基体１０１上全面に、前記基体１０１の導電型と反対導電型の埋め込み層１０２及び前記基体１０１と同一導電型のエピタキシャル層１０３が配置され、前記エピタキシャル層１０３の一部に、前記基体１０１と反対導電型のウエル１０６が存在する構造の光電変換装置において、前記ウエル１０６下部と前記埋め込み層１０２との間に、前記エピタキシャル層１０３よりも高濃度で、基体１０１と同一導電型のウエル分離用埋め込み層１０８を配置した。
【選択図】 図１
Description
本発明は、デジタルカメラ等の撮像素子として用いられる光電変換装置及びその製造方法に関する。該光電変換装置は、フォトダイオードのアノードもしくはカソードの一部に埋め込み層を有した、センサ構造を持つＣＣＤやＣＭＯＳセンサ等の半導体装置である。
従来の技術で、ＣＣＤやＣＭＯＳセンサのフォトダイオードに埋め込み層を有する光電変換装置がある。
図４は、従来の光電変換装置のフォトダイオード部分の断面構造を示す概念図である。
４０１がＳｉ等の半導体基体（一例としてＮ型）、４０２がフォトダイオード下部を規定する埋め込み層（一例としてＰ型）、４０３がエピタキシャル層（一例としてＮ型）、４０４がフォトダイオードの横方向の感光領域を規定する、障壁用の拡散層（一例としてＰ型）、４０５がフォトダイオードの電荷蓄積拡散層（一例としてＮ型）である。
ＣＣＤとＣＭＯＳセンサで、フォトダイオード構造に関しては、同一の構成要件で考えることができる。この構造の場合は、埋め込み層４０２と、障壁拡散層４０４で、囲まれた領域が、個々のセンサの感光領域になる。この構造で、センサの分光感度を決定するのはエピタキシャル層４０３の材料特性と、埋め込み層４０２の表面からの位置及び濃度分布である。埋め込み層４０２がＳｉの場合、分光感度を人間の可視光に合わせようとした場合、埋め込み層４０２の不純物濃度ピークは、表面から３μｍ以上の深さにあることが望ましい。
この時、考慮すべきことは、この埋め込み層４０２の形成方法である。公知の技術として、埋め込み層４０２の形成後に、エピタキシャル層４０３を形成する方法（例えば、特許文献１参照）と、エピタキシャル層４０３を形成した後に、高エネルギーのイオン注入法を用いて埋め込み層４０２を、後で形成する方法（例えば、特許文献２参照）がある。基体４０１表面の全面に、埋め込み層を形成する場合は、どちらの方法も問題はないが、一部に埋め込み層４０２を形成しようとすると、前者の場合、フォトリソグラフィ法等のパターニングが必要である。また、後者の場合は、イオン打ち込みに対するマスクが、極度に厚い物が必要になる。
特開２０００−２３２２１４号公報（第５，６頁、第２図）
特開平９−２４６５１４号公報（段落００７３、第２図）
以上の前提がある中で、センサ周辺部に、ＭＯＳトランジスタ等による、駆動回路を同一基体に配置することを考える。ＣＭＯＳセンサは当然のことだが、ＣＣＤにおいても、ＮＭＯＳ、ＰＭＯＳの両方が、周辺部に配置できることが、望ましい。
前述のように、工程数を増加させないことを前提とすると、埋め込み層４０２は基体４０１の表面全体に広がっている構成になり、すなわちＭＯＳトランジスタを配置しようとする場所の下部にも埋め込み層４０２が、存在することになる。ここで、一例として、基体４０１とエピタキシャル層４０３がＮ型、埋め込み層４０２がＰ型である場合を考える。
周辺回路部で、Ｎ型のウエルとＰ型のウエルの両方を配置すると、Ｎ型のウエルは、エピタキシャル層４０３を通じて、電気的につながり、同電位となる。ところがＰ型のウエルは、接合分離状態にあり、電気的には独立で、個別に制御できる可能性がある。
完全な電気的分離を確保するためには、下部埋め込み層４０２との間の構造形成が最も重要な問題である。Ｐ型のウエルと、埋め込み層４０２がつながっている場合、埋め込み層４０２を通じて、複数のＰ型ウエルは同電位になってしまう。このことは、ＣＭＯＳで周辺回路を組む場合、回路の自由度を制限し、望ましいことではない。
前述のように、埋め込み層４０２を、基体４０１全面ではなく、周辺回路部分を除いた構成で作製すれば、Ｐ型のウエルの分離問題は容易になるが、工程が増加するか、マスク問題が発生するなど、何れにせよ埋め込み層４０２のパターニングに関する問題は無くならない。
更に、例え、Ｐ型のウエルが、直接埋め込み層４０２に連結しなくても、エピタキシャル層４０３の不純物濃度は、高々、１Ｅ１５（１×１０15）／ｃｍ3オーダー以下なので、埋め込み層４０２−エピタキシャル層４０３−Ｐ型のウエルの寄生バイポーラ構造の中で、Ｐ型のウエルの電気的分離を確保するのは、困難である。
以上の事情は、導電型を全て反対にした場合でも、同様である。
そこで、本発明は、フォトダイオードのアノード又はカソードの一部に埋め込み層を有した、センサ構造を持つＣＣＤやＣＭＯＳセンサ等の光電変換装置において、その埋め込み層と同一導電型のウエルを周辺回路に配置可能とし、且つ、各々のウエル電位を独立制御できることを目的としている。
上記の問題点を解決するため、本発明では、基体全面に延在している埋め込み層とウエルの間の領域に、エピタキシャル層と同一導電型で、且つエピタキシャル層より高濃度のウエル分離用埋め込み層を挿入することを考案した。また、その手法として、ウエル形成時のレジストマスクをそのまま利用して、ウエル下面に自己整合的（self-alignment）に、特別なリソグラフィ工程を増やさずに、形成する製造方法を同時に確立した。
そこで、本発明の光電変換装置は、特定導電型半導体基体上全面に、前記基体の導電型と反対導電型の埋め込み層及び前記基体と同一導電型のエピタキシャル層が配置され、前記エピタキシャル層の一部に、前記基体と反対導電型のウエルが存在する構造の光電変換装置において、前記ウエル下部と前記埋め込み層との間に、前記エピタキシャル層よりも高濃度で、前記基体と同一導電型のウエル分離用埋め込み層を配置したことを特徴とする。
また、本発明の光電変換装置は、特定導電型半導体基体上全面に、前記基体の導電型と反対導電型の埋め込み層及び前記基体と同一導電型のエピタキシャル層が配置され、前記エピタキシャル層の一部に、前記基体と反対導電型のウエルが間隔を置いて存在する構造の光電変換装置において、前記ウエル下部と前記埋め込み層との間に、前記エピタキシャル層よりも高濃度で、前記基体と同一導電型のウエル分離用埋め込み層を配置し、前記間隔を置いて存在する反対導電型のウエルに対応して、フォトダイオード及びＭＯＳＦＥＴを隣接して形成したことを特徴とする。
本発明の光電変換装置の製造方法は、特定導電型半導体基体上全面に、前記基体の導電型と反対導電型の埋め込み層を形成した後、前記基体と同一導電型のエピタキシャル層を堆積させ、前記エピタキシャル層の一部に、前記基体と反対導電型のウエルを形成し、前記ウエル下部に、イオン注入法にて前記エピタキシャル層よりも高濃度で、前記基体と同一導電型のウエル分離用埋め込み層を形成したことを特徴とする。
特に、特定導電型半導体基体上全面に、前記基体の導電型と反対導電型の埋め込み層を形成する際、前記基体上全面に、前記基体に緩衝膜を形成後にイオン注入法にて前記基体の導電型と反対導電型の埋め込み層を形成し、前記緩衝膜を除去したことを特徴とする。
また、本発明の光電変換装置の製造方法は、特定導電型半導体基体上全面に、前記基体と同一導電型のエピタキシャル層を堆積させ、前記基体の導電型と反対導電型の埋め込み層をイオン注入法にて形成した後、前記エピタキシャル層の一部に、前記基体と反対導電型のウエルを形成し、前記ウエル下部に、イオン注入法にて前記エピタキシャル層よりも高濃度で、前記基体と同一導電型のウエル分離用埋め込み層を形成したことを特徴とする。
本発明の光電変換装置により、フォトダイオードと、その駆動回路を同一基体に組み込む時に、フォトダイオード下部を規定する埋め込み層が、周辺駆動回路部分に延在していても、埋め込み層の上部にある、同一導電型のウエルと電気的分離を可能にすることができる。簡単な工程で周辺回路を容易に組み込むことが可能となった。
また、本発明の光電変換装置の製造方法では、ウエル下部に基体と同一導電型のウエル分離用埋め込み層を配置する際、高エネルギーイオン注入法を用いた場合、特別なフォトマスクの追加無しに、所定の位置に形成することができる。
次に、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の第１実施例における光電変換装置の断面構造を示す概念図である。
ここで、１０１はＳｉ等の半導体基体（一例としてＮ型）、１０２は基体全面に延在する埋め込み層（一例としてＰ型）、１０３は基体１０１と同一導電型のエピタキシャル層、１０６は埋め込み層１０２と同一導電型のウエル、１０７は基体１０１と同一導電型のウエルである。１０８が本発明の本質である、ウエル１０６と埋め込み層１０２の間の位置に挿入された、エピタキシャル層１０３と同一導電型のウエル分離用埋め込み層である。この、埋め込み層１０８の濃度をエピタキシャル層１０３の濃度より、十分高く設定し、且つ、ウエル１０６下面全面に配置することによって、ウエル１０６と埋め込み層１０２との間の電気的な分離を取ることが可能になる。
以下に、本発明による第１実施例の作製工程を説明する。
図２は、本発明の第１実施例における光電変換装置の各作製工程途中での断面構造を示す概念図である。
最初にＳｉ基体２０１を準備する。その比抵抗は１５Ω・ｃｍで、Ｎ型の導電性を持つ物である。埋め込み層２０２を形成するために、まず、緩衝膜として、熱酸化法によって、ＳｉＯ2膜を１５０Å成長させる。次に、イオン注入法によって、ホウ素を８Ｅ１３ｉｏｎｓ／ｃｍ2のドーズ量、及び６０ＫｅＶの加速電圧で、Ｓｉ基体２０１表面全体に打ち込む。次にこのイオンを活性化するために、９００℃３０分の熱処理を、窒素雰囲気中で行う。この後、緩衝膜のＳｉＯ2をフッ酸にて除去すれば、埋め込み層２０２が形成される。（図２−（ａ）参照）
次に、ＳｉＨＣl3を用いたＣＶＤ法にて、Ｓｉ基体２０１表面に、Ｓｉのエピタキシャル層２０３を成長させる。本実施例では、センサの分光感度を鑑み、厚さ４μｍ、比抵抗１０Ω・ｃｍでＮ型の物を成長させた。（図２−（ｂ）参照）
本実施例とは別に、基体２０１に、直接エピタキシャル層２０３を堆積させ、しかる後に、高エネルギーイオン注入法等の手法を用いて、埋め込み層２０２を形成しても、図２−（ｂ）のような構造体を形成することは、可能である。
次に、ＳｉＨＣl3を用いたＣＶＤ法にて、Ｓｉ基体２０１表面に、Ｓｉのエピタキシャル層２０３を成長させる。本実施例では、センサの分光感度を鑑み、厚さ４μｍ、比抵抗１０Ω・ｃｍでＮ型の物を成長させた。（図２−（ｂ）参照）
本実施例とは別に、基体２０１に、直接エピタキシャル層２０３を堆積させ、しかる後に、高エネルギーイオン注入法等の手法を用いて、埋め込み層２０２を形成しても、図２−（ｂ）のような構造体を形成することは、可能である。
次に、エピタキシャル層２０３の一部に、フォトリソグラフィ法によって、Ｎ型のウエル２０７の領域を規定し、その領域にリン及びホウ素を、イオン注入法にて打ち込んだ。本実施例での打ち込み条件は次のとおりである。まず、リンを６Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び３６０ＫｅＶの加速電圧で、最も深い領域に打ち込み、中間領域には、リンを４Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び１８０ＫｅＶで打ち込み、最表面には、ホウ素を３．８Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び３５ＫｅＶの加速電圧で打ち込んだ。最表面に打ち込んだホウ素は、このＮ型のウエル領域にこの後、作り込むＰＭＯＳトランジスタのチャネル領域の一部を兼ねている。（図２−（ｃ）参照）
次に、エピタキシャル層２０３のＮ型のウエル２０７を形成しなかった領域の一部に、フォトリソグラフィ法によって、Ｐ型のウエル２０６の領域をレジスト２０９にて規定する。ここで、まず、Ｐ型のウエルを形成するための、ホウ素を、以下の３段階にて打ち込む。最も深い領域には、３Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び２５０ＫｅＶの加速電圧で、中間領域には、２．５Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び１２５ＫｅＶの加速電圧で、最表面には、３．８Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び３５ＫｅＶの加速電圧で、ホウ素を打ち込む。
次に、エピタキシャル層２０３のＮ型のウエル２０７を形成しなかった領域の一部に、フォトリソグラフィ法によって、Ｐ型のウエル２０６の領域をレジスト２０９にて規定する。ここで、まず、Ｐ型のウエルを形成するための、ホウ素を、以下の３段階にて打ち込む。最も深い領域には、３Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び２５０ＫｅＶの加速電圧で、中間領域には、２．５Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び１２５ＫｅＶの加速電圧で、最表面には、３．８Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び３５ＫｅＶの加速電圧で、ホウ素を打ち込む。
ここで、レジストを剥離せず、上記イオン注入法に連続してリンを１Ｅ１２ｉｏｎｓ／ｃｍ2のドーズ量及び１．２ＭｅＶの加速電圧で打ち込めば、Ｐ型のウエル２０６の直下に、自己整合的にＮ型のウエル分離用埋め込み層２０８を形成することができる。（図２−（ｄ）参照）
この後、レジスト２０９を除去すれば、図１のような、構造体を作ることができる。
この後、レジスト２０９を除去すれば、図１のような、構造体を作ることができる。
上記、実施例の場合では、Ｎ型のウエル分離用埋め込み層２０８のピーク濃度は、１Ｅ１６／ｃｍ3以上の値を取ることができ、エピタキシャル層２０３の濃度の２桁以上大きな値になる。
このことによって、Ｐ型の埋め込み層２０２とＰ型のウエル２０６との間に十分な電気的分離が取れるようになった。
上記、構造形成後、公知の技術にて、フォトダイオード、及びＭＯＳトランジスタを形成すれば、ＭＯＳ型光電変換装置を単一基体の中に作り込むことができる。この時、特別なリソグラフィ工程は追加しておらず、リンのイオン注入工程の追加だけで、図１の構造体を形成している。
また、後工程でＣＣＤを形成しても、図１の構造、及び図２に示す実施例の工程フローは有効で、ＭＯＳ回路を集積化した、ＣＣＤに対しても、有用な役割を果たす。
また、本発明の第２実施例は、フォトダイオード部と、周辺ＮＭＯＳのＰ型のウエルを電気的に分離して形成した例である。
図３は、本発明の第２実施例における光電変換装置のフォトダイオード部分と周辺ＭＯＳＦＥＴ部分の断面構造を示す概念図である。
図３において、３０１は半導体基体、３０２は基体全面に延在する埋め込み層、３０３はエピタキシャル層、３０４はフォトダイオードの障壁拡散層、３０５はフォトダイオードの電荷蓄積拡散層、３０６は半導体基体と反対導電型のウエル、３０７は半導体基体と同一導電型のウエル、３０８は半導体基体と同一導電型のウエル分離用埋め込み層、３０９はＮＭＯＳのゲート電極、３１０は半導体基体と同一導電型のソース−ドレイン領域である。
１０１，２０１，３０１，４０１ 半導体基体
１０２，２０２，３０２，４０２ 半導体基体全面に延在する埋め込み層
１０３，２０３，３０３，４０３ エピタキシャル層
３０４，４０４ フォトダイオードの障壁拡散層
３０５，４０５ フォトダイオードの電荷蓄積拡散層
１０６，２０６，３０６ 半導体基体と反対導電型のウエル
１０７，２０７，３０７ 半導体基体と同一導電型のウエル
１０８，２０８，３０８ 半導体基体と同一導電型のウエル分離用埋め込み層
３０９ ＭＯＳＦＥＴのゲート電極
３１０ ソース−ドレイン領域
１０２，２０２，３０２，４０２ 半導体基体全面に延在する埋め込み層
１０３，２０３，３０３，４０３ エピタキシャル層
３０４，４０４ フォトダイオードの障壁拡散層
３０５，４０５ フォトダイオードの電荷蓄積拡散層
１０６，２０６，３０６ 半導体基体と反対導電型のウエル
１０７，２０７，３０７ 半導体基体と同一導電型のウエル
１０８，２０８，３０８ 半導体基体と同一導電型のウエル分離用埋め込み層
３０９ ＭＯＳＦＥＴのゲート電極
３１０ ソース−ドレイン領域
Claims (5)
- 特定導電型半導体基体上全面に、前記基体の導電型と反対導電型の埋め込み層及び前記基体と同一導電型のエピタキシャル層が配置され、前記エピタキシャル層の一部に、前記基体と反対導電型のウエルが存在する構造の光電変換装置において、
前記ウエル下部と前記埋め込み層との間に、前記エピタキシャル層よりも高濃度で、前記基体と同一導電型のウエル分離用埋め込み層を配置したことを特徴とする光電変換装置。 - 特定導電型半導体基体上全面に、前記基体の導電型と反対導電型の埋め込み層及び前記基体と同一導電型のエピタキシャル層が配置され、前記エピタキシャル層の一部に、前記基体と反対導電型のウエルが間隔を置いて存在する構造の光電変換装置において、
前記ウエル下部と前記埋め込み層との間に、前記エピタキシャル層よりも高濃度で、前記基体と同一導電型のウエル分離用埋め込み層を配置し、
前記間隔を置いて存在する反対導電型のウエルに対応して、フォトダイオード及びＭＯＳＦＥＴを隣接して形成したことを特徴とする光電変換装置。 - 特定導電型半導体基体上全面に、前記基体の導電型と反対導電型の埋め込み層を形成した後、前記基体と同一導電型のエピタキシャル層を堆積させ、前記エピタキシャル層の一部に、前記基体と反対導電型のウエルを形成し、前記ウエル下部に、イオン注入法にて前記エピタキシャル層よりも高濃度で、前記基体と同一導電型のウエル分離用埋め込み層を形成したことを特徴とする光電変換装置の製造方法。
- 特定導電型半導体基体上全面に、前記基体の導電型と反対導電型の埋め込み層を形成する際、前記基体上全面に、前記基体に緩衝膜を形成後にイオン注入法にて前記基体の導電型と反対導電型の埋め込み層を形成し、前記緩衝膜を除去したことを特徴とする請求項３に記載の光電変換装置の製造方法。
- 特定導電型半導体基体上全面に、前記基体と同一導電型のエピタキシャル層を堆積させ、前記基体の導電型と反対導電型の埋め込み層をイオン注入法にて形成した後、前記エピタキシャル層の一部に、前記基体と反対導電型のウエルを形成し、前記ウエル下部に、イオン注入法にて前記エピタキシャル層よりも高濃度で、前記基体と同一導電型のウエル分離用埋め込み層を形成したことを特徴とする光電変換装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003321533A JP4510414B2 (ja) | 2003-09-12 | 2003-09-12 | 光電変換装置 |
| US10/937,382 US7247899B2 (en) | 2003-09-12 | 2004-09-10 | Semiconductor device, photoelectric conversion device and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003321533A JP4510414B2 (ja) | 2003-09-12 | 2003-09-12 | 光電変換装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005093525A true JP2005093525A (ja) | 2005-04-07 |
| JP2005093525A5 JP2005093525A5 (ja) | 2006-10-26 |
| JP4510414B2 JP4510414B2 (ja) | 2010-07-21 |
Family
ID=34269957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003321533A Expired - Fee Related JP4510414B2 (ja) | 2003-09-12 | 2003-09-12 | 光電変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7247899B2 (ja) |
| JP (1) | JP4510414B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134581A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Corp | 固体撮像装置 |
| JP2015076453A (ja) * | 2013-10-07 | 2015-04-20 | キヤノン株式会社 | 固体撮像装置、その製造方法及び撮像システム |
| JP2018139328A (ja) * | 2018-06-05 | 2018-09-06 | キヤノン株式会社 | 固体撮像装置および撮像システム |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8513753B1 (en) * | 2004-09-14 | 2013-08-20 | Cypress Semiconductor Corporation | Photodiode having a buried well region |
| JP4667030B2 (ja) * | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 固体撮像装置用の半導体基板とその製造方法 |
| JP5272281B2 (ja) * | 2005-09-22 | 2013-08-28 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びにカメラ |
| KR101565750B1 (ko) | 2009-04-10 | 2015-11-05 | 삼성전자 주식회사 | 고감도 이미지 센서 |
| CN102479793B (zh) * | 2010-11-29 | 2014-01-15 | 格科微电子（上海）有限公司 | Cmos图像传感器及其制造方法 |
| JP5971565B2 (ja) * | 2011-06-22 | 2016-08-17 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214666A (ja) * | 1990-01-19 | 1991-09-19 | Toshiba Corp | 電荷転送デバイスを含む半導体装置およびその製造方法 |
| JPH06205158A (ja) * | 1993-01-01 | 1994-07-22 | Canon Inc | 固体撮像装置 |
| JPH07254691A (ja) * | 1994-03-15 | 1995-10-03 | Olympus Optical Co Ltd | 固体撮像装置の製造方法 |
| JPH09246514A (ja) * | 1996-03-12 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
| JP2000150848A (ja) * | 1998-11-09 | 2000-05-30 | Toshiba Corp | 固体撮像装置 |
| JP2000232214A (ja) * | 1999-02-12 | 2000-08-22 | Nikon Corp | 半導体集積回路および固体撮像素子 |
| JP2002203954A (ja) * | 2000-10-31 | 2002-07-19 | Sharp Corp | 回路内蔵受光素子 |
| JP2002231917A (ja) * | 2001-02-05 | 2002-08-16 | Hamamatsu Photonics Kk | 半導体光検出装置 |
| JP2002353146A (ja) * | 2001-05-23 | 2002-12-06 | Sony Corp | 半導体基板の製造装置およびそれによる半導体基板を使用する半導体装置の製造方法 |
| JP2003142672A (ja) * | 2001-10-31 | 2003-05-16 | Mitsubishi Electric Corp | 固体イメージセンサ及び固体イメージセンサの製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07109860B2 (ja) * | 1990-01-19 | 1995-11-22 | 株式会社東芝 | 電荷転送デバイスを含む半導体装置およびその製造方法 |
| US5260228A (en) * | 1990-01-19 | 1993-11-09 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device having a charge transfer device, MOSFETs, and bipolar transistors |
| JPH04176171A (ja) | 1990-11-07 | 1992-06-23 | Sharp Corp | 固体撮像装置 |
| US5248624A (en) * | 1991-08-23 | 1993-09-28 | Exar Corporation | Method of making isolated vertical pnp transistor in a complementary bicmos process with eeprom memory |
| JPH05226627A (ja) * | 1992-02-10 | 1993-09-03 | Sharp Corp | 半導体装置 |
| US5302534A (en) * | 1992-03-02 | 1994-04-12 | Motorola, Inc. | Forming a vertical PNP transistor |
| JP3252432B2 (ja) | 1992-03-19 | 2002-02-04 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US5534069A (en) * | 1992-07-23 | 1996-07-09 | Canon Kabushiki Kaisha | Method of treating active material |
| KR100192954B1 (ko) * | 1996-07-18 | 1999-06-15 | 김광호 | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 |
| EP0883187A1 (en) * | 1997-06-04 | 1998-12-09 | Interuniversitair Micro-Elektronica Centrum Vzw | A detector for electromagnetic radiation, pixel structure with high sensitivity using such detector and method of manufacturing such detector |
| JP4419238B2 (ja) * | 1999-12-27 | 2010-02-24 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| KR100867574B1 (ko) * | 2002-05-09 | 2008-11-10 | 페어차일드코리아반도체 주식회사 | 고전압 디바이스 및 그 제조방법 |
| US7110028B1 (en) * | 2002-08-13 | 2006-09-19 | Foveon, Inc. | Electronic shutter using buried layers and active pixel sensor and array employing same |
-
2003
- 2003-09-12 JP JP2003321533A patent/JP4510414B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-10 US US10/937,382 patent/US7247899B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214666A (ja) * | 1990-01-19 | 1991-09-19 | Toshiba Corp | 電荷転送デバイスを含む半導体装置およびその製造方法 |
| JPH06205158A (ja) * | 1993-01-01 | 1994-07-22 | Canon Inc | 固体撮像装置 |
| JPH07254691A (ja) * | 1994-03-15 | 1995-10-03 | Olympus Optical Co Ltd | 固体撮像装置の製造方法 |
| JPH09246514A (ja) * | 1996-03-12 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
| JP2000150848A (ja) * | 1998-11-09 | 2000-05-30 | Toshiba Corp | 固体撮像装置 |
| JP2000232214A (ja) * | 1999-02-12 | 2000-08-22 | Nikon Corp | 半導体集積回路および固体撮像素子 |
| JP2002203954A (ja) * | 2000-10-31 | 2002-07-19 | Sharp Corp | 回路内蔵受光素子 |
| JP2002231917A (ja) * | 2001-02-05 | 2002-08-16 | Hamamatsu Photonics Kk | 半導体光検出装置 |
| JP2002353146A (ja) * | 2001-05-23 | 2002-12-06 | Sony Corp | 半導体基板の製造装置およびそれによる半導体基板を使用する半導体装置の製造方法 |
| JP2003142672A (ja) * | 2001-10-31 | 2003-05-16 | Mitsubishi Electric Corp | 固体イメージセンサ及び固体イメージセンサの製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134581A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Corp | 固体撮像装置 |
| JP4679340B2 (ja) * | 2005-11-11 | 2011-04-27 | 株式会社東芝 | 固体撮像装置 |
| JP2015076453A (ja) * | 2013-10-07 | 2015-04-20 | キヤノン株式会社 | 固体撮像装置、その製造方法及び撮像システム |
| US9761618B2 (en) | 2013-10-07 | 2017-09-12 | Canon Kabushiki Kaisha | Solid-state imaging apparatus, method for manufacturing the same, and imaging system |
| US9947702B2 (en) | 2013-10-07 | 2018-04-17 | Canon Kabushiki Kaisha | Solid-state imaging apparatus, method for manufacturing the same, and imaging system |
| US10217780B2 (en) | 2013-10-07 | 2019-02-26 | Canon Kabushiki Kaisha | Solid-state imaging apparatus, method for manufacturing the same, and imaging system |
| JP2018139328A (ja) * | 2018-06-05 | 2018-09-06 | キヤノン株式会社 | 固体撮像装置および撮像システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4510414B2 (ja) | 2010-07-21 |
| US20050056905A1 (en) | 2005-03-17 |
| US7247899B2 (en) | 2007-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432887B1 (ko) | 다중격리구조를 갖는 반도체 소자 및 그 제조방법 | |
| JP2004241613A (ja) | 半導体装置 | |
| JP4510414B2 (ja) | 光電変換装置 | |
| JP2007158188A (ja) | 半導体装置及びその製造方法 | |
| JPH0824144B2 (ja) | 半導体装置の製造方法 | |
| JP2745228B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009130021A (ja) | 横型ｍｏｓトランジスタ及びその製造方法 | |
| JP2949745B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP4166031B2 (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JPH08316335A (ja) | 半導体装置およびその製造方法 | |
| JP4147829B2 (ja) | 固体撮像装置の製造方法 | |
| JP2003303959A (ja) | 縦型ｍｏｓ半導体装置およびその製造方法 | |
| JP6668600B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2003303964A (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| JP3252557B2 (ja) | ウェルインウェル構造を有する半導体装置の製造方法 | |
| JP4118196B2 (ja) | 半導体素子、その製造方法および半導体装置 | |
| JP2611450B2 (ja) | 半導体集積回路及びその製造方法 | |
| JP2006210563A (ja) | 半導体装置 | |
| JP2006190986A (ja) | 半導体素子とその製造方法 | |
| US6730569B2 (en) | Field effect transistor with improved isolation structures | |
| JP2006040907A (ja) | 半導体装置とその製造方法 | |
| JP2004186463A (ja) | 半導体装置およびその製造方法 | |
| JPH02268463A (ja) | 複合型半導体素子 | |
| JP2808901B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090326 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |