JPH06196679A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JPH06196679A JPH06196679A JP4357932A JP35793292A JPH06196679A JP H06196679 A JPH06196679 A JP H06196679A JP 4357932 A JP4357932 A JP 4357932A JP 35793292 A JP35793292 A JP 35793292A JP H06196679 A JPH06196679 A JP H06196679A
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- solid
- polysilicon
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ソース電極部のコンタクト抵抗及び寄生抵抗
並びにそれらのばらつきを低減し、ＦＰＮを低減化した
微細化可能な固体撮像装置及びその製造方法を提供す
る。 【構成】 Ｎ- 型チャネル層２を形成したＰ- 型半導体
基板１上にゲート酸化膜３を介してゲート電極４を形成
し、全面にシリコン酸化膜５を形成する。そして、ソー
ス領域にゲート電極４とのセルフアラインによりコンタ
クト11を形成し、Ｎ+ 型不純物を含んだポリシリコン膜
12を設けて熱拡散によりソース拡散層13を形成し、ポリ
シリコン膜12上にシリサイド膜等の低抵抗膜14を成膜し
てソース電極部15を形成する。更に絶縁膜16を堆積し金
属電極18を形成して固体撮像装置を構成する。
並びにそれらのばらつきを低減し、ＦＰＮを低減化した
微細化可能な固体撮像装置及びその製造方法を提供す
る。 【構成】 Ｎ- 型チャネル層２を形成したＰ- 型半導体
基板１上にゲート酸化膜３を介してゲート電極４を形成
し、全面にシリコン酸化膜５を形成する。そして、ソー
ス領域にゲート電極４とのセルフアラインによりコンタ
クト11を形成し、Ｎ+ 型不純物を含んだポリシリコン膜
12を設けて熱拡散によりソース拡散層13を形成し、ポリ
シリコン膜12上にシリサイド膜等の低抵抗膜14を成膜し
てソース電極部15を形成する。更に絶縁膜16を堆積し金
属電極18を形成して固体撮像装置を構成する。
Description
【０００１】
【産業上の利用分野】この発明は、電荷変調素子（Char
ge Modulation Device：以下ＣＭＤと略称する）を受光
素子として用いた固体撮像装置及びその製造方法に関す
る。
ge Modulation Device：以下ＣＭＤと略称する）を受光
素子として用いた固体撮像装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、ＭＩＳ型受光・蓄積部を有する受
光素子からなる固体撮像装置は、種々の構成のものが提
案されている。例えば、特開昭６１−８４０５９号公報
には、ＭＩＳ型受光・蓄積部を有し且つ内部増幅機能を
有するＣＭＤを受光素子として用いた固体撮像装置が開
示されている。
光素子からなる固体撮像装置は、種々の構成のものが提
案されている。例えば、特開昭６１−８４０５９号公報
には、ＭＩＳ型受光・蓄積部を有し且つ内部増幅機能を
有するＣＭＤを受光素子として用いた固体撮像装置が開
示されている。
【０００３】次に、従来のＭＩＳ型構造のＣＭＤ受光素
子を用いた固体撮像装置について説明する。図８は、本
件出願人が先に提案した既知のＣＭＤを受光素子として
用いた固体撮像装置の一画素部分の構成を示す断面図で
ある。図８において、101 はＰ- 型半導体基板で、102
は該半導体基板101 上にエピタキシャル法等により成長
したＮ- 型エピタキシャル層からなるＮ- 型チャネル層
である。103 は該Ｎ-型チャネル層102 の表面に形成し
たゲート酸化膜で、該ゲート酸化膜103 の厚さは200 〜
1500Åである。104 はゲート酸化膜103 上に形成したゲ
ート電極で、例えばポリシリコン等で約1000Å以下の膜
厚で形成されている。105 はゲート電極104 の表面全体
に形成されたシリコン酸化膜である。106 ，107 は、そ
れぞれＮ+ 型ソース拡散層とＮ+ 型ドレイン拡散層で、
上記表面全体にシリコン酸化膜105 が形成されたゲート
電極104 に対して、自己整合的に形成されている。108
はＮ+ 型ソース拡散層106 上に形成されたソース電極で
ある。
子を用いた固体撮像装置について説明する。図８は、本
件出願人が先に提案した既知のＣＭＤを受光素子として
用いた固体撮像装置の一画素部分の構成を示す断面図で
ある。図８において、101 はＰ- 型半導体基板で、102
は該半導体基板101 上にエピタキシャル法等により成長
したＮ- 型エピタキシャル層からなるＮ- 型チャネル層
である。103 は該Ｎ-型チャネル層102 の表面に形成し
たゲート酸化膜で、該ゲート酸化膜103 の厚さは200 〜
1500Åである。104 はゲート酸化膜103 上に形成したゲ
ート電極で、例えばポリシリコン等で約1000Å以下の膜
厚で形成されている。105 はゲート電極104 の表面全体
に形成されたシリコン酸化膜である。106 ，107 は、そ
れぞれＮ+ 型ソース拡散層とＮ+ 型ドレイン拡散層で、
上記表面全体にシリコン酸化膜105 が形成されたゲート
電極104 に対して、自己整合的に形成されている。108
はＮ+ 型ソース拡散層106 上に形成されたソース電極で
ある。
【０００４】次に、このように構成されたＣＭＤ受光素
子の動作を簡単に説明する。図８において、ゲート電極
104 の上方から入射される入射光109 により、Ｎ- 型チ
ャネル層102 中で信号電荷を発生させ、この信号電荷
（正孔）をゲート電極104 の直下のＮ- 型チャネル層10
2 の表面に蓄積する。そしてこの信号電荷の蓄積によ
り、Ｎ- 型チャネル層102 内を流れるＮ+ 型ソース拡散
層106 とＮ+ 型ドレイン拡散層107 間の電子電流を変調
するようになっている。
子の動作を簡単に説明する。図８において、ゲート電極
104 の上方から入射される入射光109 により、Ｎ- 型チ
ャネル層102 中で信号電荷を発生させ、この信号電荷
（正孔）をゲート電極104 の直下のＮ- 型チャネル層10
2 の表面に蓄積する。そしてこの信号電荷の蓄積によ
り、Ｎ- 型チャネル層102 内を流れるＮ+ 型ソース拡散
層106 とＮ+ 型ドレイン拡散層107 間の電子電流を変調
するようになっている。
【０００５】ところで、上記従来の構成のＣＭＤ受光素
子を用いた固体撮像装置においては、ＣＭＤ受光素子に
おける受光領域は、ソース及びドレイン拡散層の間に設
けられたゲート電極領域に限定されるため、画素面積に
占めるゲート面積の割合を増加させることによって開口
率が向上する。したがってソース及びドレイン拡散層、
更には各コンタクト径、特にソース拡散層へのコンタク
ト径を減少する方向で微細化を図ることにより、信号電
荷量の減少を最小に抑えながら、画素サイズの縮小、す
なわち解像度の向上が計れることになり、ＣＭＤ受光素
子の特徴を生かすことが可能となる。
子を用いた固体撮像装置においては、ＣＭＤ受光素子に
おける受光領域は、ソース及びドレイン拡散層の間に設
けられたゲート電極領域に限定されるため、画素面積に
占めるゲート面積の割合を増加させることによって開口
率が向上する。したがってソース及びドレイン拡散層、
更には各コンタクト径、特にソース拡散層へのコンタク
ト径を減少する方向で微細化を図ることにより、信号電
荷量の減少を最小に抑えながら、画素サイズの縮小、す
なわち解像度の向上が計れることになり、ＣＭＤ受光素
子の特徴を生かすことが可能となる。
【０００６】その一つの手法として、ソース拡散層に接
続されるソース電極のコンタクトを、ゲート電極とのセ
ルフアライン（自己整合）により形成する方法が、特開
昭６２−１６５６４号等で提案されている。次に、セル
フアラインによるソース電極のコンタクトの形成方法に
ついて図９を用いて簡単に説明する。図９の（Ａ）にお
いて、201 はＰ- 型半導体基板、202 はＮ- 型チャネル
層、203 はゲート酸化膜であり、ポリシリコン等により
ゲート電極204 をパターニングした後、ゲート電極204
を含む全面に、熱酸化等によりシリコン酸化膜205 を形
成する。この際、Ｎ- 型チャネル層202 上に形成される
酸化膜の膜厚ｔOX2 とゲート電極204 上に形成される酸
化膜の膜厚ｔOX1 の間に、ｔOX1 ＞ｔOX2 となるプロセ
ス条件を選択する。このプロセス条件は、例えば、酸化
時の雰囲気をウェット酸化とし、また熱処理温度を900
℃以下にするなどである。
続されるソース電極のコンタクトを、ゲート電極とのセ
ルフアライン（自己整合）により形成する方法が、特開
昭６２−１６５６４号等で提案されている。次に、セル
フアラインによるソース電極のコンタクトの形成方法に
ついて図９を用いて簡単に説明する。図９の（Ａ）にお
いて、201 はＰ- 型半導体基板、202 はＮ- 型チャネル
層、203 はゲート酸化膜であり、ポリシリコン等により
ゲート電極204 をパターニングした後、ゲート電極204
を含む全面に、熱酸化等によりシリコン酸化膜205 を形
成する。この際、Ｎ- 型チャネル層202 上に形成される
酸化膜の膜厚ｔOX2 とゲート電極204 上に形成される酸
化膜の膜厚ｔOX1 の間に、ｔOX1 ＞ｔOX2 となるプロセ
ス条件を選択する。このプロセス条件は、例えば、酸化
時の雰囲気をウェット酸化とし、また熱処理温度を900
℃以下にするなどである。
【０００７】次いで、ソース領域206 を開口するよう
に、レジストパターン210 を施したのち、酸化膜205 の
エッチバックを、Ｒ・Ｉ・Ｅ（反応性イオンエッチン
グ）等の方法で、膜厚ｔOX2 のチャネル層202 上の酸化
膜が除去されるまで行う。これにより図９の（Ｂ）に示
す点線領域の酸化膜が除去される。以上のプロセスで、
ソース領域にゲート電極204 とのセルフアラインにより
コンタクト211 が形成されることになる。エッチバック
終了後、開口用のレジストパターン210 を除去し、次い
で図９の（Ｃ）に示すように、Ｎ+ 型不純物を高濃度に
含んだポリシリコンソース電極212 を形成し、該ソース
電極212 から熱拡散によりソース拡散層213を形成す
る。
に、レジストパターン210 を施したのち、酸化膜205 の
エッチバックを、Ｒ・Ｉ・Ｅ（反応性イオンエッチン
グ）等の方法で、膜厚ｔOX2 のチャネル層202 上の酸化
膜が除去されるまで行う。これにより図９の（Ｂ）に示
す点線領域の酸化膜が除去される。以上のプロセスで、
ソース領域にゲート電極204 とのセルフアラインにより
コンタクト211 が形成されることになる。エッチバック
終了後、開口用のレジストパターン210 を除去し、次い
で図９の（Ｃ）に示すように、Ｎ+ 型不純物を高濃度に
含んだポリシリコンソース電極212 を形成し、該ソース
電極212 から熱拡散によりソース拡散層213を形成す
る。
【０００８】その後、平面平坦化のためのＰＳＧ（Phos
pho Silicate Grass）等の材料よりなる絶縁膜214 をＣ
ＶＤ（Chemical Vapor Depositon）法並びに熱処理工程
（フローイング工程）により形成し、次いで絶縁膜214
に形成したコンタクト穴215を介して、ポリシリコンソ
ース電極212 とオーミック接触となるようにアルミ電極
216 を形成する。これにより、自己整合ソースコンタク
ト構造を有するＣＭＤ受光素子が形成される。
pho Silicate Grass）等の材料よりなる絶縁膜214 をＣ
ＶＤ（Chemical Vapor Depositon）法並びに熱処理工程
（フローイング工程）により形成し、次いで絶縁膜214
に形成したコンタクト穴215を介して、ポリシリコンソ
ース電極212 とオーミック接触となるようにアルミ電極
216 を形成する。これにより、自己整合ソースコンタク
ト構造を有するＣＭＤ受光素子が形成される。
【０００９】
【発明が解決しようとする課題】ところで、固体撮像装
置においては、常套手段として、光学的な開口率向上の
ため、一画素毎にオンチップマイクロレンズが形成され
ている。オンチップマイクロレンズの形成により、これ
を設けない場合に比べ、２〜３倍程度の開口率の向上、
すなわち２〜３倍程度の感度の向上が達成可能となる。
置においては、常套手段として、光学的な開口率向上の
ため、一画素毎にオンチップマイクロレンズが形成され
ている。オンチップマイクロレンズの形成により、これ
を設けない場合に比べ、２〜３倍程度の開口率の向上、
すなわち２〜３倍程度の感度の向上が達成可能となる。
【００１０】上記自己整合ソースコンタクト構造を有す
るＣＭＤを受光素子として用いた固体撮像装置におい
て、オンチップマイクロレンズを形成した場合の最適な
断面構造は、図10に示すようになる。すなわち、マイク
ロレンズをＣＭＤ受光素子上に形成した場合、該マイク
ロレンズの光軸は、ＣＭＤ受光素子の受光領域であるゲ
ート電極上の一点に来る必要がある。図10において、右
部のゲート電極204 上にマイクロレンズの光軸を符号30
0 で示した。この場合、単一のＣＭＤ受光素子へのマイ
クロレンズを通過した入射光は、該光軸300 を中心とし
た円錐形状でゲート電極204 に入射する。その入射態様
を矢印301 で模式的に示した。入射光の光路301 上に、
アルミ電極216 等の光遮蔽物が存在する場合、入射光は
遮蔽物でさえぎられ、開口率の低下を来す。
るＣＭＤを受光素子として用いた固体撮像装置におい
て、オンチップマイクロレンズを形成した場合の最適な
断面構造は、図10に示すようになる。すなわち、マイク
ロレンズをＣＭＤ受光素子上に形成した場合、該マイク
ロレンズの光軸は、ＣＭＤ受光素子の受光領域であるゲ
ート電極上の一点に来る必要がある。図10において、右
部のゲート電極204 上にマイクロレンズの光軸を符号30
0 で示した。この場合、単一のＣＭＤ受光素子へのマイ
クロレンズを通過した入射光は、該光軸300 を中心とし
た円錐形状でゲート電極204 に入射する。その入射態様
を矢印301 で模式的に示した。入射光の光路301 上に、
アルミ電極216 等の光遮蔽物が存在する場合、入射光は
遮蔽物でさえぎられ、開口率の低下を来す。
【００１１】このため、図10に示すように、ポリシリコ
ンソース電極212 を延長させ、マイクロレンズの光軸30
0 から出来るだけ、アルミ電極216 等の光遮蔽物を離し
た構成がマイクロレンズ付ＣＭＤ受光素子の構造として
最適であることがわかる。
ンソース電極212 を延長させ、マイクロレンズの光軸30
0 から出来るだけ、アルミ電極216 等の光遮蔽物を離し
た構成がマイクロレンズ付ＣＭＤ受光素子の構造として
最適であることがわかる。
【００１２】ところが、図10に示す断面構造のＣＭＤ受
光素子においては、次に述べるような問題点が生じるこ
とが判明した。すなわち、第１の問題点は、ポリシリコ
ンソース電極212 の抵抗に起因する問題点である。図10
からわかるように、ソース拡散層213 からアルミ電極21
6 の方向に、ＣＭＤ受光素子の信号であるソース電流が
流れる。その際、ポリシリコンソース電極212 を通して
ソース電流が流れるわけであるが、４μｍ×４μｍ程度
の微細な画素寸法を有するＣＭＤ受光素子においては、
ポリシリコンソース電極212 による寄生抵抗値は、約20
0 Ω程度となることがわかった。一方、光照射時のＣＭ
Ｄ受光素子のチャネルインピーダンスは20ＫΩ前後であ
り、ポリシリコンソース電極212 の抵抗値のばらつきに
より、等価的に各ＣＭＤ受光素子のチャネルインピーダ
ンスが、最大数％のオーダーでばらつくことがわかっ
た。すなわち、上記寄生抵抗のばらつきに起因する各Ｃ
ＭＤ受光素子からなる画素の出力不均一性が数％とな
り、これは大きな固定パターンノイズ（ＦＰＮ）の原因
になりうるものである。
光素子においては、次に述べるような問題点が生じるこ
とが判明した。すなわち、第１の問題点は、ポリシリコ
ンソース電極212 の抵抗に起因する問題点である。図10
からわかるように、ソース拡散層213 からアルミ電極21
6 の方向に、ＣＭＤ受光素子の信号であるソース電流が
流れる。その際、ポリシリコンソース電極212 を通して
ソース電流が流れるわけであるが、４μｍ×４μｍ程度
の微細な画素寸法を有するＣＭＤ受光素子においては、
ポリシリコンソース電極212 による寄生抵抗値は、約20
0 Ω程度となることがわかった。一方、光照射時のＣＭ
Ｄ受光素子のチャネルインピーダンスは20ＫΩ前後であ
り、ポリシリコンソース電極212 の抵抗値のばらつきに
より、等価的に各ＣＭＤ受光素子のチャネルインピーダ
ンスが、最大数％のオーダーでばらつくことがわかっ
た。すなわち、上記寄生抵抗のばらつきに起因する各Ｃ
ＭＤ受光素子からなる画素の出力不均一性が数％とな
り、これは大きな固定パターンノイズ（ＦＰＮ）の原因
になりうるものである。
【００１３】第２の問題点は、アルミ電極216 とポリシ
リコンソース電極212 のコンタクト抵抗に関するもので
ある。コンタクト穴215 の直径φは、ＣＭＤ受光素子の
画素寸法の縮小と共に小さくなる。４μｍ×４μｍ程度
の画素寸法においては、コンタクト穴の直径φは１μｍ
以下となり、アルミ電極216 とポリシリコンソース電極
212 との間に約100 Ω以上のコンタクト抵抗が生じる。
このコンタクト抵抗のばらつきも、第１の問題点であ
る、ポリシリコンソース電極212 による寄生抵抗と同様
に、大きなＦＰＮの原因となりうる。
リコンソース電極212 のコンタクト抵抗に関するもので
ある。コンタクト穴215 の直径φは、ＣＭＤ受光素子の
画素寸法の縮小と共に小さくなる。４μｍ×４μｍ程度
の画素寸法においては、コンタクト穴の直径φは１μｍ
以下となり、アルミ電極216 とポリシリコンソース電極
212 との間に約100 Ω以上のコンタクト抵抗が生じる。
このコンタクト抵抗のばらつきも、第１の問題点であ
る、ポリシリコンソース電極212 による寄生抵抗と同様
に、大きなＦＰＮの原因となりうる。
【００１４】本発明は、従来のＣＭＤ固体撮像装置にお
ける上記問題点を解消するためになされたもので、微小
画素においてもＦＰＮを低減したＣＭＤ受光素子を用い
た固体撮像装置及びその製造方法を提供することを目的
とする。
ける上記問題点を解消するためになされたもので、微小
画素においてもＦＰＮを低減したＣＭＤ受光素子を用い
た固体撮像装置及びその製造方法を提供することを目的
とする。
【００１５】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、高抵抗半導体基板の表面にソー
ス領域及びドレイン領域を形成すると共に、前記ソース
領域及びドレイン領域の間に絶縁膜を介してポリシリコ
ンゲート電極を配置し、前記基板表面と平行にソース・
ドレイン電流が流れるように構成された電荷変調素子を
受光素子として用いた固体撮像装置において、前記電荷
変調素子のポリシリコンゲート電極に対してセルフアラ
インで形成したソース領域へのコンタクト部と、アルミ
ニウム等よりなるソース金属配線部とを結合する導電層
膜を、２層以上の積層導電膜で構成するものである。
決するため、本発明は、高抵抗半導体基板の表面にソー
ス領域及びドレイン領域を形成すると共に、前記ソース
領域及びドレイン領域の間に絶縁膜を介してポリシリコ
ンゲート電極を配置し、前記基板表面と平行にソース・
ドレイン電流が流れるように構成された電荷変調素子を
受光素子として用いた固体撮像装置において、前記電荷
変調素子のポリシリコンゲート電極に対してセルフアラ
インで形成したソース領域へのコンタクト部と、アルミ
ニウム等よりなるソース金属配線部とを結合する導電層
膜を、２層以上の積層導電膜で構成するものである。
【００１６】このようにソースコンタクト部とソース金
属配線部とを結合する導電層膜を２層以上の積層導電膜
で構成することにより、ソースコンタクト部と接する最
下部層を従来と同様にポリシリコンで形成すると共に、
ソース金属配線部と接する最上部層をポリシリコンより
低抵抗のシリサイド膜等で形成することができ、ソース
領域との良好な接触を保ちながら、導電層膜の寄生抵抗
並びにソース金属配線部とのコンタクト抵抗の低減化を
計ることができ、それらの抵抗のばらつきを低減して、
ＦＰＮを低減化した微小画素の固体撮像装置を実現する
ことができる。
属配線部とを結合する導電層膜を２層以上の積層導電膜
で構成することにより、ソースコンタクト部と接する最
下部層を従来と同様にポリシリコンで形成すると共に、
ソース金属配線部と接する最上部層をポリシリコンより
低抵抗のシリサイド膜等で形成することができ、ソース
領域との良好な接触を保ちながら、導電層膜の寄生抵抗
並びにソース金属配線部とのコンタクト抵抗の低減化を
計ることができ、それらの抵抗のばらつきを低減して、
ＦＰＮを低減化した微小画素の固体撮像装置を実現する
ことができる。
【００１７】
【実施例】次に実施例について説明する。図１〜図７
は、本発明に係る固体撮像装置及びその製造方法の実施
例を説明するための製造工程を示す断面図である。ま
ず、Ｎ- 型チャネル層２を形成したＰ- 型半導体基板１
上にゲート酸化膜３を設け、ポリシリコン等によりゲー
ト電極４をパターニングした後、ゲート電極４を含む全
面に、熱酸化等によりシリコン酸化膜５を形成する。こ
の際、Ｎ- 型チャネル層２上に形成される酸化膜の膜厚
ｔOX2 とゲート電極４上に形成される酸化膜の膜厚ｔ
OX1 の間に、ｔOX1 ＞ｔOX2 となるプロセス条件を選択
する。このプロセス条件は、例えば、酸化時の雰囲気を
ウェット酸化とし、また熱処理温度を900 ℃以下にする
などである。
は、本発明に係る固体撮像装置及びその製造方法の実施
例を説明するための製造工程を示す断面図である。ま
ず、Ｎ- 型チャネル層２を形成したＰ- 型半導体基板１
上にゲート酸化膜３を設け、ポリシリコン等によりゲー
ト電極４をパターニングした後、ゲート電極４を含む全
面に、熱酸化等によりシリコン酸化膜５を形成する。こ
の際、Ｎ- 型チャネル層２上に形成される酸化膜の膜厚
ｔOX2 とゲート電極４上に形成される酸化膜の膜厚ｔ
OX1 の間に、ｔOX1 ＞ｔOX2 となるプロセス条件を選択
する。このプロセス条件は、例えば、酸化時の雰囲気を
ウェット酸化とし、また熱処理温度を900 ℃以下にする
などである。
【００１８】次いで、ソース領域６を開口するように、
レジストパターン10を施したのち、酸化膜５のエッチバ
ックを、Ｒ・Ｉ・Ｅ等の方法で、膜厚ｔOX2 のチャネル
層２上の酸化膜が除去されるまで行う。これにより図２
に示す点線領域の酸化膜が除去される。以上のプロセス
で、ソース領域にゲート電極４とのセルフアラインによ
りコンタクト11が形成されることになる。エッチバック
終了後、開口用のレジストパターン10を除去する。
レジストパターン10を施したのち、酸化膜５のエッチバ
ックを、Ｒ・Ｉ・Ｅ等の方法で、膜厚ｔOX2 のチャネル
層２上の酸化膜が除去されるまで行う。これにより図２
に示す点線領域の酸化膜が除去される。以上のプロセス
で、ソース領域にゲート電極４とのセルフアラインによ
りコンタクト11が形成されることになる。エッチバック
終了後、開口用のレジストパターン10を除去する。
【００１９】次いで図３に示すように、Ｎ+ 型不純物を
高濃度に含んだソース電極部となるポリシリコン膜12を
全面に形成したのち、該ポリシリコン膜12から熱拡散に
よりソース拡散層13を形成する。なお、上記ポリシリコ
ン膜12の膜厚は約3000Å程度とする。次に、図４に示す
ように、ウェハー全面に形成されたポリシリコン膜12上
に、シリサイド膜，リフラクトリメタル膜，リフラクト
リメタル膜とシリサイド膜の２層膜などの低抵抗膜14
を、ＣＶＤ法あるいはスパッタリング法により成膜し、
約800 ℃前後の温度において所望の熱処理を行う。な
お、この熱処理は、可能ならば、前記ポリシリコン膜12
からソース拡散層13を形成するための熱処理を兼ねるよ
うにしてもよい。
高濃度に含んだソース電極部となるポリシリコン膜12を
全面に形成したのち、該ポリシリコン膜12から熱拡散に
よりソース拡散層13を形成する。なお、上記ポリシリコ
ン膜12の膜厚は約3000Å程度とする。次に、図４に示す
ように、ウェハー全面に形成されたポリシリコン膜12上
に、シリサイド膜，リフラクトリメタル膜，リフラクト
リメタル膜とシリサイド膜の２層膜などの低抵抗膜14
を、ＣＶＤ法あるいはスパッタリング法により成膜し、
約800 ℃前後の温度において所望の熱処理を行う。な
お、この熱処理は、可能ならば、前記ポリシリコン膜12
からソース拡散層13を形成するための熱処理を兼ねるよ
うにしてもよい。
【００２０】続いて、低抵抗膜14上にレジスト膜を塗布
し、ホトリソグラフィー法，Ｒ・Ｉ・Ｅ法等を用いて、
ポリシリコン膜12及び低抵抗膜14を同時にパターニング
して、図５に示すように、ソース電極部15を形成する。
次いで、図６に示すように、表面平坦化のためのＰＳＧ
あるいはＢＰＳＧ絶縁膜16をＣＶＤ法により堆積し、フ
ローイング工程による熱処理後、コンタクト部17を開口
し、図７に示すように、アルミニウム等より金属電極18
を形成する。なお、この場合、絶縁膜16のフローイング
工程による熱処理は、ソース拡散層形成のための熱処理
及びシリサイド膜等の低抵抗膜の熱処理を兼ねさせるこ
とができる。以上のプロセス工程により、本発明に係る
コンタクト抵抗及び寄生抵抗のばらつきによるＦＰＮを
低減した固体撮像装置を形成することができる。
し、ホトリソグラフィー法，Ｒ・Ｉ・Ｅ法等を用いて、
ポリシリコン膜12及び低抵抗膜14を同時にパターニング
して、図５に示すように、ソース電極部15を形成する。
次いで、図６に示すように、表面平坦化のためのＰＳＧ
あるいはＢＰＳＧ絶縁膜16をＣＶＤ法により堆積し、フ
ローイング工程による熱処理後、コンタクト部17を開口
し、図７に示すように、アルミニウム等より金属電極18
を形成する。なお、この場合、絶縁膜16のフローイング
工程による熱処理は、ソース拡散層形成のための熱処理
及びシリサイド膜等の低抵抗膜の熱処理を兼ねさせるこ
とができる。以上のプロセス工程により、本発明に係る
コンタクト抵抗及び寄生抵抗のばらつきによるＦＰＮを
低減した固体撮像装置を形成することができる。
【００２１】上記低抵抗膜14を形成するシリサイド膜と
しては、TiSi2 ，ZrSi2 ，HfSi2 ，ＶSi2 ，NbSi2 ，Ta
Si2 ，CrSi2 ，MoSi2 ，ＷSi2 ，FeSi2 ，CoSi2 ，NiSi
2 ，PtSi，Pd2 Si，等多数のものを用いることができる
が、いずれもその抵抗率は数十μΩ−cmと低く、ポリシ
リコン膜のみでソース電極部を構成した場合に比べて、
１／100 程度に抵抗値を下げることが可能となる。リフ
ラクトリメタル膜／シリサイド膜／ポリシリコン膜の３
層構造でソース電極部を構成した場合には、その抵抗値
は最も低いリフラクトリメタル膜の抵抗値で決まる。な
お、リフラクトリメタル膜としては、Ｗ，Ptなどを用い
ることができる。
しては、TiSi2 ，ZrSi2 ，HfSi2 ，ＶSi2 ，NbSi2 ，Ta
Si2 ，CrSi2 ，MoSi2 ，ＷSi2 ，FeSi2 ，CoSi2 ，NiSi
2 ，PtSi，Pd2 Si，等多数のものを用いることができる
が、いずれもその抵抗率は数十μΩ−cmと低く、ポリシ
リコン膜のみでソース電極部を構成した場合に比べて、
１／100 程度に抵抗値を下げることが可能となる。リフ
ラクトリメタル膜／シリサイド膜／ポリシリコン膜の３
層構造でソース電極部を構成した場合には、その抵抗値
は最も低いリフラクトリメタル膜の抵抗値で決まる。な
お、リフラクトリメタル膜としては、Ｗ，Ptなどを用い
ることができる。
【００２２】また最近、シリサイド膜においては、膜中
に不純物を存在させておけば、シリサイド膜からの拡散
層の形成が可能であることがわかった。したがって、ソ
ース電極部にシリサイド膜を用いる場合には、必ずし
も、図７に示したように、下部層としてポリシリコン膜
を存在させる必要はなくなり、ドープトシリサイド膜の
みでソース電極部を形成することが可能である。更に、
この場合、一層ソース電極部の低抵抗化を達成するに
は、ドープトシリサイド膜上にリフラクトリメタル膜を
重ねて形成すればよい。
に不純物を存在させておけば、シリサイド膜からの拡散
層の形成が可能であることがわかった。したがって、ソ
ース電極部にシリサイド膜を用いる場合には、必ずし
も、図７に示したように、下部層としてポリシリコン膜
を存在させる必要はなくなり、ドープトシリサイド膜の
みでソース電極部を形成することが可能である。更に、
この場合、一層ソース電極部の低抵抗化を達成するに
は、ドープトシリサイド膜上にリフラクトリメタル膜を
重ねて形成すればよい。
【００２３】また、従来のＣＭＤ固体撮像装置では、各
画素の相互配線を行うソースラインやドレインライン
は、アルミニウム等の金属を用いて形成していたが、相
互配線を行うソースラインやドレインラインの抵抗値及
びＣ・Ｒ時定数が、設計の許容範囲であれば、本発明に
おいて、ソース電極部を構成する導電層膜を、そのまま
ソースラインやドレインラインの相互配線に使用するこ
とが可能である。
画素の相互配線を行うソースラインやドレインライン
は、アルミニウム等の金属を用いて形成していたが、相
互配線を行うソースラインやドレインラインの抵抗値及
びＣ・Ｒ時定数が、設計の許容範囲であれば、本発明に
おいて、ソース電極部を構成する導電層膜を、そのまま
ソースラインやドレインラインの相互配線に使用するこ
とが可能である。
【００２４】またＣＭＤ固体撮像装置においては、ＣＭ
Ｄ受光素子からなる受光部の周辺のオンチップ上に、Ｃ
ＭＯＳＦＥＴよりなる周辺回路が形成されている。この
ＣＭＯＳＦＥＴもＣＭＤ受光素子の微細化と共に、微細
なパターンルールが必要となり、例えばＣＭＯＳＦＥＴ
のコンタクト部寸法もサブミクロンレベルが要求され
る。すなわち、ＣＭＯＳＦＥＴについても、ＣＭＤ受光
素子と同様にコンタクト抵抗が問題となるが、この場合
においても、本発明に係るＣＭＤ受光素子に適用した技
術のＣＭＯＳＦＥＴへの適用は、もちろん可能である。
Ｄ受光素子からなる受光部の周辺のオンチップ上に、Ｃ
ＭＯＳＦＥＴよりなる周辺回路が形成されている。この
ＣＭＯＳＦＥＴもＣＭＤ受光素子の微細化と共に、微細
なパターンルールが必要となり、例えばＣＭＯＳＦＥＴ
のコンタクト部寸法もサブミクロンレベルが要求され
る。すなわち、ＣＭＯＳＦＥＴについても、ＣＭＤ受光
素子と同様にコンタクト抵抗が問題となるが、この場合
においても、本発明に係るＣＭＤ受光素子に適用した技
術のＣＭＯＳＦＥＴへの適用は、もちろん可能である。
【００２５】例えば、ソース電極部を構成する導電層膜
の下部層としてポリシリコン膜を用いた場合、ＣＭＤ受
光部とＣＭＯＳＦＥＴで構成された周辺回路からなる固
体撮像装置においては、Ｎ+ コンタクトに加えて、Ｐ+
コンタクトが存在する。このような場合には、ノンドー
プポリシリコン膜をＣＶＤ法等で堆積し、ホトリソグラ
フィー法及びイオン注入法を使用し、Ｎ+ コンタクト部
及びその近傍には、As，Ｐ等のＮ型不純物を、またＰ+
コンタクト部及びその近傍には、Ｂ等のＰ型不純物をノ
ンドープポリシリコン膜中に存在させ、その後、シリサ
イド膜を形成すればよい。
の下部層としてポリシリコン膜を用いた場合、ＣＭＤ受
光部とＣＭＯＳＦＥＴで構成された周辺回路からなる固
体撮像装置においては、Ｎ+ コンタクトに加えて、Ｐ+
コンタクトが存在する。このような場合には、ノンドー
プポリシリコン膜をＣＶＤ法等で堆積し、ホトリソグラ
フィー法及びイオン注入法を使用し、Ｎ+ コンタクト部
及びその近傍には、As，Ｐ等のＮ型不純物を、またＰ+
コンタクト部及びその近傍には、Ｂ等のＰ型不純物をノ
ンドープポリシリコン膜中に存在させ、その後、シリサ
イド膜を形成すればよい。
【００２６】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、ソースコンタクト部とソース金属配線
部とを結合する導電層膜を２層以上の積層導電膜で構成
したので、ソース領域との良好な接触を保ちながら、コ
ンタクト抵抗並びに導電層膜の寄生抵抗を低減して、そ
れらのばらつきを低減し、ＦＰＮを低減化した微小化可
能な自己整合ソースコンタクト構造を有するＣＭＤ固体
撮像装置を実現することができる。
本発明によれば、ソースコンタクト部とソース金属配線
部とを結合する導電層膜を２層以上の積層導電膜で構成
したので、ソース領域との良好な接触を保ちながら、コ
ンタクト抵抗並びに導電層膜の寄生抵抗を低減して、そ
れらのばらつきを低減し、ＦＰＮを低減化した微小化可
能な自己整合ソースコンタクト構造を有するＣＭＤ固体
撮像装置を実現することができる。
【図１】本発明に係る固体撮像装置及びその製造方法の
実施例を説明するための製造工程を示す断面図である。
実施例を説明するための製造工程を示す断面図である。
【図２】図１に示した製造工程に続く製造工程を示す断
面図である。
面図である。
【図３】図２に示した製造工程に続く製造工程を示す断
面図である。
面図である。
【図４】図３に示した製造工程に続く製造工程を示す断
面図である。
面図である。
【図５】図４に示した製造工程に続く製造工程を示す断
面図である。
面図である。
【図６】図５に示した製造工程に続く製造工程を示す断
面図である。
面図である。
【図７】図６に示した製造工程に続く製造工程を示す断
面図である。
面図である。
【図８】従来のＣＭＤ受光素子を用いた固体撮像装置の
一画素部分を示す断面図である。
一画素部分を示す断面図である。
【図９】図８に示した固体撮像装置において、ソースコ
ンタクトをセルフアラインにより形成する製造工程を示
す断面図である。
ンタクトをセルフアラインにより形成する製造工程を示
す断面図である。
【図10】従来のＣＭＤ固体撮像装置において、開口率の
向上に適した構成を示す一画素部分の断面図である。
向上に適した構成を示す一画素部分の断面図である。
１ Ｐ- 型半導体基板 ２ Ｎ- 型チャネル層 ３ ゲート酸化膜 ４ ゲート電極 ５ シリコン酸化膜 ６ ソース領域 10 レジストパターン 11 コンタクト 12 ポリシリコン膜 13 ソース拡散層 14 低抵抗膜 15 ソース電極部 16 絶縁膜 17 コンタクト部 18 金属電極
Claims (6)
- 【請求項１】 高抵抗半導体基板の表面にソース領域及
びドレイン領域を形成すると共に、前記ソース領域及び
ドレイン領域の間に絶縁膜を介してポリシリコンゲート
電極を配置し、前記基板表面と平行にソース・ドレイン
電流が流れるように構成された電荷変調素子を受光素子
として用いた固体撮像装置において、前記電荷変調素子
のポリシリコンゲート電極に対してセルフアラインで形
成したソース領域へのコンタクト部と、アルミニウム等
よりなるソース金属配線部とを結合する導電層膜を、２
層以上の積層導電膜で構成したことを特徴とする固体撮
像装置。 - 【請求項２】 前記積層導電膜のソースコンタクト部と
接する最下部層はポリシリコン膜で構成されていること
を特徴とする請求項１記載の固体撮像装置。 - 【請求項３】 前記積層導電膜は、ソースコンタクト部
と接する最下部層であるポリシリコン膜と、該ポリシリ
コン膜に重ねて配置したＷSi2 等のシリサイド膜あるい
はＷ，Pt等のリフラクトリメタル膜あるいはリフラクト
リメタル膜及びシリサイド膜の２層膜とで構成されてい
ることを特徴とする請求項１又は２記載の固体撮像装
置。 - 【請求項４】 前記積層導電膜は、リフラクトリメタル
膜とその下層に形成された不純物を含むシリサイド膜の
２層膜で構成されていることを特徴とする請求項１記載
の固体撮像装置。 - 【請求項５】 高抵抗半導体基板の表面にソース領域及
びドレイン領域を形成すると共に、前記ソース領域及び
ドレイン領域の間に絶縁膜を介してポリシリコンゲート
電極を配置し、前記基板表面と平行にソース・ドレイン
電流が流れるように構成された電荷変調素子を受光素子
として用いた固体撮像装置において、前記電荷変調素子
のポリシリコンゲート電極に対してセルフアラインで形
成したソース領域へのコンタクト部と、アルミニウム等
よりなるソース金属配線部とを結合する導電層膜を、不
純物を含むシリサイド膜で構成したことを特徴とする固
体撮像装置。 - 【請求項６】 高抵抗半導体基板の表面にソース領域及
びドレイン領域を形成すると共に、前記ソース領域及び
ドレイン領域の間に絶縁膜を介してポリシリコンゲート
電極を配置し、前記基板表面と平行にソース・ドレイン
電流が流れるように構成された電荷変調素子を受光素子
として用いた固体撮像装置の製造方法において、前記ポ
リシリコンゲート電極全体に熱酸化処理により酸化膜を
形成し、ソース領域の開口部の酸化膜をエッチバックに
より除去して、ソース領域へのコンタクトをポリシリコ
ンゲート電極に対してセルフアラインで形成したのち、
ポリシリコン膜を全面に形成し加熱処理を行って該ポリ
シリコン膜より不純物拡散によりソース領域を形成し、
その後前記ポリシリコン膜表面全体に、シリサイド膜あ
るいはリフラクトリメタル膜あるいはシリサイド膜とリ
フラクトリメタル膜の２層膜を形成することを特徴とす
る固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357932A JPH06196679A (ja) | 1992-12-25 | 1992-12-25 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357932A JPH06196679A (ja) | 1992-12-25 | 1992-12-25 | 固体撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196679A true JPH06196679A (ja) | 1994-07-15 |
Family
ID=18456682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4357932A Withdrawn JPH06196679A (ja) | 1992-12-25 | 1992-12-25 | 固体撮像装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196679A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007526643A (ja) * | 2004-03-02 | 2007-09-13 | アトメル グルノーブル | 極めて小さな寸法の読出し用ダイオードを備えた集積回路 |
| JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
| JP2010212471A (ja) * | 2009-03-11 | 2010-09-24 | Sony Corp | 固体撮像装置およびその製造方法 |
-
1992
- 1992-12-25 JP JP4357932A patent/JPH06196679A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007526643A (ja) * | 2004-03-02 | 2007-09-13 | アトメル グルノーブル | 極めて小さな寸法の読出し用ダイオードを備えた集積回路 |
| JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
| JP2010212471A (ja) * | 2009-03-11 | 2010-09-24 | Sony Corp | 固体撮像装置およびその製造方法 |
| US8896137B2 (en) | 2009-03-11 | 2014-11-25 | Sony Corporation | Solid-state image pickup device and a method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7541212B2 (en) | Image sensor including an anti-reflection pattern and method of manufacturing the same | |
| US6110771A (en) | Fabrication method of a semiconductor device using self-aligned silicide CMOS having a dummy gate electrode | |
| JP3003590B2 (ja) | 固体撮像素子およびその製造方法 | |
| US7348204B2 (en) | Method of fabricating solid state imaging device including filling interelectrode spacings | |
| US5385849A (en) | Process of fabricating solid-state image pick-up device free from crystal defects in active region | |
| US20030132367A1 (en) | Solid state image pickup device with polysilicon transfer electrodes | |
| JP3214432B2 (ja) | 固体撮像装置の製造方法 | |
| JPH06196679A (ja) | 固体撮像装置及びその製造方法 | |
| JP3502509B2 (ja) | Ｃｍｏｓ構造を備えた集積回路及びその製造方法 | |
| US5327000A (en) | Semiconductor device interconnected to analog IC driven by high voltage | |
| US20040118993A1 (en) | Solid-state image pickup device and method for manufacturing the same | |
| JP3399250B2 (ja) | 固体撮像素子の製造方法 | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| US7045872B2 (en) | Semiconductor light receiving device and manufacturing method for the same | |
| JP3383244B2 (ja) | 半導体トランジスタ及びその製造方法 | |
| JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
| JP2830215B2 (ja) | 電荷転送装置の製造方法 | |
| JP3228552B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3393418B2 (ja) | 増幅型固体撮像素子及びその製造方法 | |
| JP2011151139A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JP2000340783A (ja) | 固体撮像装置の製造方法 | |
| JP3176715B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0864796A (ja) | 固体撮像装置の製造方法 | |
| JPH08125155A (ja) | 増幅型固体撮像素子及びその製造方法 | |
| JPH03248538A (ja) | 電荷結合素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |