JP2007526643A - 極めて小さな寸法の読出し用ダイオードを備えた集積回路 - Google Patents
極めて小さな寸法の読出し用ダイオードを備えた集積回路 Download PDFInfo
- Publication number
- JP2007526643A JP2007526643A JP2007501266A JP2007501266A JP2007526643A JP 2007526643 A JP2007526643 A JP 2007526643A JP 2007501266 A JP2007501266 A JP 2007501266A JP 2007501266 A JP2007501266 A JP 2007501266A JP 2007526643 A JP2007526643 A JP 2007526643A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrodes
- polycrystalline silicon
- diode
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 79
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
Abstract
極めて小さな寸法のダイオードを達成するために、以下の手順が採用される。すなわち、電極(ELn、GRST)を形成し、該電極を熱酸化し、該電極間の基板の表面を露出し、次に、
a)該ダイオードの1つの極(42)を形成するためにドープ多結晶シリコンを蒸着する工程であって、基板は他方の極を形成する、工程と、
b)所望のシリコンパターン(14)の境界を定め、該電極間に残された空間を覆い、そしてこの空間の外側に存在する領域を覆う工程と、
c)絶縁層(18)を蒸着し、該電極間に存在する空間の外側の多結晶シリコン上の該絶縁層内に局部的に開口をエッチングし、そしてオフセットコンタクト領域を形成するために金属層を蒸着し、そして該金属層をエッチングする工程と、が採用される。
考えられる主な応用はCCD型読出しレジスタの読出し用ダイオードである。
【選択図】図3
Description
a)基板上に、間隙により分離された2つの電極を形成する工程と、
b)電極の厚さの一部を高さと幅方向に熱酸化する工程であって、該酸化された電極間に空間を残し、そして基板をこの空間における酸化から保護する、工程と、
c)この空間における基板の表面を露出させる工程と、
d)ダイオードの1つの極を形成するために、基板に接触して上記空間に入るドープ多結晶シリコン層を蒸着する工程であって、基板は他の極を形成する、工程と、
e)所望のパターンを残しながら多結晶シリコンを部分的に除去する工程であって、このパターンは、少なくとも電極間に残された空間を覆い、この空間の外側に存在する領域を覆う、工程と、
f)絶縁層を蒸着し、電極間に存在する空間の外側の多結晶シリコン上の該絶縁層内に局部的に開口をエッチングし、そしてオフセットコンタクト領域を形成するために、多結晶シリコンに接触してオフセットコンタクト領域内に入る金属層を蒸着し、そして所望の相互接続パターンに従って金属層をエッチングする工程と、を含む。
− 基板表面を酸化し、一様な薄膜酸化物層32を形成する工程と、
− 一様な薄膜窒化シリコン層34を蒸着する工程と、
− 所望の厚い酸化物絶縁領域10に対応するパターンに従って窒化物をエッチングする工程と、
− 領域10を形成するために、窒化物がもはや存在しないところはどこでもLOCOS型の厚い熱酸化を行う工程と、
− 第1の一様な多結晶シリコン層36を蒸着する工程と、
− 電極GRSTだけでなく電極ELnも含む偶数列n、n−2、n−4、n−6等の相互に一定間隔で配置された第1の系列の電極を画定するために、この層36をエッチングし、奇数列n−1、n−3、n−5の電極を連続的に偶数列の電極間に置く工程と、
− 層36のシリコンがその側面と表面において絶縁酸化シリコン12により覆われるように層36を熱酸化する工程と、
− 第1の層において形成された電極間(例えば、第1の系列では列nの電極ELnとそれに先行する列n−2の電極間)の空間を特に埋める第2の多結晶シリコン層38を一様に蒸着する工程と、
− 奇数列の、第2の系列の電極を画定するために第2の層38をエッチングし、並置された2つの系列の電極は、電極に可変電位を印加することにより基板内の電荷移動を可能にするレジスタを形成し、第2の層38の多結晶シリコンは、ドレインDRを形成するために確保された空間においてだけでなくゲートELnとGRST間の空間(すなわち、読出し用ダイオードDLのために確保された空間)において完全に除去される、工程と、により行われる。
a)窒化シリコン層46は一様な層40上に蒸着され、この層は、所望の相互接続領域のみを残すパターンに従ってエッチングされる。図8はこの段階での本回路を表す。一方で読出し用ダイオード42の領域を覆い、他方で厚い酸化物10上に延在する窒化物領域46が確保されたことが理解できる。
b)次に、第3の層の多結晶シリコン40の深い熱酸化処理が行なわれる。この酸化は、窒化物46により保護されないところはどこでもシリコンのバルク内で生じる。多結晶シリコンは、保護されないところはどこでも完全に酸化シリコン48に変質される。これにより、窒化物で覆われた多結晶シリコン相互接続40のパターンと、このパターンの外側においてレジスタのすべての電極を保護する酸化シリコン層48とを有する図9の構造に至る。
Claims (5)
- 基板(30)上に蒸着された2つのシリコン電極(ELn、GRST)間に小さな寸法のダイオード(DL)を製造する方法であって、
a)前記基板上に、間隙により分離された前記2つの電極を形成する工程と、
b)前記電極の厚さの一部を高さと幅方向に熱酸化する工程であって、前記酸化された電極間に空間を残し、そして前記基板を前記空間における酸化から保護する、工程と、
c)前記空間における前記基板の表面を露出させる工程と、
d)前記ダイオードの1つの極(42)を形成するために、前記基板に接触して前記空間に入るドープ多結晶シリコン層(40)を蒸着する工程であって、前記基板は他の極を形成する、工程と、
e)所望のパターンを残しながら前記多結晶シリコンを部分的に除去する工程であって、前記パターンは、少なくとも前記電極間に残された前記空間を覆い、前記空間の外側に存在する領域を覆う、工程と、
f)絶縁層(18)を蒸着し、前記電極間に存在する前記空間の外側の前記多結晶シリコン上の前記絶縁層内に局部的に開口(50)をエッチングし、そしてオフセットコンタクト領域を形成するために、前記多結晶シリコンに接触して前記オフセットコンタクト領域内に入る金属層(22)を蒸着し、そして所望の相互接続パターンに従って前記金属層をエッチングする工程と、を含む方法。 - 部分的に前記多結晶シリコンを除去する工程e)に対し、一様な窒化シリコン層(46)が蒸着され、前記窒化シリコン層は、確保されるように意図された前記多結晶シリコン領域上に前記層を残すパターンに従ってエッチングされ、続いて、前記シリコンは、窒化物で覆われていなかった領域のみを含むシリコンパターンが得られるまで、窒化物で覆われていないところはどこでも全厚さに渡って酸化されることを特徴とする請求項1に記載の方法。
- 前記多結晶シリコンが前記窒化物で保護されないところはどこにでもできるだけ前記多結晶シリコンを除去するために、前記窒化物層の前記蒸着と、前記多結晶シリコンを酸化する次の工程との間に、前記多結晶シリコンを化学的に侵食することを特徴とする請求項2に記載の方法。
- レジスタの最後の電極とリセット電極間における前記レジスタの端に読出し用ダイオードを備えたCCDレジスタを含む集積回路であって、
前記読出し用ダイオードは、一方の側で前記電極により、他方の側で厚い酸化シリコン領域(10)により境界を定められたドープ領域(42)から成り、前記ドープ領域は、前記厚い酸化物上を部分的に延在するパターンに従って境界を定められた多結晶シリコン層(14、40)で完全に覆われ、前記シリコン層は、前記厚い酸化物上に開口(50)を含むが前記ドープ領域上には開口を含まない絶縁層(18)で覆われ、前記絶縁層自身は、前記開口(50)を介して前記多結晶シリコンに接触して入る導電層で覆われていることを特徴とする集積回路。 - 前記多結晶シリコン層は窒化シリコンで覆われ、前記窒化シリコン自身は前記絶縁層(50)より覆われ、前記窒化物層はまた、前記絶縁層の前記開口の位置で開口していることを特徴とする請求項4に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0402148A FR2867308B1 (fr) | 2004-03-02 | 2004-03-02 | Circuit integre avec diode de lecture de tres petites dimensions |
PCT/EP2005/050740 WO2005096388A1 (fr) | 2004-03-02 | 2005-02-21 | Circuit integre avec diode de lecture de tres petites dimensions |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007526643A true JP2007526643A (ja) | 2007-09-13 |
Family
ID=34854983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007501266A Ceased JP2007526643A (ja) | 2004-03-02 | 2005-02-21 | 極めて小さな寸法の読出し用ダイオードを備えた集積回路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US20070184653A1 (ja) |
EP (1) | EP1721337B1 (ja) |
JP (1) | JP2007526643A (ja) |
KR (1) | KR20070034456A (ja) |
CN (1) | CN100481494C (ja) |
CA (1) | CA2552281A1 (ja) |
DE (1) | DE602005002539T2 (ja) |
FR (1) | FR2867308B1 (ja) |
WO (1) | WO2005096388A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060182993A1 (en) * | 2004-08-10 | 2006-08-17 | Mitsubishi Chemical Corporation | Compositions for organic electroluminescent device and organic electroluminescent device |
US7560813B2 (en) * | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
US7989958B2 (en) | 2005-06-14 | 2011-08-02 | Cufer Assett Ltd. L.L.C. | Patterned contact |
US7781886B2 (en) | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
US7687397B2 (en) | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
US7670874B2 (en) * | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
CN102201346A (zh) * | 2011-06-15 | 2011-09-28 | 中国电子科技集团公司第四十四研究所 | 提高成品率的ccd生产方法 |
US10651300B2 (en) * | 2018-09-26 | 2020-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charge storage and sensing devices and methods |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168964A (ja) * | 1992-11-30 | 1994-06-14 | Toshiba Corp | 信号電荷検出回路 |
JPH06196679A (ja) * | 1992-12-25 | 1994-07-15 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
JPH06275811A (ja) * | 1993-03-24 | 1994-09-30 | Nec Corp | 固体撮像装置 |
JPH06291328A (ja) * | 1993-03-31 | 1994-10-18 | Sony Corp | 半導体装置の製造方法 |
JP2000114504A (ja) * | 1998-09-30 | 2000-04-21 | Sharp Corp | 固体撮像素子の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3719535A (en) * | 1970-12-21 | 1973-03-06 | Motorola Inc | Hyperfine geometry devices and method for their fabrication |
US4772565A (en) * | 1986-05-21 | 1988-09-20 | Kabushiki Kaisha Toshiba | Method of manufacturing solid-state image sensor |
US5192990A (en) * | 1986-09-18 | 1993-03-09 | Eastman Kodak Company | Output circuit for image sensor |
US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
JP2875132B2 (ja) * | 1993-02-25 | 1999-03-24 | シャープ株式会社 | 電荷転送装置 |
KR100223826B1 (ko) * | 1997-06-04 | 1999-10-15 | 구본준 | 씨씨디(ccd) 영상소자의 제조방법 |
JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
JP4711322B2 (ja) * | 2002-11-29 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | Ccdイメージセンサ |
-
2004
- 2004-03-02 FR FR0402148A patent/FR2867308B1/fr not_active Expired - Fee Related
-
2005
- 2005-02-21 JP JP2007501266A patent/JP2007526643A/ja not_active Ceased
- 2005-02-21 EP EP05716754A patent/EP1721337B1/fr not_active Expired - Fee Related
- 2005-02-21 CA CA002552281A patent/CA2552281A1/fr not_active Abandoned
- 2005-02-21 KR KR1020067017830A patent/KR20070034456A/ko not_active Application Discontinuation
- 2005-02-21 DE DE602005002539T patent/DE602005002539T2/de active Active
- 2005-02-21 US US10/591,178 patent/US20070184653A1/en not_active Abandoned
- 2005-02-21 CN CNB2005800068130A patent/CN100481494C/zh not_active Expired - Fee Related
- 2005-02-21 WO PCT/EP2005/050740 patent/WO2005096388A1/fr active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168964A (ja) * | 1992-11-30 | 1994-06-14 | Toshiba Corp | 信号電荷検出回路 |
JPH06196679A (ja) * | 1992-12-25 | 1994-07-15 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
JPH06275811A (ja) * | 1993-03-24 | 1994-09-30 | Nec Corp | 固体撮像装置 |
JPH06291328A (ja) * | 1993-03-31 | 1994-10-18 | Sony Corp | 半導体装置の製造方法 |
JP2000114504A (ja) * | 1998-09-30 | 2000-04-21 | Sharp Corp | 固体撮像素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2005096388A1 (fr) | 2005-10-13 |
FR2867308A1 (fr) | 2005-09-09 |
CN100481494C (zh) | 2009-04-22 |
DE602005002539D1 (de) | 2007-10-31 |
CN1926691A (zh) | 2007-03-07 |
EP1721337B1 (fr) | 2007-09-19 |
DE602005002539T2 (de) | 2008-06-19 |
CA2552281A1 (fr) | 2005-10-13 |
US20070184653A1 (en) | 2007-08-09 |
KR20070034456A (ko) | 2007-03-28 |
FR2867308B1 (fr) | 2006-05-19 |
EP1721337A1 (fr) | 2006-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007526643A (ja) | 極めて小さな寸法の読出し用ダイオードを備えた集積回路 | |
KR100230023B1 (ko) | 반도체 메모리 장치의 제조 방법 | |
KR100425928B1 (ko) | 비휘발성 반도체 기억장치 및 그의 제조방법 | |
KR100328332B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2007103652A (ja) | 半導体装置およびその製造方法 | |
US5150178A (en) | Gate structure for a semiconductor memory device | |
KR100196302B1 (ko) | 막 두께가 최적으로 설정된 다층 구조 고체 촬상 소자 및 제조 방법 | |
KR20040055705A (ko) | 수직 전하 트래핑 메모리 셀을 구비한 반도체 메모리 및그 제조 방법 | |
US6995349B2 (en) | Solid-state image pickup device and method for manufacturing the same | |
JPS5978576A (ja) | 半導体装置およびその製造方法 | |
JP4848605B2 (ja) | 半導体装置の製造方法 | |
JP2623019B2 (ja) | 半導体装置 | |
JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
JP2830215B2 (ja) | 電荷転送装置の製造方法 | |
JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
JPH1117139A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2007067250A (ja) | 半導体装置の製造方法 | |
KR100473307B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
JPH0142147B2 (ja) | ||
JPH06296008A (ja) | 固体撮像素子の製造方法 | |
JP3081588B2 (ja) | 固体撮像素子の製造方法 | |
JPH10270577A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004103616A (ja) | 固体撮像素子およびその製造方法 | |
JP2004119794A (ja) | 固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20120327 |