-
Die
Erfindung betrifft integrierte Schaltungen, die gleichzeitig leitfähige Gatter
aufweisen, die oberhalb eines Substrats deponiert sind, und Dioden, die
in diesem Substrat gebildet sind.
-
Die
in Erwägung
gezogene Hauptanwendung ist ein Leseregister elektrischer Ladungen,
das durch Übertragung
von Ladungen in das Halbleitersubstrat unter dem Einfluss variabler
elektrischer Potentiale wirkt, die an aneinanderliegende Gatter
oberhalb des Substrats angelegt werden und vom Substrat isoliert
sind. Solche Register befinden sich in Matrix-Bildsensoren die in CCD-Technolgie (vom
Englischen Charge Coupled Device = ladungsgekoppeltes Bauteil) ausgeführt sind.
Sie dienen insbesondere dazu, die in einer Matrix lichtempfindlicher
Elemente gespeicherten Ladungen Zeile für Zeile wieder herzustellen,
um sie zu einer Leseschaltung zu senden, die sich in elektrische
Spannungen oder Ströme
umwandelt, welche den Pegel photoerzeugter Ladungen an jedem Punkt
der Zeile darstellen.
-
Das
durch aneinanderliegende Gatter oder Elektroden dargestellte Leseregister
endet im Allgemeinen mit einer im Substrat ausgebildeten Diode, dank
welcher die Umwandlung einer Menge von Ladungen des elektrischen
Spannungspegels möglich ist.
Die
US-Patentschrift 5,192,990 beschreibt
eine integrierte Schaltung, die ein Ladungsübertragungsregister mit einer
Lesediode am Ende des Registers aufweist, wobei die elektrische
Verbindung der Diode mit dem Rest der Schaltung durch einen Kontakt oberhalb
der Diode erfolgt. Die Lesediode muss so klein wie möglich sein,
um ihre Kapazität
maximal zu reduzieren; wenn die Kapazität der Diode zu groß ist, verhindert
sie nämlich
das Funktionieren des Registers bei sehr hohen Geschwindigkeiten.
-
Aus
diesem Grunde entspricht die Konfiguration des Leseregisters im
Allgemeinen jener, die in 1 dargestellt
ist: Die Gatter oder Elektroden EL1, EL2, usw. des Registers, zunächst regelmäßig oder identisch
entlang des Registers angeordnet, enden in einem Trichter, der die
Ladungen in Richtung einer kleinen Lesediode DL konzentriert.
-
Die
zur Herstellung der Diode eingesetzte Technologie begrenzt jedoch
die Größe, die
man der Diode geben kann, auf niedrige Werte; denn die Diode ist
zwischen der letzten Elektrode ELn des Registers und einer anderen
Siliziumelektrode oder einem anderen Siliziumgatter GRST eingeschlossen;
die Ausgleichslektrode GRST oder das Ausgleichsglatter stellen eine
Barriere zwischen der Diode und einem dotierten Siliziumbereich,
der den Drain-Bereich DR bildet, wobei diese Barriere zur periodischen
Wiederherstellung des elektrischen Potentials der Diode auf einen
konstanten Pegel dient, bevor Ladungen erneut ausgelesen werden.
Andererseits muss die Diode mit dem Rest der elektrischen Verbindung
der Leseschaltung (nicht dargestellt) durch mindestens eine elektrische
Verbindung verknüpft
sein, und die Kontaktstelle dieser Verbindung auf der Diode belegt einen
nicht zu unterschätzenden
Platz, der zum Einsatz einer größeren Diode,
als wie sie wirklich für
den Betrieb der Schaltung erforderlich ist, verpflichtet.
-
Aus
diesem Grunde schlägt
die vorliegende Erfindung ein Verfahren zur Herstellung einer kleinen Diode
zwischen zwei Siliziumelektroden, die oberhalb eines Substrats deponiert
sind, vor, wobei dieses Verfahren folgende Schritte aufweist:
- – a)
Realisieren der zwei Elektroden, die durch einen Abstand getrennt
sind,
- – b)
thermisches Oxidieren eines Anteils der Dicke der Elektroden in
der Höhe
und in der Breite, indem ein Zwischenraum zwischen den oxidierten Elektroden
fortbesteht, wobei das Substrat in diesem Zwischenraum vor Oxidation
geschützt
ist,
- – c)
Freilegen der Fläche
des Substrats in diesem Zwischenraum,
- – d)
Deponieren einer Schicht dotierten polykristallinen Siliziums, die
in diesem Zwischenraum mit dem Substrat in Kontakt tritt, um einen
Pol der Diode zu bilden, wobei das Substrat den anderen Pol bildet,
- – e)
teilweises Entfernen des polykristallinen Siliziums, indem ein gewünschtes
Muster fortbesteht, wobei dieses Muster mindestens den zwischen
den Elektroden gelassenen Zwischenraum abdeckt und ferner einen
außerhalb
dieses Zwischenraums befindlichen Bereich abdeckt,
- – f)
Deponieren einer Isolierschicht, lokales Ätzen einer Öffnung in diese Isolierschicht
oberhalb des polykristallinen Siliziums außerhalb des zwischen den Elektroden
befindlichen Zwischenraums, um eine versetzte Kontaktzone zu bilden,
Deponieren einer Metallschicht, die in Kontakt mit dem polykristallinen
Silizium in der versetzten Kontaktzone tritt, und Ätzen der
Metallschicht nach einem gewünschten
Interconnect-Muster.
-
Der
Kontaktbereich ist in Bezug auf den die Diode darstellenden Bereich
insofern versetzt, als die leitfähige
Schicht, vorzugsweise ein Metall und vorzugsweise Aluminium, in
Kontakt mit der polykristallinen Siliziumschicht tritt, und zwar
an einer nicht oberhalb der Diode befindlichen Stelle.
-
Beim
Schritt e) des teilweisen Entfernens des polykristallinen Siliziums
ist vorzugsweise folgendermaßen
vorzugehen: Man deponiert auf dem polykristallinen Silizium eine
gleichmäßige Schicht Siliziumnitrid,
man ätzt
nach einem Muster, das die Schicht oberhalb der Zonen aus polykristallinen
Silizium, die erhalten werden sollen, fortbestehen lässt, und
man oxidiert das Silizium über
seine gesamte Dicke da, wo es nicht mit Nitrid abgedeckt ist, bis
ein Muster aus Silizium erhalten wird, das nur die Zonen, die mit
Nitrid abgedeckt wurden, umfasst. Es ist festzuhalten, dass man
zwischen dem Deponieren der Nitridschicht und dem anschließenden Schritt
der Oxidation des polykristallinen Siliziums als Variante vorsehen
kann, das polykristalline Silizium chemisch anzugreifen um es weitmöglichst
da, wo es nicht durch das Nitrid geschützt ist, zu entfernen, bevor
die Oxidation erfolgt.
-
Falls
Siliziumnitrid benutzt wird, weist die lokale Öffnung der Isolierschicht beim
Schritt f) auch das öffnen
des Siliziumnitrids auf, um den Schritt das polykristalline Silizium
im Kontaktbereich vor dem Deponieren der leitfähigen Schicht freizulegen.
-
Mit
diesem Verfahren lässt
sich üblicherweise
eine etwa 1,5 Mikrometer mal 1,5 Mikrometer große Diode realisieren, während mit
einem herkömmlicheren
Verfahren, das darin besteht, eine Kontaktzone in einer Isolierschicht
direkt oberhalb der Diode zu öffnen
und Aluminium oberhalb dieser Zone zu deponieren, um mit dem Substrat
in Kontakt zu treten, nicht 4 Mikrometer mal 4 Mikrometer unterschritten werden
könnten,
und zwar wegen der beim öffnen der
Kontaktzone vorzusehenden Spielräume.
-
Die
Erfindung schlägt
als Anwendung eine integrierte Schaltung vor, die ein Ladungsübertragungsregister
mit einer Lesediode am Ende des Registers zwischen einer letzten
Elektrode des Registers und einer Ausgleichselektrode umfasst, dadurch gekennzeichnet,
dass die Lesediode durch einen dotierten Bereich gebildet wird,
der auf der einen Seite durch die Elektroden und auf der anderen
Seite durch Bereiche aus dickem Oxydsilizium abgegrenzt ist, wobei
der dotierte Bereich gänzlich
mit einer Schicht aus polykristallinem Silizium abgedeckt ist, die
entsprechend eines Musters, das sich teilweise oberhalb des dicken
Oxyds erstreckt, begrenzt ist, wobei die Siliziumschicht mit einer
Isolierschicht abgedeckt ist, die eine Öffnung oberhalb des dicken
Oxyds, aber keine Öffnung
oberhalb des dotierten Bereichs aufweist, und wobei die Isolierschicht
selber mit einer leitfähigen
Schicht abgedeckt ist, die durch die Öffnung in Kontakt mit dem polykristallinen
Silizium tritt.
-
Andere
Eigenschaften und Vorteile der Erfindung werden beim Lesen der nachstehenden
näheren
Beschreibung deutlich, die sich an die beiliegenden Zeichnungen
anlehnt, bei denen:
-
die
bereits beschriebene 1 den schematischen Aufbau eines
Leseregisters für
Ladungsübertragungen
darstellt;
-
2 eine
Ansicht von oben und Detailansicht der realisierten Lesediode darstellt;
-
3 und 4 einen
Schnitt der Lesediode jeweils nach Linie A-A und Linie B-B der 2 darstellen;
-
5 bis 11 die
einzelnen Schritte zum Realisieren der Diode darstellen; auf jeder
Figur stellt der linke Teil das Substrat im Schnitt nach Linie A-A der 2 dar,
das heißt
eine Linie, die zwei die Diode umgebende Elektroden schneidet, während der
rechte Teil das Substrat im Schnitt nach Linie B-B der 2 darstellt,
das heißt
eine Linie, die zwischen den Elektroden verläuft, ohne sie zu schneiden.
-
In 2 (Ansicht
von oben) und in 3 und 4 (Schnitte
jeweils nach AA und B), wird die Lesediode DL durch eine im Substrat 30 vom
Typ P diffundierte dotierte Zone vom Typ N+ definiert. Die dotierte
Zone bildet einen Pol der Diode, das Substrat einen anderen Pol.
-
In
der Seitenrichtung von 2 und 3 (links und rechts in 2 und 3)
ist dieser Bereich praktisch durch die Ränder der zwei Gatter oder Elektroden
ELn und GRST, die ihn umgeben, abgegrenzt. Die Elektroden in 2 und 3 sind
gestrichelt dargestellt. In Senkrechtrichtung des Blatts von 2 (oben
und unten in 2, links und rechts in 4)
ist die Diffusionszone vom Typ N+ durch Bereiche aus dickem Oxyd 10 (herkömmliches
thermisches Oxid LOCOS) abgegrenzt. Die strichpunktierten Linien 10' von 2 stellen
die Ränder
der Zonen aus dickem Oxid 10 her, welche die Diode umgeben.
Die der Diode DL entsprechende Zone weist kein dickes Oxyd auf.
-
Die
Gatter ELn und GRS sind aus polykristallinem Silizium, und sie sind
mit einer Isolierschicht aus Siliziumoxid 12 abgedeckt,
die in 2 und 3 gestrichelt dargestellt ist.
-
Eine
Schicht aus leitfähigem
polykristallinen Silizium 14, das mit dem Typ N+ dotiert
und nach einem geeigneten Muster geätzt ist, tritt in Kontakt mit der
gesamten Substratzone 30 oberhalb der Diode DL, da wo das
Substrat nicht durch die Gatter ELn und GRST und das Siliziumoxyd 10 geschützt ist. Diese
Siliziumschicht baut sich, wie in 4 erkennbar,
auf dem dicken Oxid 10 auf. Das Muster aus polykristallinem
Silizium ist durch eine Linie 14' in der 2 begrenzt.
Das Muster kann einen elektrischen Kontakt zwischen dem Pol N+ der
Diode und einer leitfähigen
Aluminiumschicht herstellen, wobei dieser Kontakt versetzt ist,
das heißt
nicht oberhalb der Diode, sondern unterhalb des dicken Oxyds 10 angeordnet
ist.
-
Das
Muster aus polykristallinem Silizium 14 ist vorzugsweise
mit einer Schicht aus Siliziumnitrid 16 abgedeckt. Das
gesamte Muster aus polykristallinem Silizium 14 und der
Nitridschicht 16 ist mit einer isolierenden Passivierungsschicht 18 abgedeckt,
die auch andere Abschnitte der Struktur abdeckt. Diese beiden Schichten 16 und 18 sind
lokal an der Stelle des gewünschten
Kontakts mit einer Aluminiumschicht geöffnet, also an einer Stelle,
die sich oberhalb des dicken Oxids 10, aber nicht unterhalb
der die Diode DL bildenden Zone befindet. Die auf diese Weise definierte
Kontaktöffnung
ist durch die Linie 20' von 2 abgegrenzt.
Die Metallschicht 22 ist vorzugsweise eine Aluminiumschicht,
die nach einem gewünschten
Interconnect-Muster geätzt
ist, das oberhalb der Isolierschicht 18 deponiert ist und durch
eine Öffnung
in der Oxidschicht 18 und der Nitridschicht 16 oberhalb
des dicken Oxyds 10 in Kontakt mit dem polykristallinem
Silizium 14 tritt. Man wird festhalten, dass die Siliziumnitridschicht
durch das gleiche Muster (Linie 14') wie die Schicht aus polykristallinem
Silizium, auf welcher sie deponiert wird, abgegrenzt ist, mit Ausnahme
der Zonen, wo sie geöffnet
ist, damit ein elektrischer Kontakt zwischen der Schicht aus polykristallinem
Silizium und der leitfähigen
Schicht 22 hergestellt werden kann.
-
In 2 bis 4 ist
kein auf herkömmliche Weise
vorgesehener Drain-Bereich DR auf der anderen Seite des Gatters
GRST dargestellt (vgl. 1). Dieser Drain-Bereich wird, wie
nachstehend erläutert,
wie die Lesediode DL ausgeführt.
-
5 und
die folgenden Figuren stellen die einzelnen Schritte zur Herstellung
gemäß der Erfindung
dar.
-
Man
geht von einem Siliziumsubstrat 30 vom Typ P aus, das eventuell
Dotierungsprofiländerungen aufweist,
die für
den Betrieb erforderlich sind (insbesondere eine mengenmäßig dünne Oberflächenschicht
zur Übertragung
vom Typ N, die nicht dargestellt ist), und man bildet aneinanderliegende
Gatter aus polykristallinem Silizium, die den Aufbau von Elektroden
eines Ladungsübertragungsregisters
ermöglichen,
und zwar nach einem herkömmlichen Verfahren,
das üblicherweise
wie folgt sein kann:
- – Oberflächliches Oxidieren des Substrats,
indem eine gleichmäßige dünne Oxidschicht 32 erzeugt wird;
- – Deponieren
einer gleichmäßigen dünnen Schicht
aus Siliziumnitrid 34;
- – Ätzen des
Nitrids nach einem Muster, das den gewünschten isolierenden Zonen
aus dickem Oxid 10 entspricht;
- – Dickschichtiges
thermisches Oxidieren vom Typ LOCOS zur Bildung der Zonen 10,
wo kein Nitrid mehr besteht;
- – Deponieren
einer ersten gleichmäßigen Schicht aus
polykristallinem Silizium 36;
- – Ätzen dieser
Schicht 36, um eine ersten Reihe von Elektroden mit gerader
Rangstelle n, n-2, n-4, n-6,
usw., die voneinander beabstandet sind, zu definieren, zu denen
die Elektrode ELn und auch die Elektrode GRST zählt; die Elektroden mit ungerader
Rangstelle n-1, n-3, n-5 werden anschließend zwischen die Elektroden
mit gerader Rangstelle geschaltet;
- – Thermisches
Oxidieren der Schicht 36, damit das Silizium dieser Schicht
seitlich und oberflächlich
mit isolierendem Siliziumoxid 12 abgedeckt wird;
- – Gleichmäßiges Deponieren
einer zweiten Schicht aus polykristallinem Silizium 38,
die insbesondere den Zwischenraum zwischen den in der ersten Schicht gebildeten
Elektroden (zum Beispiel zwischen der Elektrode ELn der Rangstelle
n und der Elektrode der Rangstelle n-2, die ihr in der ersten Reihe
vorausgeht) ausfüllt;
- – Ätzen der
zweiten Schicht 38, um eine zweite Reihe von Elektroden
mit ungerader Rangstelle zu definieren; die zwei Reihen nebeneinanderliegender
Elektroden bilden ein Register, das eine Übertragung von Ladungen in
das Substrat durch Anlegen von variablen elektrischen Potentialen
an die Elektroden ermöglicht;
das polykristalline Silizium der zweiten Schicht 38 ist
gänzlich
im Zwischenraum zwischen den Gattern ELn und GRST entfernt, wobei
dieser Zwischenraum für
die Lesediode DL reserviert ist, sowie im Zwischenraum, der für die Bildung
eines Drain-Bereichs
DR reserviert werden soll.
-
5 stellt
die integrierte Schaltung in diesem Stadium der Herstellung dar.
-
Die
folgenden Schritte, die nun beschrieben werden, sind erfindungsspezifische
Schritte.
-
Man
oxidiert durch ein thermisches Oxidationsverfahren die obere Fläche der
Anordnung oberflächlich.
Das polykristalline Silizium der zweiten Schicht 38 bedeckt
sich oberflächlich
und seitlich mit einer isolierenden Oxidschicht auf die gleiche
Weise wie das polykristalline Silizium der Schicht 36 mit
einer Oxidschicht 12 abgedeckt wurde. Während des gleichen Oxidationsvorgangs
wächst
die Dicke der Schicht 12. Da die bei diesen zwei Oxidationsvorgängen gebildeten
Oxidschichten von der gleichen Art sind, ist die Oxidschicht in 6,
die alle Elektroden am Ende dieses zweiten Oxidationsvorgangs des
polykristallinen Siliziums abdeckt, mit einem einzigen Bezugszeichen 12 bezeichnet.
-
Nach
diesem Oxidationsvorgang entfernt man die Nitridschicht 34 da,
wo sie nicht durch die Elektroden geschützt ist, das heißt in den
Zonen DL und DR, die für
die Lesediode und den Drain-Ausgleichsbereich reserviert sind. Außerdem entfernt man
die sehr dünne
Siliziumoxidschicht 32, die durch Entfernen des Nitrids
freigelegt wird. Diese zwei letzten Vorgänge haben praktisch keinen
Einfluss auf die Schicht 12, die viel dicker als die Schicht 32 ist.
-
6 stellt
die integrierte Schaltung am Ende dieses Schritts dar.
-
Man
deponiert nun eine dritte gleichmäßige Schicht 40 aus
polykristallinem Silizium, die insbesondere den Zwischenraum zwischen
den Elektroden ELn und GRST sowie den für den Drain-Bereich DR reservierten
Zwischenraum ausfüllt,
und die direkt in Kontakt mit dem in diesen Zwischenräumen freigelegten
Substrat 30 tritt. Diese Schicht 40 wird anschließend das
Interconnect-Muster 14 aus polykristallinem Silizium der 2 bis 4 bilden.
-
Man
bringt eine starke Verunreinigung vom Typ N entweder während des
Deponierens (Deponieren in Anwesenheit von Arsen) oder nach dem
Deponieren in das Silizium der Schicht 40 ein, und man nimmt
eine ausreichend starke und langanhaltende thermische Behandlung
vor, damit sich die Verunreinigungen vom Typ N im Substrat da diffundieren,
wo das polykristalline Silizium in Kontakt mit dem freigelegten
Substrat ist (Bereiche DL und DR). Man bildet auf diese Weise im
Substrat einen Diffusionsbereich 42 vom Typ N+ aus, der
einen ersten Pol der Lesediode DL bildet, wobei das Substrat einen
zweiten Pol bildet; und man bildet gleichzeitig einen Diffusionsbereich 44 vom
Typ N+, der den Drain-Bereich DR bildet, aus. Es ist festzuhalten,
dass sich die thermische Behandlung in anschließenden Schritten der Herstellung
(insbesondere während
der Oxidationsvorgänge)
unterteilen lässt,
aber um die Erläuterungen
zu vereinfachen, wird davon ausgegangen, dass sie von diesem Augenblick
an ausgeführt
ist.
-
7 stellt
die Schaltung in diesem Stadium dar.
-
Man
führt nun
eine Folge von Vorgängen aus,
die Zonen aus polykristallinem Silizium der Schicht 40 abgrenzen
sollen, um mit dieser Schicht gewünschte Interconnect-Muster
zu bilden. Was insbesondere die Lesediode betrifft, ist das Interconnect-Muster
das durch die Linie 14' von 2 abgegrenzte
Muster, das heißt
ein Muster, dank welchem der Aluminiumkontakt (der anschließend vorgesehen wird)
anderswohin als oberhalb der Lesediode versetzt werden kann. Ein
weiteres Muster kann für
die Verbindung des Drain-Bereichs
DR und noch andere Muster am Rest der integrierten Schaltung vorgesehen
werden.
-
Man
könnte
eine Ätzung
des polykristallinen Siliziums zum chemischen Angriff der Schicht 40 durch
ein photogeätztes
Abdeckharz vornehmen, aber bei einer einfachen Ätzung des Silizium besteht die
Gefahr störender
Fehler; wenn das Relief der Fläche
verstärkt
wird, kann die Ätzung
in den brüsken Reliefübergängen nämlich Siliziumrückstände hinterlassen,
die zu Kurzschlüssen
führen.
Es wird deshalb eine andere Vorgehensweise bevorzugt:
- a) Man deponiert auf der gleichmäßigen Schicht 40 eine
Siliziumnitridschicht 46 und man ätzt diese Schicht nach einem
Muster, das nur die gewünschten
Interconnect-Zonen fortbestehen lässt. 8 stellt
die Schaltung in diesem Stadium dar. Man sieht, dass eine Nitridzone 46 belassen
wurde, die auf der einen Seite den Bereich der Lesediode 42 abdeckt
und sich auf der anderen Seite oberhalb des dicken Oxids 10 verlängert.
- b) Man führt
eine Behandlung durch tief thermisches Oxidieren des polykristallinen
Siliziums der dritten Schicht 40 aus. Diese Oxidierung
wird in der Masse des Siliziums erzeugt, und zwar da, wo es nicht
durch das Nitrid 46 geschützt ist. Das polykristalline
Silizium wird da, wo es nicht geschützt ist, gänzlich in Siliziumoxid 48 umgewandelt.
Man erzielt die Struktur von 9 mit einem
Interconnect-Muster aus polykristallinem Silizium 40, das mit
Nitrid abgedeckt ist und, außerhalb
dieses Musters, einer Siliziumoxidschicht 48, die alle Elektroden
des Registers schützt.
-
Es
ist festzuhalten, dass, nachdem das Nitrid deponiert und geätzt ist,
sich auch die Schicht aus polykristallinem Silizium 40 durch
chemischen Angriff über
die gleiche Maske, die zum Ätzen
der Nitridschicht 46 diente, ätzen ließe und anschließend nur der
Schritt b, das heißt
das thermische Oxidieren der Rückstände, die
nach dieser Ätzung
des Siliziums weiter vorhanden sind, vorgenommen würde.
-
Nachdem
auf diese Weise die Interconnect-Muster der Schicht 40 definiert
wurden, mittels welcher ein hinsichtlich der 2 bis 4 definiertes
Interconnect-Muster 14 erzielt wird, deponiert man nun
eine isolierende Schutzschicht 18, die auch als Planarisierungsschicht
(Oxid- oder insbesondere Polyamidschicht) dienen kann. Man führt in der Schicht
sowie in der darunterliegenden Nitridschicht 46 eine lokale Öffnung 50 an
einer Stelle, wo man einen Kontakt mit dem Interconnect-Muster aus
polykristallinem Silizium 40 wünscht, aus. Die Öffnung 50,
die zur Herstellung des elektrischen Kontakts mit dem Bereich N+ 42 der
Lesediode dient, befindet sich, wie es in 10 zu
sehen ist, oberhalb des dicken Oxids 10; ihre Kontur entspricht
einer Kontur 20' von 2.
-
Man
deponiert schließlich
(11) eine leitfähige
Schicht, vorzugsweise eine Aluminiumschicht, und man ätzt diese
Schicht nach den gewünschten Interconnect-Mustern.
Die Schicht 22 füllt
die Öffnung 50 aus
und tritt in Kontakt mit dem polykristallinen Silizium und folglich
in indirekten Kontakt mit dem Bereich N+ der Lesediode DL.
-
Die
Diode DL braucht nur 1,5 Mikrometer mal 1,5 Mikrometer groß zu sein,
was nicht möglich
wäre, wenn
der Aluminiumkontakt oberhalb der Diode ankäme (die minimale Größe wäre eher
4,5 mal 4,5 Mikrometer).