DE19521469B4 - Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie Verfahren zu deren Herstellung - Google Patents

Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE19521469B4
DE19521469B4 DE19521469A DE19521469A DE19521469B4 DE 19521469 B4 DE19521469 B4 DE 19521469B4 DE 19521469 A DE19521469 A DE 19521469A DE 19521469 A DE19521469 A DE 19521469A DE 19521469 B4 DE19521469 B4 DE 19521469B4
Authority
DE
Germany
Prior art keywords
gate electrode
film
oxide
silicon substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19521469A
Other languages
English (en)
Other versions
DE19521469A1 (de
Inventor
Byung Jin Ahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19521469A1 publication Critical patent/DE19521469A1/de
Application granted granted Critical
Publication of DE19521469B4 publication Critical patent/DE19521469B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Hochspannungstransistorstruktur mit
– einer ersten Gateelektrode (19A) auf einem Siliziumsubstrat (11);
– einer zweiten Gateelektrode (19B), welche elektrisch mit der ersten Gateelektrode verbunden ist;
– einem oxidischen Feldfilm (Feldoxidfilm) (16);
– im Siliziumsubstrat ausgebildeten Source- und Draingebieten (21A, 21B), welche zwischen der ersten und der zweiten Gateelektrode angeordnet sind,
dadurch gekennzeichnet, dass
– die zweite Gateelektrode (19B) unterhalb eines Vogelschnabelbereichs (16A) des oxidischen Feldfilms (16) angeordnet ist.

Description

  • Die Erfindung betrifft eine Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie ein Verfahren zu deren Herstellung, und insbesondere Massnahmen zur Schaffung einer Bootstrapschaltung und eines Flash-EEPROM, die Hochspannung verwenden.
  • Herkömmliche Hochspannungstransistoren werden unterteilt in solche mit einem Source und einem Drain, die in einer DDD-(Doppel-Diffusions-Drain) Struktur gebildet sind oder in Transistoren in Ringform.
  • 1 zeigt in geschnittener Ansicht einen herkömmlichen Transistor in Ringform und 2 dessen Layout.
  • Nach 1 und 2 ist ein Kanalbegrenzungsgebiet 2 durch Ionenimplantation auf einem Siliciumsubstrat 1 ausgebildet, auf dem ein oxidischer Feldfilm 3 vorgesehen werden soll, um zu verhindern, dass ein parasitärer Feldtransistor Fehlfunktionen aus lösen kann. Der oxidische Feldfilm 3 wird nach dem LOCOS-Isolierverfahren (Lokale Oxidation von Silicium) gebildet. Erste und zweite Gateelektroden 5A und 5B werden durch Aufgabe von Polysilizium und dessen Ätzen mittels einer Gateelektrodenmaske gebildet. Die erste Gateelektrode 5A ist zwischen einem Sourcegebiet 6A und einem Draingebiet 6B angeordnet. Die zweite Gateelektrode 5B, die auf einem Abschnitt des Siliziumsubstrates 1 und auf einem Abschnitt des oxidischen Feldfilmes 3 längs der Kante dieses Filmes vorgesehen ist, ist mit der ersten Gateelektrode 5A verbunden. Die zweite Gateelektrode 5B hat die Aufgabe, einen Durchschlag am Übergangsgebiet zu verhindern. Die Source- und Draingebiete 6A und 6B werden durch Ionenimplantation nach der Bildung der ersten und zweiten Gatelektroden 5A und 5B geschaffen. Der oxidische Gatefilm 4 isoliert elektrisch das Siliziumsubstrat 1 gegenüber den ersten und zweiten Gateelektroden 5A und 5B. Ein oxidischer Lastfilm 7 ist auf der gesamten Oberseite der Vorrichtung einschliesslich der ersten und zweiten Gateelektroden 5A und 5B vorgesehen, um die Vorrichtung zu schützen. Als abschliessender Schritt bei der Herstellung des Hochspannungstransistors wird eine Metallverdrahtung 8 vorgesehen.
  • Im Allgemeinen ist der oxidische Gatefilm des Hochspannungstransistors dick. Bei einem Transistor mit einem dicken oxidischen Gatefilm ist die Konzentration des Kanalbegrenzungsgebietes relativ höher als die der Kanalfläche. Daher tritt ein Durchschlag am Übergang (junction) zwischen dem Source (oder Drain)-Gebiet und dem Kanalbegrenzungsgebiet auf. Ein Transistor in Ringform kann daher das Problem aufgrund des Kanalbegrenzungsgebietes mit hoher Konzentration im Vergleich zum Source- und Draingebiet bei der herkömmlichen einfachen DDD-Struktur lösen, so dass die Durchschlagspannung am Übergang heraufgesetzt wird. Bei einem VLSI-Verfahren, bei dem mehrere Transistoren hintereinander gereiht sind, muss die zweite Gateelektrode 5B jedoch zur Verhinderung eines Übergangdurchschlages zwischen dem Kanalbegrenzungsgebiet 2 und dem Sourcegebiet 6A (oder Draingebiet 6B) zusätzlich gebildet werden. Durch die Hinzufügung der zweiten Gateelektrode 5B entstehen Probleme hinsichtlich der Integration der Vorrichtung. Der von der Vorrichtung eingenommene Platz wird wegen der Fläche vergrössert, die notwendig ist, um die zweite Gateelektrode 5B zu bilden. Darüber hinaus schafft bei Transistoren, bei denen der Source- und Drainbereich in einer DDD-Struktur gebildet sind, die relativ grosse laterale Diffusion Schwierigkeiten bei der Integration der Vorrichtung.
  • Im Übrigen wird zum Stand der Technik auf die EP 560 435 A hingewiesen, die eine EEPROM mit einem Siliziumsubstrat, darauf vorgesehenen ersten und zweiten Gatelektroden, einem Feldoxidfilm sowie im Substrat ausgebildeten Source- und Draingebieten offenbart.
    •
  • Aufgabe der Erfindung ist die Schaffung einer Hochspannungstransistorstruktur für eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung, mit denen sich der Grad der Integration der Vorrichtung heraufsetzen lässt.
  • Bezüglich der Lösung dieser Aufgabe wird auf die Patentansprüche 1 und 3 verwiesen. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen 2 und 4 aufgeführt.
    •
  • Die Erfindung wird nachfolgend anhand einer Ausführungsform und der Zeichnung näher erläutert. Es zeigen:
  • 1 in geschnittener Ansicht einen herkömmlichen Hochspannungstransistor in Ringform,
  • 2 das Layout des herkömmlichen Hochspannungstransistors nach 1,
  • 3A-3G geschnittene Ansichten zur Darstellung der Schritte bei der Fertigung eines Hochspannungstransistors nach der Erfindung, und
  • 4 das Layout des Hochspannungstransistors nach der Erfindung.
  • In der Zeichnung tragen gleiche Teile die gleichen Bezugszeichen.
  • 3A bis 3G sind geschnittene Ansichten zur Darstellung der Fertigungsschritte für einen Hochspannungstransistor nach der Erfindung.
  • 3A zeigen einen oxidischen Unterlagfilm 12 und einen Nitridfilm 13, die nacheinander auf einem Siliciumsubstrat 11 ausgebildet sind. Ein erstes Fotolackmuster 14 ist auf dem Nitridfilm 13 mittels eines lithografischen Verfahrens unter Verwendung einer Isoliermarke gebildet. Der Nitridfilm 13 und der oxidische Unterlagfilm 12 werden nacheinander unter Verwendung des ersten Fotolackmusters 14 als Ätzmaske geätzt, wodurch das Siliciumsubstrat 11 des Feldgebietes freigelegt wird. Danach wird auf dem Siliciumsubstrat 11 des Feldgebietes ein Kanalbegrenzungsgebiet 15 durch Ionenimplantation ausgebildet, um eine durch einen parasitären Feldtransistor hervorgerufene Fehlfunktion zu verhindern.
  • In 3B ist das erste Fotolackmuster 14 entfernt worden. Ein Feldoxidfilm 16 ist auf dem Siliciumsubstrat 11 des Kanalbegrenzungsgebietes 15 durch eine lokale Siliciumoxidation (LOCOS) gebildet worden. Zu diesem Zeitpunkt wird ein Vogelschnabelbereich 16A an der Kante des Feldoxidfilmes 16 geschaffen.
  • 3C zeigt, dass der Nitridfilm 13 und der oxidische Unterlagfilm 12, die auf dem Siliciumsubstrat 11 des aktiven Gebietes zurückbleiben, durch ein Nassätzverfahren entfernt worden sind. Danach wird der freigelegte Bereich des Siliciumsubstrates 11 bis zu einer veranschlagten Tiefe durch ein Nassätzverfahren mit Selbstausrichtung unter Verwendung des oxidischen Feldfilmes 16 als Ätzmaske geätzt, um eine Ausnehmung 17 zu schaffen. Die Ausnehmung 17 ist so ausgebildet, dass sie sich bis unterhalb des Vogelschnabelbereiches 16A erstreckt.
  • 3D zeigt einen oxidischen Gatefilm 18, der auf dem Siliciumsubstrat 11 der Ausnehmungstruktur 17 ausgebildet ist. Eine Schicht 19 aus Polysilicium (polykristallines Silicium) ist auf dem oxidischen Gatefilm 18 und dem oxidischen Feldfilm 16 ausgebildet.
  • Nach 3E ist ein zweites Fotolackmuster 20 auf der Polysiliciumschicht 19 durch ein lithografisches Verfahren unter Verwendung einer Gateelektrodenmaske vorgesehen worden. Eine erste und eine zweite Gateelektrode 19A bzw. 19B werden durch Ätzen der Polysiliciumschicht 19 unter Verwendung des zweiten Fotolackmusters 20 als Ätzmaske gebildet.
  • Bei dem vorerwähnten Verfahren werden die erste und zweite Gateelektrode 19A und 19B so ausgebildet, dass sie gemäss 4 in Verbindung miteinander stehen. Die erste Gateelektrode 19A ist durch das zweite Fotolackmuster 20 bestimmt und schaltet elektrisch zwischen dem Source- und Draingebiet EIN und AUS. Die zweite Gateelektrode 19B ist in Form einer Distanzlage unter dem Vogelschnabelbereich 16A vorgesehen.
  • Gemäss 3F ist das zweite Fotolackmuster 20 entfernt worden. Ein Sourcegebiet 21A und ein Draingebiet 21B wurden auf dem Siliciumsubstrat 11 zwischen der ersten Gateelektrode 19A und der zweiten Gateelektrode 19B durch Ionenimplantation gebildet.
  • Nach 3G ist auf dem gesamten oberen Bereich einschliesslich der ersten und zweiten Gateelektrode 19A und 19B ein oxidischer Lastfilm 22 zum Schutz der Vorrichtung vorgesehen. Als abschliessender Schritt bei der Fertigung des Hochspannungstransistors wird eine Metallverdrahtung 23 vorgesehen.
  • 4 zeigt das Layout des Hochspannungstransistors nach der Erfindung gemäss 3G.
  • Erfindungsgemäss wird ein Hochspannungstransistor durch Ätzen eines Siliciumsubstrates bis zu einer Tiefe gebildet, die grösser als diejenige des oxidischen Feldfilmes ist, wobei der Vorgang mittels eines selbstausrichtenden Nassätzverfahrens unter Verwendung des oxidischen Feldfilmes als Maske vorgenommen wird. Danach wird die erste Gateelektrode gebildet, die elektrisch zwischen dem Sourcegebiet und dem Draingebiet EIN- und AUS-schaltet. Dieses Verfahren verwendet eine Gateelektrodenmaske. Gleichzeitig wird die zweite Gateelektrode unter dem Vogelschnabelbereich des oxidischen Feldfilmes geschaffen, um einen Grenzschichtdurchschlag zu verhindern.
  • Die Erfindung verbessert die Integration der Vorrichtung, indem eine Gateelektrode unterhalb des Vogelschnabelbereiches des oxidischen Feldfilmes zur Vermeidung eines Grenzschichtdurchschlages vorgesehen ist.
  • Obgleich die Erfindung anhand einer bevorzugten Ausführungsform mit einer gewissen Spezialisierung beschrieben wurde, versteht es sich, dass der Fachmann anhand der gegebenen Lehre Änderungen in der Konstruktion sowie der Kombination und Anordnung der Teile ohne Abweichen vom Wesen der Erfindung vornehmen kann.

Claims (4)

  1. Hochspannungstransistorstruktur mit – einer ersten Gateelektrode (19A) auf einem Siliziumsubstrat (11); – einer zweiten Gateelektrode (19B), welche elektrisch mit der ersten Gateelektrode verbunden ist; – einem oxidischen Feldfilm (Feldoxidfilm) (16); – im Siliziumsubstrat ausgebildeten Source- und Draingebieten (21A, 21B), welche zwischen der ersten und der zweiten Gateelektrode angeordnet sind, dadurch gekennzeichnet, dass – die zweite Gateelektrode (19B) unterhalb eines Vogelschnabelbereichs (16A) des oxidischen Feldfilms (16) angeordnet ist.
  2. Hochspannungstransistorstruktur nach Anspruch 1, dadurch gekennzeichnet, dass das Siliziumsubstrat (11) tiefer ausgespart ist als der oxidische Feldfilm (16).
  3. Verfahren zur Herstellung eines Hochspannungstransistors für eine Halbleitervorrichtung, die folgenden Schritte umfassend: – Bildung eines Kanalbegrenzungsgebietes in einem Feldgebiet und anschliessende Bildung eines oxidischen Feldfilmes auf dem Kanalbegrenzungsgebiet; – Bildung einer Ausnehmung mittels Ätzen eines freigelegten Bereiches eines Siliziumsubstrates bis zu einer grösseren Tiefe als diejenige des oxidischen Feldfilmes, nach einem Nassätzverfahren unter Verwendung des oxidischen Feldfilmes als Ätzmaske; – aufeinanderfolgende Bildung eines oxidischen Gatefilmes und einer Polysiliziumschicht auf dem gesamten oberen Bereich einschliesslich der Ausnehmung und anschliessende Bildung einer ersten Gateelektrode durch ein Ätzverfahren unter Verwendung einer Gateelektrodenmaske und gleichzeitige Bildung einer zweiten Gateelektrode in Form einer Abstandsschicht unterhalb eines Vogelschnabelbereiches des oxidischen Feldfilmes; und – Bildung eines Source- und Draingebietes auf dem Siliciumsubstrat zwischen der ersten Gateelektrode und zweiten Gateelektrode.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die zweite Gateelektrode mit der ersten Gateelektrode verbunden wird.
DE19521469A 1994-06-15 1995-06-13 Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie Verfahren zu deren Herstellung Expired - Fee Related DE19521469B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940013501A KR0149527B1 (ko) 1994-06-15 1994-06-15 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
KR94-13501 1994-06-15

Publications (2)

Publication Number Publication Date
DE19521469A1 DE19521469A1 (de) 1995-12-21
DE19521469B4 true DE19521469B4 (de) 2007-05-31

Family

ID=19385346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19521469A Expired - Fee Related DE19521469B4 (de) 1994-06-15 1995-06-13 Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (2) US5563080A (de)
JP (1) JP2619340B2 (de)
KR (1) KR0149527B1 (de)
DE (1) DE19521469B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936265A (en) * 1996-03-25 1999-08-10 Kabushiki Kaisha Toshiba Semiconductor device including a tunnel effect element
US5880502A (en) * 1996-09-06 1999-03-09 Micron Display Technology, Inc. Low and high voltage CMOS devices and process for fabricating same
TW361010B (en) * 1996-09-30 1999-06-11 Hitachi Ltd Semiconductor device
US5913122A (en) * 1997-01-27 1999-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions
US5846862A (en) * 1997-05-20 1998-12-08 Advanced Micro Devices Semiconductor device having a vertical active region and method of manufacture thereof
JP3594779B2 (ja) 1997-06-24 2004-12-02 株式会社ルネサステクノロジ 半導体装置の製造方法
TW406315B (en) * 1997-06-30 2000-09-21 Siemens Ag Closed transistor with small W/L ratios
US6346446B1 (en) * 1998-06-01 2002-02-12 Massachusetts Institute Of Technology Methods of forming features of integrated circuits using modified buried layers
JP2001144185A (ja) * 1999-11-10 2001-05-25 Seiko Instruments Inc 半導体装置
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
US20080019487A1 (en) * 2003-04-24 2008-01-24 At&T Knowledge Ventures, L.P. Method and system for termination blocking of message delivery service in a swtich-based telecommunication system
US20060240660A1 (en) * 2005-04-20 2006-10-26 Jin-Sheng Yang Semiconductor stucture and method of manufacturing the same
US20110049569A1 (en) * 2009-09-02 2011-03-03 International Rectifier Corporation Semiconductor structure including a field modulation body and method for fabricating same
WO2014052948A1 (en) * 2012-09-30 2014-04-03 Sensor Electronic Technology, Inc. Semiconductor device with breakdown preventing layer
US9741802B2 (en) 2012-09-30 2017-08-22 Sensor Electronic Technology, Inc. Semiconductor device with breakdown preventing layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0560435A2 (de) * 1992-03-12 1993-09-15 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung eines Transistors mit schweberdem Gate und Tuneloxid und durch ein solches Verfahren hergestellte Halbleiteranordnung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3764865A (en) * 1970-03-17 1973-10-09 Rca Corp Semiconductor devices having closely spaced contacts
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
JPS5062385A (de) * 1973-10-02 1975-05-28
DE2902665A1 (de) * 1979-01-24 1980-08-07 Siemens Ag Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie
US4242156A (en) * 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
JPS6080252A (ja) * 1983-10-07 1985-05-08 Nec Corp ゲ−トアレイ方式ｍｏｓ集積回路装置
JPS60124871A (ja) * 1983-12-09 1985-07-03 Pioneer Electronic Corp Ｍｏｓ−ｆｅｔ
JPS61208270A (ja) * 1985-03-13 1986-09-16 Matsushita Electronics Corp Ｍｏｓ型トランジスタ
US4667395A (en) * 1985-03-29 1987-05-26 International Business Machines Corporation Method for passivating an undercut in semiconductor device preparation
US5200351A (en) * 1989-10-23 1993-04-06 Advanced Micro Devices, Inc. Method of fabricating field effect transistors having lightly doped drain regions
US5132238A (en) * 1989-12-28 1992-07-21 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device utilizing an accumulation layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0560435A2 (de) * 1992-03-12 1993-09-15 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung eines Transistors mit schweberdem Gate und Tuneloxid und durch ein solches Verfahren hergestellte Halbleiteranordnung

Also Published As

Publication number Publication date
US5652458A (en) 1997-07-29
JP2619340B2 (ja) 1997-06-11
US5563080A (en) 1996-10-08
DE19521469A1 (de) 1995-12-21
KR960002833A (ko) 1996-01-26
JPH08162630A (ja) 1996-06-21
KR0149527B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
EP0049392B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE19521469B4 (de) Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie Verfahren zu deren Herstellung
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE2923995C2 (de) Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE602005002539T2 (de) Integrierte schaltung mit einer sehr kleinen lesediode
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
DE2816795C2 (de)
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE19501557C2 (de) CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE68905487T2 (de) Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten.
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101