CN100481494C - 具有读出二极管的集成电路 - Google Patents
具有读出二极管的集成电路 Download PDFInfo
- Publication number
- CN100481494C CN100481494C CNB2005800068130A CN200580006813A CN100481494C CN 100481494 C CN100481494 C CN 100481494C CN B2005800068130 A CNB2005800068130 A CN B2005800068130A CN 200580006813 A CN200580006813 A CN 200580006813A CN 100481494 C CN100481494 C CN 100481494C
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- diode
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 19
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 19
- 230000008021 deposition Effects 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000003628 erosive effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 62
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
Abstract
本发明涉及设置在半导体衬底上方以及设置在两个电极之间形成的二极管上方的导电集成电路。为了获得很小尺寸的二极管，进行以下步骤：建立电极(ELn、GRST)，热氧化电极然后露出电极之间的衬底，之后是以下列举的操作：a)沉积掺杂的多晶硅以形成该二极管的极(42)，其中该衬底形成另一极；b)定义所希望的硅图案(14)，其覆盖留在电极之间的间隔并且还覆盖位于所述间隔外部的区域；c)沉积绝缘层(18)，在电极之间的间隔外部的多晶硅上方在所述绝缘层中局部蚀刻开口，以形成移位接触区，沉积金属涂层并蚀刻该金属涂层。本发明的主要应用是用于CCD型读出寄存器的读出二极管。
Description
技术领域
本发明涉及包括沉积在半导体衬底上方的导电栅极和形成在该衬底中的二极管的集成电路。
所设想的主要应用是一种用于电荷的读出寄存器，在施加到并置(juxtaposed)在衬底上方且与衬底绝缘的栅极上的可变电位的影响下，在半导体衬底中通过电荷转移而工作。这种寄存器存在于CCD(电荷耦合装置)技术中制造的矩阵图像传感器中。它们尤其是用于一行一行地恢复存储在光敏元件矩阵中的电荷以将它们发送给读出电路，其使它们转换成表示在该行的每一点处光生电荷水平的电压或电流。
背景技术
由并置的栅极或电极组成的读出寄存器一般是形成于衬底上的二极管，该二极管使得能够将一些电荷转换成电压电平。读出二极管必须尽可能地小，以将其电容最小化；这是因为如果二极管的电容太大，则其将阻止寄存器以很高的速度工作。
这就是为什么读出寄存器的构造一般如图1所示：寄存器的栅极或电极EL1、EL2等，最初沿着寄存器有规则地且同样地沉积，最终是将电荷朝着小读出二极管DL集中的漏斗形物。
然而，用于制造二极管的技术对能给出的二极管尺寸设置了一下限；这是因为二极管夹在寄存器的最后电极ELn和另一电极或硅栅极GRST之间；电极GRST或复位栅极(reset gate)构成二极管与形成漏极(drain)DR的掺杂硅区之间的阻挡，该阻挡在电荷的新读出之前用于周期性地重新建立二极管的电位在恒定水平。另一方面，二极管应当通过至少一个电连接而连接至读出电路的其余部分(未示出)，并且该二极管上的该连接的接触端子占用了不可忽略的空间，使得必需使用的二极管比电路工作真正所需要的二极管大。
发明内容
本发明提供一种在衬底上方沉积的两个硅电极之间制造小尺寸二极管的方法，其包括以下步骤：
-a)在衬底上方制造由间隙分隔开的两个电极，
-b)在高度和宽度方面，热氧化所述电极的厚度的一部分，留下间隔(space)保留在氧化的电极之间，保护该衬底在该间隔中不被氧化；
-c)在该间隔中暴露出该衬底的表面，
-d)沉积与该间隔中的该衬底接触的一层掺杂多晶硅，以形成该二极管的一个极，该衬底形成另一极，
-e)部分移除该多晶硅，同时留下所希望的图案，该图案至少覆盖留在所述电极之间的该间隔并且还覆盖位于该间隔外部的区域，
-f)沉积绝缘层，将开口局部蚀刻到位于所述电极之间的间隔外部的多晶硅上方的该绝缘层中，以形成偏移(offset)接触区，沉积与偏移接触区中的多晶硅接触的金属层，并根据所希望的互连图案蚀刻该金属层。
接触区相对于构成二极管的区域偏移，至于导电层，优选金属并且优选铝，在不位于二极管上方的位置与多晶硅层接触。
对于部分移除多晶硅的步骤e)优选采用以下工序：在多晶硅上沉积均匀的氮化硅层，这根据将层留在想要保留的多晶硅区上方的图案而蚀刻的，并且随后在硅没有被氮化物覆盖处将硅在整个厚度上氧化，直至获得仅包括没有被氮化物覆盖的区域的硅图案。将注意，作为一种变型，可在沉积氮化物层和随后氧化多晶硅的步骤之间，化学侵蚀多晶硅，以在继续氧化之前在多晶硅没有被氮化物保护处尽可能多地移除多晶硅。
在使用氮化硅的情况下，在步骤f)中局部开口绝缘层还包括开口氮化硅，以在沉积导电层之前暴露出接触区中的多晶硅。
利用该方法，一般能够制造具有约1.5微米乘以1.5微米尺寸的二极管，而鉴于当开口接触区时必需提供的余裕，更常规的方法(在于直接在二极管上方的绝缘层中开口接触区并在该区域上方沉积铝以接触衬底)不能够达到4微米乘以4微米以下。
作为一种应用，本发明提供一种包括CCD寄存器的集成电路，在该寄存器末端、在寄存器的最后电极和复位电极之间具有读出二极管，其特征在于：该读出二极管由掺杂区组成，该掺杂区在一侧上由所述电极限定，在另一侧上由厚氧化硅的区域限定，该掺杂区全部覆盖有根据部分延伸在该厚氧化物上方的图案而限定的一层多晶硅，该硅层覆盖有在该厚氧化物上方包括开口但在该掺杂区上方没有开口的绝缘层，并且该绝缘层自身覆盖有通过该开口与多晶硅接触的导电层。
附图说明
阅读参考附图给出的以下详细说明之后，本发明的其它特征和优点将变得显而易见，其中：
-已描述的图1表示CCD读出寄存器的示意结构；
-图2表示制造的读出二极管的平面图和细节；
-图3和4表示分别沿着线A-A和沿着线B-B的读出二极管截面；
-图5至11表示二极管的各个制造步骤；在每个图中，左侧部分表示沿着图2的线A-A、即切割构成二极管的两个电极的线而切割的衬底，而右侧部分表示沿着图2的线B-B、即穿过电极之间而没有切割它们的线而切割的衬底。
具体实施方式
在图2(平面图)和图3及4(分别沿着AA和BB的截面)中，读出二极管DL由扩散到P型衬底30中的N+型掺杂区定义。掺杂区构成二极管的一个极，并且该衬底构成另一个极。
在图2和3的横向方向(在图2和图3中的左边和右边)，实际上这个区域由构成其的两个栅极或电极ELn和GRST的边缘限定。在图2和3中用阴影线标出了所述电极。在图2页面的垂直方向(在图2中的顶部和底部，在图4中的左边和右边)，N+型扩散区由厚氧化物区10(常规的LOCOS热氧化物)限定。图2的虚线10′表示构成二极管边框的厚氧化物区10的边缘。对应于二极管DL的区域不包括厚氧化物。
栅极ELn和GRST由多晶硅制成，并且它们被图2和3中的点所表示的氧化硅绝缘层12覆盖。
根据适合的图案而N+型掺杂和蚀刻的一层导电多晶硅14接触二极管DL下面的没有被栅极ELn和GRST和氧化硅10保护的所有衬底区30。该硅层上升到厚氧化物10上，如图4所示。多晶硅图案由图2中的线14′限定。该图案使得能够制造二极管的N+极和铝导电层之间的电接触，该接触是偏移的，即不位于二极管的上方，但位于厚氧化物10的上方。
多晶硅图案14优选用一层氮化硅16覆盖。由多晶硅图案14和氮化物层16组成的组装件覆盖有绝缘钝化层18，钝化层18还覆盖该结构的其它部分。这两层16和18局部开口在希望与铝层接触的位置，即位于厚氧化物10的上方、但不位于构成二极管DL的区域上方的位置。由此定义的接触开口由图2中的线20′限定。金属层22优选是铝层，根据所希望的互连图案蚀刻，沉积在绝缘层18上方，并且通过形成于厚氧化物10上方的氧化物层18和氮化物层16中的开口与多晶硅14接触。将注意，氮化硅层由与它沉积于其上的多晶硅层相同的图案(线14′)限定，除了对其开口以使多晶硅层和导电层22之间电接触的区域外。
通常在栅极GRST的另一侧上提供的漏极DR(参见图1)没有表示在图2至4中。如以下将说明，该漏极将制作得与读出二极管DL相似。
图5和以下的图表示根据本发明的各个制造步骤。
它们以可能具有工作必需的掺杂分布变化(尤其是体转移的薄N型表面层，未示出)的P型硅衬底30开始，并且形成多晶硅栅极使得能够构建CCD寄存器的电极，这根据常规方法进行，该方法一般如下：
-表面氧化该衬底，制造均匀的薄氧化物层32；
-沉积均匀的氮化硅薄层34；
-根据对应于厚氧化物10的所希望绝缘区的图案而蚀刻该氮化物；
-LOCOS型的厚热氧化，以在不再有任何氮化物的地方形成区域10；
-沉积多晶硅的第一均匀层36；
-蚀刻层36，以定义偶数级(rank)n、n-2、n-4、n-6等的第一系列彼此隔开的电极，其包括电极ELn以及电极GRST；奇数级n-1、n-3、n-5的电极随后将插入在偶数级电极之间；
-热氧化层36，以便该层的硅横向地并且在表面上覆盖有绝缘氧化硅12；
-均匀地沉积第二层多晶硅38，其尤其填充形成于第一层中的电极之间的间隔(例如在级n的电极ELn和第一系列中在其之前的级n-2的电极之间)；
-蚀刻第二层38，以定义奇数级的第二系列电极；该两系列并置电极形成寄存器，通过将可变电位施加到电极而允许电荷在衬底中转移；在栅极ELn和GRST之间的间隔中、即保留给读出二极管DL的间隔中，以及在保留给用于形成漏极DR的间隔中，全部移除第二层38的多晶硅。
图5表示在该制造阶段的集成电路。
现在描述对于本发明更特有的以下步骤。
通过热氧化法表面氧化该组装件的上表面。以与层36的多晶硅覆盖有氧化层12相同的方式，第二层38的多晶硅在表面上并且横向地覆盖有绝缘氧化物层。在同一氧化操作期间，层12的厚度增大。假设在这两个氧化操作期间形成的氧化物层是同一本性，则在氧化多晶硅的该第二操作结束时覆盖所有电极的氧化物层在图6中由单个参考标记12表示。
在该氧化操作结束时，在氮化物层34没有被电极保护的地方，即在保留给读出二极管和复位漏极的区域DL和DR中，移除氮化物层34。还移除了通过移除氮化物而暴露出的很薄的氧化硅层32。这最后两个操作基本上没有影响层12，其比层32厚很多。
图6表示在该步骤结束时的集成电路。
然后沉积多晶硅的第三均匀层40，其尤其填充电极ELn和GRST之间的间隔以及保留给漏极DR的间隔，且其与暴露在这些间隔中的衬底30直接接触。层40随后将形成图2至4中的多晶硅互连图案14。
在沉积期间(存在砷时沉积)或者在沉积之后，用N型杂质重掺杂层40的硅，并且进行足够强烈和延长的热处理，以便N型杂质扩散到多晶硅与暴露出的衬底(区域DL和DR)接触处的衬底中。在衬底中由此形成构成读出二极管DL的第一极的N+型扩散区42，该衬底构成第二极；还同时形成了构成漏极DR的N+型扩散区44。应当注意，热处理可分布于随后的制造步骤期间(尤其是在氧化操作期间)，尽管假设在此时进行以简化说明。
图7表示在该阶段的电路。
然后进行意在限定层40的多晶硅区域的连续操作，以用该层形成所希望的互连图案。更具体地关于读出二极管，互连图案是由图2中的线14′所限定的图案，即能够将铝接触(其将随后建立)偏移到别处而不是在读出二极管上方的图案。可建立另一图案以连接漏区DR，以及其它图案在集成电路的其余处。
可通过光蚀刻掩模抗蚀剂由层40的化学侵蚀来蚀刻该多晶硅，尽管硅的简单蚀刻存在有问题缺陷的风险；这是因为当加强表面的浮凸(relief)时，蚀刻可留下引起短路的硅残留物的突然浮凸转变。优选以不同的方式继续进行：
a)在均匀层40上沉积一层氮化硅46，并且该层根据仅使所希望的互连区保留的图案来蚀刻。图8表示在该阶段的电路。可以看出，氮化物区46保留下来，其一方面覆盖读出二极管42的区域，另一方面在厚氧化物10上方延伸。
b)然后进行第三层40的多晶硅的深氧化热处理。该氧化发生在没有被氮化物46保护的体硅中。没有保护的多晶硅全部转换成氧化硅48。这产生图9中的结构，多晶硅互连40的图案覆盖有氮化物，并且在该图案之外，氧化硅层48保护寄存器的所有电极。
将注意，在沉积和蚀刻该氮化物之后，还能够通过与用于蚀刻氮化物层46相同的掩模由化学侵蚀来蚀刻多晶硅层40，然后仅进行步骤b，即热氧化在硅的该蚀刻之后可能保留的残留物。
在由此定义了层40的互连图案、产生图2至4中定义的互连图案14之后，然后沉积还可用作平坦化层的绝缘保护层18(尤其是氧化物层或聚酰亚胺层)。在该层中和在下面的氮化物层46中，在希望与多晶硅互连图案40接触的位置，制作局部开口52。用于建立与读出二极管的N+区域42电接触的开口52位于厚氧化物10上方，如图10中可以看到；它的轮廓对应于图2中的轮廓20′。
最后(图11)沉积导电层22，优选铝层，并且根据所希望的互连图案蚀刻该层。层22填充开口52并且与多晶硅接触，由此与读出二极管DL的N+区域间接接触。
二极管DL的尺寸可以仅仅是1.5微米乘以1.5微米，如果铝接触在二极管的上方这将是不可能的(最小尺寸会是4.5微米乘以4.5微米)。
Claims (5)
1.一种用于制造在衬底(30)上方沉积的由多晶硅制成的两个电极之间的二极管的方法，其包括以下步骤：
a)在该衬底上方制造由间隙分隔开的该两个电极，
b)在高度和宽度方面，热氧化所述电极的厚度的一部分，留下间隔保持在所述氧化的电极之间，保护该衬底在该间隔中不被氧化，
c)在该间隔中暴露出该衬底的表面，
d)沉积与该间隔中的该衬底接触的一层掺杂多晶硅(40)，以形成该二极管的一个极(42)，该衬底形成另一极，
e)部分移除该多晶硅，同时留下所希望的图案，该图案至少覆盖留在所述电极之间的该间隔，并且还覆盖位于该间隔之外的区域，
f)沉积绝缘层(18)，将开口(52)局部蚀刻到位于所述电极之间的间隔之外的多晶硅上方的该绝缘层中，以形成偏移接触区，沉积与该偏移接触区中的多晶硅接触的金属层(22)，并且根据所希望的互连图案蚀刻该金属层。
2.如权利要求1所述的方法，其特征在于，对于部分移除该多晶硅的步骤e)，沉积一层均匀的氮化硅(46)，这是根据将该层保留在想要留下的多晶硅区上方的图案而蚀刻的，并且随后在硅没有被氮化物覆盖处将硅在其整个厚度上氧化，直至获得仅包括没有被氮化物覆盖的区域的硅图案。
3.如权利要求2所述的方法，其特征在于，在沉积该氮化物层和随后氧化该多晶硅的步骤之间，化学侵蚀该多晶硅以在没有被该氮化物保护的该多晶硅处移除该多晶硅。
4.一种集成电路，包括CCD寄存器，在该寄存器的最后电极和复位电极之间具有读出二极管，其特征在于，该读出二极管由在一侧上由所述电极限定且在另一侧上由厚氧化硅(10)区域限定的掺杂区(42)组成，该掺杂区全部被具有部分延伸在该厚氧化硅上方的图案的一层多晶硅(14，40)覆盖，该多晶硅层覆盖有在该厚氧化硅上方包括开口(52)但在该掺杂区上方没有开口的绝缘层(18)，并且该绝缘层自身覆盖有通过该开口(52)与该多晶硅接触的导电层。
5.如权利要求4所述的集成电路，其特征在于，该多晶硅层覆盖有氮化硅，该氮化硅被绝缘层(18)覆盖，该氮化物层还在该绝缘层中的该开口位置处开口。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0402148 | 2004-03-02 | ||
| FR0402148A FR2867308B1 (fr) | 2004-03-02 | 2004-03-02 | Circuit integre avec diode de lecture de tres petites dimensions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1926691A CN1926691A (zh) | 2007-03-07 |
| CN100481494C true CN100481494C (zh) | 2009-04-22 |
Family
ID=34854983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800068130A Expired - Fee Related CN100481494C (zh) | 2004-03-02 | 2005-02-21 | 具有读出二极管的集成电路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20070184653A1 (zh) |
| EP (1) | EP1721337B1 (zh) |
| JP (1) | JP2007526643A (zh) |
| KR (1) | KR20070034456A (zh) |
| CN (1) | CN100481494C (zh) |
| CA (1) | CA2552281A1 (zh) |
| DE (1) | DE602005002539T2 (zh) |
| FR (1) | FR2867308B1 (zh) |
| WO (1) | WO2005096388A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060182993A1 (en) * | 2004-08-10 | 2006-08-17 | Mitsubishi Chemical Corporation | Compositions for organic electroluminescent device and organic electroluminescent device |
| US7560813B2 (en) * | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US7989958B2 (en) | 2005-06-14 | 2011-08-02 | Cufer Assett Ltd. L.L.C. | Patterned contact |
| US7781886B2 (en) | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US7687397B2 (en) | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
| US7670874B2 (en) * | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
| CN102201346A (zh) * | 2011-06-15 | 2011-09-28 | 中国电子科技集团公司第四十四研究所 | 提高成品率的ccd生产方法 |
| US10651300B2 (en) * | 2018-09-26 | 2020-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charge storage and sensing devices and methods |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4772565A (en) * | 1986-05-21 | 1988-09-20 | Kabushiki Kaisha Toshiba | Method of manufacturing solid-state image sensor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3719535A (en) * | 1970-12-21 | 1973-03-06 | Motorola Inc | Hyperfine geometry devices and method for their fabrication |
| US5192990A (en) * | 1986-09-18 | 1993-03-09 | Eastman Kodak Company | Output circuit for image sensor |
| US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
| JP3378281B2 (ja) * | 1992-11-30 | 2003-02-17 | 株式会社東芝 | 信号電荷検出回路 |
| JPH06196679A (ja) * | 1992-12-25 | 1994-07-15 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
| JP2875132B2 (ja) * | 1993-02-25 | 1999-03-24 | シャープ株式会社 | 電荷転送装置 |
| JPH0783099B2 (ja) * | 1993-03-24 | 1995-09-06 | 日本電気株式会社 | 固体撮像装置 |
| JPH06291328A (ja) * | 1993-03-31 | 1994-10-18 | Sony Corp | 半導体装置の製造方法 |
| KR100223826B1 (ko) * | 1997-06-04 | 1999-10-15 | 구본준 | 씨씨디(ccd) 영상소자의 제조방법 |
| JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
| JP3482346B2 (ja) * | 1998-09-30 | 2003-12-22 | シャープ株式会社 | 固体撮像素子の製造方法 |
| JP4711322B2 (ja) * | 2002-11-29 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | Ｃｃｄイメージセンサ |
-
2004
- 2004-03-02 FR FR0402148A patent/FR2867308B1/fr not_active Expired - Fee Related
-
2005
- 2005-02-21 JP JP2007501266A patent/JP2007526643A/ja not_active Ceased
- 2005-02-21 EP EP05716754A patent/EP1721337B1/fr not_active Expired - Fee Related
- 2005-02-21 CA CA002552281A patent/CA2552281A1/fr not_active Abandoned
- 2005-02-21 KR KR1020067017830A patent/KR20070034456A/ko not_active Application Discontinuation
- 2005-02-21 DE DE602005002539T patent/DE602005002539T2/de active Active
- 2005-02-21 US US10/591,178 patent/US20070184653A1/en not_active Abandoned
- 2005-02-21 CN CNB2005800068130A patent/CN100481494C/zh not_active Expired - Fee Related
- 2005-02-21 WO PCT/EP2005/050740 patent/WO2005096388A1/fr active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4772565A (en) * | 1986-05-21 | 1988-09-20 | Kabushiki Kaisha Toshiba | Method of manufacturing solid-state image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005096388A1 (fr) | 2005-10-13 |
| JP2007526643A (ja) | 2007-09-13 |
| FR2867308A1 (fr) | 2005-09-09 |
| DE602005002539D1 (de) | 2007-10-31 |
| CN1926691A (zh) | 2007-03-07 |
| EP1721337B1 (fr) | 2007-09-19 |
| DE602005002539T2 (de) | 2008-06-19 |
| CA2552281A1 (fr) | 2005-10-13 |
| US20070184653A1 (en) | 2007-08-09 |
| KR20070034456A (ko) | 2007-03-28 |
| FR2867308B1 (fr) | 2006-05-19 |
| EP1721337A1 (fr) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481494C (zh) | 具有读出二极管的集成电路 | |
| US6737704B1 (en) | Transistor and method of manufacturing the same | |
| CN1574335B (zh) | 具有金刚石形金属互连配置的半导体功率器件 | |
| US6784478B2 (en) | Junction capacitor structure and fabrication method therefor in a dual damascene process | |
| EP1351304B1 (en) | Integrated circuit capacitors | |
| US7868363B2 (en) | Semiconductor component arrangement comprising a trench transistor | |
| KR100280793B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| US9941276B2 (en) | Method of producing a semiconductor component arrangement comprising a trench transistor | |
| US20050145936A1 (en) | Power transistor arrangement and method for fabricating it | |
| JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
| US6674123B2 (en) | MOS control diode and method for manufacturing the same | |
| US6580105B1 (en) | Solid-state imaging device | |
| US6635535B2 (en) | Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing | |
| US5691555A (en) | Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices | |
| EP0012561B1 (en) | Semiconductor charge transfer devices | |
| US4908679A (en) | Low resistance Schottky diode on polysilicon/metal-silicide | |
| US5932917A (en) | Input protective circuit having a diffusion resistance layer | |
| EP0057135A2 (en) | Low resistance Schottky diode on polysilicon/metal-silicide | |
| EP0660402B1 (en) | Power semiconductor device | |
| CN110890369A (zh) | 半导体器件的制备方法和半导体器件 | |
| JP2005079462A (ja) | 半導体装置およびその製造方法 | |
| US20020100923A1 (en) | Method for producing an electrode of a field-effect-controllable semiconductor component and field-effect-controllable semiconductor component | |
| EP0072690A2 (en) | A MIS device and a method of manufacturing it | |
| CN103489925B (zh) | 半导体装置及其制造方法 | |
| EP0110656B1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090422 Termination date: 20130221 |