JP3378281B2

JP3378281B2 - 信号電荷検出回路

Info

Publication number: JP3378281B2
Application number: JP32041192A
Authority: JP
Inventors: 慎治大澤; 誠之松長; 浩史山下; 義人小屋; 文敏羽鳥
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-11-30
Filing date: 1992-11-30
Publication date: 2003-02-17
Anticipated expiration: 2018-02-17
Also published as: JPH06168964A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号電荷を検出するた
めの信号電荷検出回路に係わり、特にソース・ホロワ回
路を用いた信号電荷検出回路に関する。

【０００２】

【従来の技術】近年、被写体を撮像して画像信号を得る
ものとして、ＣＣＤ型の固体撮像素子が用いられてい
る。ＣＣＤ固体撮像素子において、ＣＣＤの最終段から
信号電荷を出力するには、図２５に示すような電位の井
戸１の中に信号電荷２を注入し、注入前の電位レベルＶ
1 と注入後の電位レベルＶ2 との差ΔＶs を検出して出
力する。このとき、電位レベルＶ3 ，Ｖ4 は、電位の井
戸１を形成するためのバリアレベルである。従ってΔＶ
s が大きいほど検出感度が高くなるわけであるが、電位
の井戸１には周辺のゲート電極等との寄生容量３があ
り、この容量３が電位の井戸１自身の容量よりも非常に
大きいため、ΔＶs が大きくとれなかった。

【０００３】図２６は、最近のＣＣＤ固体撮像素子に広
く使用されている信号電荷検出回路の一例で、フローテ
ィング・ディフュージョン型検出部とソースホロワ型電
子回路から構成されている。

【０００４】フローティング・ディフュージョン型検出
部は、ｎ型半導体基板１０上にｐ型ウェル１１，ｎ型埋
込みチャネル１２，フローティング・ディフュージョン
部（ＦＤ部）１３及びドレイン１４を形成し、さらにこ
れらの上に絶縁膜１５を介してゲート電極１６，１７を
形成して構成される。ＦＤ部１３が図２５に示した電位
の井戸１に相当し、ゲート電極１６，１７によって同じ
く図２５の電位レベルＶ3 ，Ｖ4 に相当するバリアレベ
ルが形成される。

【０００５】ソースホロワ型電子回路は、ドライブトラ
ンジスタ２１及びロードトランジスタ２２を直列接続し
てなる１段目のソースホロワ回路と、ドライブトランジ
スタ２３及びロードトランジスタ２４を直列接続してな
る２段目ソースホロワ回路、とからなる。また、ＦＤ部
１３と１段目のソースホロワ回路のドライブトランジス
タ２１のゲートは配線で接続されている。

【０００６】上記の構成においては、ドライブトランジ
スタ２１のゲート・ドレイン間の寄生容量Ｃ1 ，ゲート
の寄生容量Ｃ2 及びゲート・ソース間の寄生容量Ｃ3 が
ＦＤ部１３に結合しており、これが信号出力ΔＶs を大
きくとれない要因となっている。

【０００７】図２７は、ドライブトランジスタ２１の実
際の平面パターン（ａ）とその矢視断面図（ｂ）であ
る。トランジスタの素子領域はフィールド酸化膜３３で
規定され、その中にＭＯＳ型トランジスタの素子が形成
されている。素子領域の中はゲート酸化膜３５が作られ
ており、トランジスタゲート３０，ソース・ドレイン３
１がそれぞれ形成されている。ソース・ドレイン３１と
フィールド酸化膜３３は、逆バイアスによるブレークダ
ウンを行わないために距離を取ってあり、この領域が３
２になっている。

【０００８】ｎ型基板１０上にｐ型ウェル１１が形成さ
れ、フィールド酸化膜３３，ゲート酸化膜３５が形成さ
れている。フィールド酸化膜３３の下には、さらにｐ型
の不純物層３４がイオン注入により形成されている。ゲ
ート酸化膜３５の上には、ゲート電極３０が形成されて
おり、このゲート電極３０はフィールド酸化膜３３上に
オーバラップしている。これは、トランジスタのチャネ
ル幅Ｗはソース・ドレイン３１の大きさで決まるのだ
が、ゲート電極の下はｐ型のウェル１１で領域３２と同
じ状態になっているために電流が流れる可能性があるの
で、同じ幅のゲート電極をおいて過電流が流れないよう
にしているためである。このため、ゲート電極の面積が
必要以上に大きくなり、ひいてはゲート容量が大きくな
るために、前述したように信号出力を大きく取れない要
因となっている。

【０００９】また、信号電荷検出回路では、ＦＤ部に蓄
積された信号電荷を排出する（リセット動作）必要があ
るが、この際に熱雑音が生じる。リセット雑音とは、Ｆ
Ｄ部から信号電荷を排出する際に、ＦＤ部に残留する電
荷数がランダムに変動するために生じる。この雑音は、
リセット動作の際ＦＤ部にある電荷を完全に排出するこ
とにより防止できるが、図２６に示した信号電荷検出回
路では次の理由によりそれはできない。即ち、ＦＤ部に
は配線が接続されるため、その不純物拡散層は高濃度に
不純物をドーピングする必要がある。従って、リセット
・ゲートをオン状態にしても、ＦＤ部の不純物拡散層を
完全に空乏化することができずに必ず残留電荷が生じる
ために、リセット雑音を排除することはできないのであ
る。

【００１０】なお、上記の熱雑音による電荷の揺らぎ、
即ち電荷数の分散値は、入力容量をＣ_tとすると〈ΔＱ
² 〉＝ｋＴＣ_tとなるので、ｋＴＣ雑音と呼ばれる。ま
た、図２６に示した信号電荷検出回路では、電子数から
電圧への変換利得が入力容量Ｃ_tによって決まり、入力
容量と独立に変換利得を設定できないという問題もあ
る。

【００１１】また、従来一般的な電界効果トランジスタ
は図２８に示すように構成されている。図２８（ａ）は
平面図、（ｂ）は断面図、（ｃ）はポテンシャル分布図
である。ｎ型半導体基板１０上にｐ型ウェル１１が形成
され、ソース３１ａ，チャネル３７，ドレイン３１ｂが
不純物イオン注入により作成され、その上に絶縁膜３５
を介してゲート電極３０が形成されている。

【００１２】このトランジスタでは、ソース３１ａから
注入された電子はチャネル３７のバルクチャネル３７ａ
を通り、ドレイン３１ｂから排出されるわけだが、高濃
度のｎ型不純物が注入されているドレイン３１ｂのゲー
ト端に非常に大きい電界で加速された電子が侵入するた
めに、インパクトイオン効果と呼ばれる効果により電子
−正孔対が発生し、電子の大部分はドレイン３１ｂに吸
収されるものの、正孔の大部分はチャネルのＳｉＯ₂界
面のサーフェイスチャネル３７ｂを通り、ソース３１ａ
へと抜けていた。このため、チャネル３７を流れる電流
が変調を受け、雑音が発生するという問題があった。

【００１３】特に、信号電荷検出回路におけるソース・
ホロワのドライブトランジスタにこのような雑音が発生
すると、Ｓ／Ｎの低下、ひいては検出感度の低下を招く
ことになる。

【００１４】

【発明が解決しようとする課題】このように従来、固体
撮像素子の信号電荷検出回路においては、次のような問
題があった。 (1) ソース・ホロワ回路のドライブトランジスタのゲー
トに結合する寄生容量が大きいため、信号出力を大きく
取れない（検出感度が低い）。 (2) ｋＴＣ雑音のためＳ／Ｎが低下する。 (3) 変換利得を入力容量と独立に設定することは困難で
ある。 (4) ソース・ホロワに用いる電界効果トランジスタにお
いてインパクトイオン効果により雑音が発生し、これに
よりＳ／Ｎが低下する。

【００１５】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ソース・ホロワ回路の
ドライブトランジスタのゲートに結合する寄生容量を低
減することができ、検出感度の向上及びｋＴＣノイズの
低減をはかり得る信号電荷検出回路を提供することにあ
る。また、本発明の他の目的は、変換利得を入力容量と
独立に設定することのできる信号電荷検出回路を提供す
ることにある。

【００１６】また、本発明の他の目的は、インパクトイ
オン効果による雑音を低減することのできる電界効果ト
ランジスタを実現し、Ｓ／Ｎの向上をはかり得る信号電
荷検出回路を提供することにある。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。

【００１８】即ち、本発明（請求項１）は、電気信号が
入力されるドライブトランジスタと出力抵抗を構成する
ロードトランジスタが直列接続されたソース・ホロワ回
路からなり、電荷転送部により転送された信号電荷を検
出する信号電荷検出回路において、ドライブトランジス
タは、該トランジスタの素子領域を規定するフィールド
絶縁膜領域よりゲート電極端の片方が離れており、かつ
ゲート電極幅が素子領域上に形成されたゲート絶縁膜と
フィールド絶縁膜上の一部でチャネル部より小さくなっ
ており、かつゲート電極下にはトランジスタチャネル形
成用の不純物がイオン注入されていることを特徴とす
る。

【００１９】

【００２０】

【００２１】

【００２２】また、本発明（請求項２）は、電荷転送部
により転送された信号電荷を電圧信号に変換する電荷検
出部と、変換された信号を電流増幅するソース・ホロワ
回路とからなる信号電荷検出回路において、ソース・ホ
ロワ回路のドライブトランジスタのドレインと電源電圧
との間に負性抵抗素子を接続してなることを特徴とす
る。

【００２３】また、本発明（請求項３）は、電荷転送部
により転送された信号電荷を電圧信号に変換する電荷検
出部と、変換された信号を増幅出力する出力回路とを備
えた信号電荷検出回路において、出力回路は、電界効果
トランジスタとバイポーラトランジスタを直列に接続し
た反転増幅器からなり、電界効果トランジスタのゲート
を電荷検出部に接続し、バイポーラトランジスタのベー
スを定電位に固定、エミッタをドレインに接続、コレク
タ側に負荷を接続してなることを特徴とする。また、本
発明（請求項４）は、電荷転送部により転送された信号
電荷を電圧信号に変換する電荷検出部と、変換された信
号を電流増幅するソース・ホロワ回路とからなる信号電
荷検出回路において、ソース・ホロワのドライブトラン
ジスタは、２つの連続したゲート領域を有し、片方のゲ
ート下のチャネルの少なくとも一部がドレインに向かっ
て広くなる形状を有する電界効果トランジスタからなる
ことを特徴とする。ここで、チャネルの少なくとも一部
にチャネルとクロスする形で幅方向の端から端までチャ
ネルと反対導電型の不純物をイオン注入してもよい。

【００２４】

【作用】本発明（請求項１）によれば、信号検出用ソー
ス・ホロワのドライブトランジスタのゲート形状の改良
により、ゲートに付随する寄生容量を小さくすることが
でき、信号出力を大きくすることが可能となる。さら
に、寄生容量が小さくなることから、ｋＴＣノイズを低
減することも可能である。

【００２５】

【００２６】

【００２７】また、本発明（請求項２）によれば、ソー
ス・ホロワのドライブトランジスタのドレインと電源と
の間に負性抵抗素子を接続することにより、ゲート電位
の変化に伴うドレイン電位をゲート電位と同一方向に変
化させることができ、結果としてドレイン側の寄生容量
を低減することができる。このため、検出感度の向上及
びｋＴＣ雑音の低減をはかることが可能となる。

【００２８】また、本発明（請求項３）によれば、出力
回路のドライブトランジスタのドレイン電位をバイポー
ラトランジスタのベース電位により設定して一定とする
ことができるので、ゲート側から見た入力容量の変化は
ない。このため、入力容量の大きさに影響を与えずに変
換利得のみを設計することができる。

【００２９】また、本発明（請求項４）によれば、ゲー
ト下のチャネルの一部をドレインに向かって広くなる形
状とすることにより、チャネル内に電界の弱くなる領域
を作り、インパクトイオン効果により発生する電子−正
孔対の数を減少させることができ、これによりトランジ
スタの雑音を低減することができる。さらに、チャネル
部を流れる正孔のドレインを付けることで、トランジス
タの雑音をより一層低減することも可能である。そし
て、このような雑音の少ないトランジスタを信号電荷検
出回路のソース・ホロワのドライブトランジスタとして
用いることにより、Ｓ／Ｎの向上及び検出感度の向上を
はかることが可能となる。

【００３０】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。

【００３１】図１は本発明の第１の実施例に係わる信号
電荷検出回路の要部構成、即ちソース・ホロワのドライ
ブトランジスタの素子構造を示すもので、（ａ）は平面
図、（ｂ）は（ａ）の矢視Ａ−Ａ′断面図である。

【００３２】図１（ａ）に示すように、トランジスタの
素子領域はフィールド酸化膜３３で規定され、その中に
ＭＯＳ型トランジスタが形成されている。素子領域の中
はトランジスタゲート３０，ソース・ドレイン３１，ト
ランジスタチャネル３７が形成されている。ソース・ド
レイン３１とフィールド酸化膜３３は逆バイアスによる
ブレークダウンを起こさないために距離を取ってあり、
この領域が３２となっている。

【００３３】また、図１（ｂ）に示すように、ｎ型基板
１０上にｐ型ウェル１１が形成され、このｐ型ウェル１
１にフィールド酸化膜３３，ゲート酸化膜３５が形成さ
れている。フィールド酸化膜３３の下には、素子分離用
のｐ型不純物層３４がイオン注入により形成されてい
る。ゲート電極３０は、その片方の電極端がフィールド
酸化膜３３とオーバラップしないでゲート酸化膜３５上
に形成されており、さらにこのゲート端と反対側のフィ
ールド酸化膜端では、ゲート電極３０の幅が小さくなっ
ている。さらに、ゲート電極３０の下には、トランジス
タチャネルを形成するための不純物層３７が形成されて
いる。

【００３４】このような素子構造により、トランジスタ
ゲートの面積を小さくでき、ひいてはゲート容量を小さ
くできるので、信号出力を大きく取ることが可能であ
る。また、トランジスタチャネルは不純物層３７により
規定されるので、これ以外の領域をトランジスタ電流が
流れることなく、特性の劣化は生じない。つまり、トラ
ンジスタ特性の劣化を招くことなくゲート容量を小さく
することができ、これにより信号出力を大きくすること
ができる。

【００３５】図２は、本発明の第２の実施例に係わる信
号電荷検出回路を示す回路構成図である。検出部１００
は、ｎ型基板１０上にｐ型ウェル１１，ｎ型埋込みチャ
ネル１２，浮遊拡散層（ＦＤ部）１３及びドレイン１４
を形成し、さらにこれらの上にゲート絶縁膜１５を介し
てゲート電極１６，１７を形成して構成される。ＦＤ部
１３は信号電位設定用トランジスタ２５のゲートに接続
され、その出力端子（ソース）はソース・ホロワ型電子
回路２００に接続される。

【００３６】ソース・ホロワ型電子回路２００は、２段
のソース・ホロワ回路から構成されている。１段目のソ
ース・ホロワ回路は、ゲートに信号電位設定用トランジ
スタ２５の電気信号を入力するドライブトランジスタ２
１と、ゲート・ソースを接続した出力用のロードトラン
ジスタ２２とを直列接続して構成される。同様に、２段
目のソース・ホロワ回路は、１段目のソース・ホロワ回
路の出力をゲートに入力するドライブトランジスタ２３
と、出力用のロードトランジスタ２４とを直列接続して
構成される。ドライブトランジスタ２１，２３のドレイ
ンはドレイン電源ＶDDに接続され、ロードトランジスタ
２２，２４のソースはグランドレベルＧＮＤに接続され
ている。また、ドライブトランジスタ２１の電位をリセ
ットするために、信号電位設定用トランジスタ２５のド
レイン端子には、パルス信号電圧２６が印加される。

【００３７】図３（ａ）（ｂ）は、ドライブトランジス
タ２１のゲート電位２７，信号電位設定用トランジスタ
２５のチャネル電位２８及びドレイン電位２９を概略的
に示したものである。

【００３８】図３（ａ）の電位関係は、ドレイン電位２
９をチャネル電位２８より高くすることで、ドライブト
ランジスタ２１のゲート電位２７をチャネル電位２８に
規定している状態を示している。なお、チャネル電位２
８は、ＦＤ部１３から信号電位設定用トランジスタ２５
に入力される信号電圧により決まるので、この動作によ
り信号の読出しを行うことになる。

【００３９】図３（ｂ）はドレイン電位２９をチャネル
電位２８より低くすることで、ドライブトランジスタ２
１のゲート電位２７をドレイン電位２９にリセットして
いる状態を示している。この動作により、各信号毎にド
ライブトランジスタ２１のゲート電位をリセットするこ
とが可能になる。

【００４０】このように、ＦＤ部１３の信号出力をゲー
トサイズの小さい信号電位設定用トランジスタ２５に入
力し、信号検出を行うことで、ＦＤ部１３に結合する寄
生容量を小さくし、大きな信号出力を得ることができ
る。また、ドライブトランジスタ２１のゲート電位２７
は、信号電位設定用トランジスタ２５のドレインにパル
ス電圧２６を印加することでリセットすることが可能で
あり、連続した信号パケットの電荷検出が可能となる。

【００４１】ところで、この構成においても、配線容量
Ｃ4 は存在し、またＦＤ部１３と配線２０とのコンタク
トを取るために、ＦＤ部１３の面積を効果的に小さくす
ることができず、ＦＤ部１３の容量も小さくすることは
困難である。

【００４２】そこで本実施例では、図４，図５に示すよ
うにトランジスタを形成している。図４に示すように、
ＣＣＤチャネル１２を転送されてきた信号電荷は出力ゲ
ート１６を通り、ゲート電極４３下のＦＤ部１３へと送
り出される。このとき、ＦＤ部１３の下には、信号電位
設定用トランジスタのチャネル４２が形成されており、
チャネル端と接触するようにソース４１，ドレイン４０
が形成されている。このため、ＦＤ部１３が信号電位設
定トランジスタのゲート電極と見掛上同じ機能を果た
し、ここに送られてきた信号電荷の量に比例して変化す
るＦＤ部１３の電位変動が信号電位設定用トランジスタ
のチャネル４２の電位を変化させる。この電位変化に応
じてソース４１の電位が変化し、この変動を次段ソース
・ホロワで低インピーダンス化して出力することにな
る。

【００４３】検出された信号電荷は、リセットゲート１
７に正のパルス電圧を印加することでリセットドレイン
１４に排出されていく。また、ソース４１の電位は、ド
レイン４０にパルス発生回路２６によりパルス電圧を印
加することで、従来と同じようにリセットすることがで
きる。

【００４４】図５（ａ）は図４の矢視Ａ−Ａ′断面図
で、図５（ｂ）は図４の矢視Ｂ−Ｂ′断面図である。半
導体基板１０上にｐ型ウェル１１が形成され、このｐ型
ウェル１１の表面層にｎ型埋込みチャネル１２，リセッ
トドレイン１４が形成されている。ｐ型ウェル１１の上
には、ゲート絶縁膜１５を介して出力ゲート１６，電位
設定ゲート４３，リセットゲート１７が形成されてい
る。

【００４５】また、ｐ型ウェル１１の底部でｎ型埋込み
チャネル１２の下には、信号電位設定用トランジスタチ
ャネル４２が形成されている。ｐ型ウェル１１の底部で
チャネル４２の両側には、ソース４１，ドレイン４０が
形成されている。なお、ｎ型埋込みチャネル１２の下以
外のトランジスタチャネル部４２にソース４１，ドレイ
ン４０の電位が確実に固定されるように、高濃度不純物
領域４４が形成されている。

【００４６】このように本実施例によれば、ＦＤ部１３
と信号電位設定用トランジスタ２５間の信号線を省略す
ることができ、さらにＦＤ部１３と信号線のコンタクト
を取る必要がないので、ＦＤ部１３の面積を小さくする
ことができる。このため、ＦＤ部１３に結合する容量を
小さくすることができ、大きな信号出力を得ることがで
きる。また、検出容量が小さくなることから、ｋＴＣノ
イズの低減をはかることもできる。

【００４７】図６は本発明の第３の実施例に係わる信号
電荷検出回路の概略構成を示す平面図、図７は図６の矢
視Ａ−Ａ′及びＢ−Ｂ′断面図である。回路的な構成は
前記図２６と同様であるが、この実施例ではソース・ホ
ロワ回路のドライブトランジスタ２１をＦＤ部１３上に
直接形成している。

【００４８】ＦＤ部１３の上にはゲート絶縁膜１５を介
して多結晶シリコン膜が形成され、この多結晶シリコン
膜はチャネルと直交する方向に延在している。そして、
この多結晶シリコン膜にＴＦＴを形成してソース・ホロ
ワ回路のドライブトランジスタ２１を構成している。な
お、図中５０は初段ソース・ホロワのドライブトランジ
スタのドレイン部、５１はソース部であり、ソース部５
１はロードトランジスタ２２のドレイン部５３に接続さ
れている。

【００４９】本実施例では、ＦＤ部１３に寄生容量をも
たらし感度の低下の要因となっていた、ＦＤ部１３に接
続された配線をなくし、ドライブトランジスタ２１のゲ
ート電極となる基板不純物拡散層が電荷転送部の転送チ
ャネルを構成する不純物拡散層と共通になる構造にして
いる。ＦＤ部１３の電位変化は、絶縁膜を介した容量結
合により、直接ソース・ホロワのドライブトランジスタ
２１のチャネルに伝達している。そのため、検出容量を
従来の場合に比べて十分に小さくでき、より一層の高感
度化が可能となる。

【００５０】この事情を、図８を参照して説明する。図
８（ａ）は従来の信号電荷検出回路の検出容量を概算す
るために描いた等価回路図である。この場合、検出容量
ＣsはＦＤ部１３の不純物拡散層領域に連なる容量で決
まり、それらは具体的に、基板空乏層容量Ｃd ，ＦＤ部
１３に隣接する電荷転送電極と検出部間の容量Ｃp ，及
びＦＤ部と初段ソース・ホロワのドライブトランジスタ
を接続する配線の持つ容量Ｃw （Ｃ4 ）の和で決まる。
即ち、Ｃs ＝Ｃd ＋Ｃp ＋Ｃw であり、Ｃs はおよそ16
(fF)である。なお、この中で最も大きい容量を持つのは
配線の持つ容量Ｃw である。

【００５１】図８（ｂ）は実施例の場合の容量概算のた
めの等価回路図である。この場合の検出容量は、ＦＤ部
１３の基板空乏層容量Ｃd1，ＦＤ部１３に隣接する電荷
転送電極１６，１７とＦＤ部１３間の容量Ｃp に加え、
基板界面側の空乏層容量Ｃd2，ゲート絶縁膜容量Ｃox，
及び初段ソース・ホロワのドライブトランジスタ２１の
チャネル部に連なる寄生容量Ｃf の直列合成容量Ｃa と
の和となる。即ち、Ｃs ＝Ｃd1＋Ｃp ＋Ｃa である。こ
のうち、Ｃd2，ＣoxはＣf に比べて十分に大きいため、
それらの直列合成容量Ｃa はＣf の大きさに近い値を持
つ。本実施例の場合、初段ソース・ホロワのドライブト
ランジスタ２１に連なる寄生容量は従来の場合の配線の
持つ負荷容量に比べて十分に小さい。その結果、検出容
量Ｃs はおよそ３(fF)であった。これにより、従来の場
合に比べて５倍の感度を得ることができる。

【００５２】また、本実施例では、ＦＤ部１３としての
不純物拡散層の不純物濃度を電荷転送チャネルと同じ濃
度で形成しているため、ＦＤ部１３をリセットする際
に、ＦＤ部１３を完全に空乏化することができ、残留電
荷は生じないのでリセット雑音が生じず、さらに検出感
度を高くすることができるのである。

【００５３】図９は本発明の第４の実施例に係わる信号
電荷検出回路の概略構成を示す平面図、図１０は図９の
矢視Ａ−Ａ′及びＢ−Ｂ′断面図である。この実施例が
第３の実施例と異なる点は、ＦＤ部に隣接する、ＣＣＤ
の電荷転送電極及びリセットゲートが、ゲート絶縁膜上
に設けられた多結晶シリコンではなく、基板表面に設け
られた不純物拡散層よりなっていることである。即ち、
ＦＤ部１３に隣接する電荷転送部の転送電極及びリセッ
トゲートが、ゲート絶縁膜上に設けられた多結晶シリコ
ンではなく、基板表面に設けられた不純物拡散層５７及
び５８により形成されている。

【００５４】このような構成であれば、初段ソース・ホ
ロワのドライブトランジスタのチャネル部と、隣接する
ＣＣＤの多結晶シリコン転送電極がオーバラップするこ
とにより生じる寄生容量がなくなる。転送電極を基板表
面に設けた拡散層領域にすることにより新たに付加され
る寄生容量はそれに比べて小さいため、検出容量は小さ
くなる。

【００５５】この第４の実施例における信号電荷の転送
は、以下のように行われる。ゲート不純物拡散層５７，
５８はＣＣＤの埋込みチャネル１２を形成するｎ型拡散
層とは逆の極性を持つｐ型拡散層で形成される。ゲート
不純物拡散層５７直下の埋込みチャネルは二つの領域に
分かれ、それぞれの不純物濃度は異なり、ＦＤ部１３に
近い方がその濃度が高くなるよう形成されている。ま
た、電荷転送部の多結晶シリコン転送電極終端部直下の
埋込みチャネルも二つの領域に分かれ、それぞれの不純
物濃度は異なり、ＦＤ部１３に近い方がその濃度が高く
なるよう形成されている。ゲート不純物拡散層５７には
基準電位が印加される。それに隣接する多結晶シリコン
転送電極にクロックパルスを印加することで、同電極下
に蓄積されていた信号電荷はＦＤ部１３の不純物拡散層
に転送される。また、ゲート不純物拡散層５８には直接
クロックパルスが印加され、ＦＤ部１３から排出ドレイ
ン１４への信号電荷の排出が行われる。

【００５６】このように本実施例によれば、ＦＤ部１３
に連なる寄生容量を減らすことで、大幅に感度を向上
し、かつ従来感度低下の要因となっていた信号電荷リセ
ット時に生じる熱雑音を排除することができ、より一層
の感度向上が実現できる。

【００５７】図１１は、本発明の第５の実施例に係わる
信号電荷検出回路の概略構成を示す図である。電荷転送
部６１の出力端Ａには、フローティング・ディフュージ
ョン（ＦＤ部）６２が設けられており、このＦＤ部６２
はソース・ホロワ回路の入力に接続されている。ソース
・ホロワ回路は、ドライブトランジスタ６４，負性抵抗
６５及び負性抵抗６８を直列接続してなる。負性抵抗６
８は、図１２に示したような電圧・電流特性を有し、例
えばエサキダイオードなどを用いればよい。さらに、Ａ
点には電位を初期化するためのリセットゲートトランジ
スタ６３が接続されている。

【００５８】ここで、ドライブトランジスタ６４のゲー
トとドレイン間の寄生容量６６，ゲートとソース間の寄
生容量６７が存在する。ＦＤ部６２の容量，ゲート・ド
レイン間の寄生容量，ゲート／ソース間の寄生容量の値
をそれぞれＣ_FD，Ｃ_D，Ｃ_Sとする。従来例で示した寄
生容量のうちゲート・ソース間の寄生容量Ｃ_Sは出力電
圧による不帰還により低減されるため無視できるが、ゲ
ート・ドレイン間の寄生容量Ｃ_Dにはこのような負帰還
がかからないため無視できない。

【００５９】本実施例は、ドライブトランジスタ６４の
ドレイン側に負性抵抗６８を挿入することにより負帰還
をかけ、寄生容量Ｃ_Dを低減するものである。以下に、
図１１を参照して回路の動作を説明する。負性抵抗の動
作点は図１２に示した点Ｄに設定する。いま、Ａ点の電
位、即ちドライブトランジスタ６４のゲート電圧が上昇
したとすると、ドレイン電流が増加する。このとき、Ｃ
点は抵抗６５による電圧降下のため電位が上昇し、抵抗
６５とトランジスタ６４を流れる電流が等しくなるよう
な電圧に落ち着く。また、負性抵抗６８の両端の電位差
は電流増加と共に減少するため、Ｂ点の電位も上昇す
る。ゲート電圧が減少した場合も同様の動作をする。従
って、信号電荷の流入やリセットによりＡ点の電位が変
化した時にＢ点，Ｃ点の電位が同方向に変化するため、
Ｃ_D，Ｃ_S共に低減されることになる。

【００６０】このように本実施例によれば、負性抵抗６
８を用いることにより、Ｃ_D，Ｃ_S共に大きく低減され
る。従って、ドライブトランジスタ６４にゲートにつな
がる寄生容量が低減されることになり、検出感度の向上
と共にｋＴＣ雑音の低減をはかることができる。

【００６１】図１３は本発明の第６の実施例に係わる信
号電荷検出回路の概略構成を示す図である。この実施例
は、第５の実施例における負性抵抗６８をトランジスタ
６９と差動増幅器７０により構成したものである。差動
増幅器７０は、トランジスタ６９のソースとドレインの
電位差を検知し、その差が大きいときにはソース・ドレ
イン間の抵抗が大きくなるようなゲート電圧を与えるよ
うに設計されている。このため、図１４に示したように
トランジスタ６９の両端の電位差がある電圧よりも大き
くなったときに負性抵抗を示すようになる。従って、図
１４に示したＤ点にバイアスを設定すると、第５の実施
例と同様な動作を示し、検出感度の向上及びｋＴＣ雑音
の低減をはかることができる。

【００６２】図１５は、本発明の第７の実施例に係わる
信号電荷検出回路の概略構成を示す図である。この実施
例は、第６の実施例をさらに具体化したものであり、差
動増幅器７０を電界効果トランジスタ７１，７２，抵抗
７３，７４及び電流源により構成したものである。差動
増幅器の入力インピーダンスは理想的には無限大である
のがよいが、この実施例はほぼその条件を満たしてい
る。

【００６３】なお、第５〜第７の実施例において負性抵
抗素子としては、共鳴トンネルダイオードを用いてもよ
い。また、トランジスタは状況によりｎ型，ｐ型，デプ
レッション型，エンハンスメント型の可能な組み合わせ
を使用してもよい。但し、電圧の極性は場合に応じて適
当に変えるものとする。

【００６４】図１６は、本発明の第８の実施例に係わる
信号電荷検出回路の概略構成を示す図である。電荷転送
部６１の出力端Ａには、フローティング・ディフュージ
ョン（ＦＤ部）６２が設けられており、このＦＤ部６２
は電界効果トランジスタ６４のゲートに接続されてい
る。このトランジスタ６４のソースは接地され、ドレイ
ンはバイポーラトランジスタ７５によりバイアスされて
いる。バイポーラトランジスタ７５のコレクタには負荷
抵抗７６が接続され、この負荷抵抗７６により検出信号
電荷は電圧に変換されて出力される。バイポーラトラン
ジスタ７５のベースには、トランジスタ６４のバイアス
電圧を設定するための抵抗７７，７８とその電位を安定
させるための容量７９が接続されている。

【００６５】ここで、トランジスタ６４のゲートとドレ
イン間の寄生容量６６，ゲートとソース間の寄生容量６
７が存在する。ＦＤ部６２の容量，ゲート・ドレイン間
の寄生容量，ゲート・ソース間の寄生容量の値をそれぞ
れＣ_FD，Ｃ_D，Ｃ_Sとする。本実施例は、Ｃ_t（＝Ｃ_FD
＋Ｃ_D＋Ｃ_S）に影響を与えない反転増幅器を実現する
ものであり、以下に回路の動作を説明する。

【００６６】通常の反転増幅器では図１６に示したＢ点
に負荷抵抗７６が直接接続されている。このため、Ａ点
の電位、即ちドライブトランジスタ６４のゲート電圧が
上昇したとすると、Ｂ点の電位が減少する。一方、ゲー
ト電圧が減少するときはＢ点の電位が増加する。このた
め、いずれの場合もゲート・ドレイン間の寄生容量Ｃ_D
に掛かる電圧が増大し、Ｃ_Dの見掛け上の値は大きくな
る（ミラー効果）。

【００６７】本実施例では、Ｂ点の電位はバイポーラト
ランジスタ７５のベース電位により設定されており変化
しない。従って、出力電圧の影響がＢ点には及ばず、Ａ
点から見た容量はＣ_tのままで変化しない。また、変換
利得は電界効果トランジスタ６４の相互コンダクタンス
と負荷抵抗によりＣ_tとは独立に設計することができ
る。つまり、入力容量の大きさに影響を受けずに変換利
得のみを任意に設定することができ、これにより検出感
度の向上をはかることも可能である。

【００６８】図１７は、本発明の第９の実施例に係わる
信号電荷検出回路の概略構成を示す図である。この実施
例は、第８の実施例におけるバイアス用の抵抗７８，容
量７９の代わりにツェナーダイオード８２により低電圧
を実現している点にある。動作については、第８の実施
例と略同じであるので省略する。

【００６９】図１８は、本発明の第１０の実施例に係わ
る信号電荷検出回路の概略構成を示す図である。この実
施例は、第８の実施例において、電界効果トランジスタ
６４のソースに抵抗（例えばアクティブ負荷）８３を挿
入したものである。この実施例では、抵抗８３の挿入に
より、変換利得の調節、Ｃ_Sの低減をはかることが可能
である。

【００７０】なお、第８〜第１０の実施例において、状
況によりバイポーラトランジスタはｎｐｎ型，ｐｎｐ型
のいずれを用いてもよい。さらに、電界効果トランジス
タはｎ型，ｐ型，デプレッション型，エンハンスメント
型の可能な組み合わせを使用してもよい。但し、電圧の
極性は場合に応じて適当に変えるものとする。

【００７１】図１９は、本発明の第１１の実施例に係わ
る電界効果トランジスタを説明するためのもので、
（ａ）は概略構成を示す平面図、（ｂ）は（ａ）のＡ−
Ａ′断面図、（ｃ）はポテンシャル分布図である。

【００７２】ｎ型半導体基板１０上にｐ型ウェル１１が
形成され、このｐ型ウェル１１の表面層に不純物拡散に
よるソース３１ａ，チャネル３７，ドレイン３１ｂが形
成されている。チャネル３７上には、絶縁膜３５を介し
てゲート３０が形成されている。チャネル３７は、一部
が（ａ）に示すようにドレイン３１ｂに向かって末広が
りの形状をしている。

【００７３】このトランジスタの電位分布は、（ｃ）に
示すように、チャネル３７が次第に広くなっている部分
ではドレイン３１ｂに向かって電位が次第に高くなって
いるので、ドレイン端での電界を小さくすることが可能
である。よって、インパクトイオン効果による電子−正
孔対の発生を減少させることが可能である。また、この
とき、トランジスタの特性はチャネル幅の狭い一定のサ
イズで決まることになる。

【００７４】図２０は本発明の第１２の実施例を説明す
るためのもので、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ′断面図、（ｃ）はポテンシャル分布図である。な
お、図１９と同一部分には同一符号を付して、その詳し
い説明は省略する。

【００７５】この実施例は、第１１の実施例に構成に加
えて、インパクトイオン効果で発生した正孔を吸収する
ためのドレイン９１を設けたものである。ドレイン８１
は高濃度のｐ型不純物で形成されるため、チャネルの電
位は（ｃ）に示すように、バルクチャネル３７ａ，サー
フェスチャネル３７ｂ共に一部の電位が低くなる。しか
し、信号電子はバクルチャネル３７ａを斜線で示したよ
うに溜まりながら流れるため問題ない。一方、インパク
トイオン効果で発生した正孔はサーフェスチャネル３７
ｂの電位の低いドレイン９１に吸収されるため、雑音と
なる正孔の数を減らすことが可能である。

【００７６】図２１は本発明の第１３の実施例を説明す
るためのもので、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ′断面図、（ｃ）はポテンシャル分布図である。な
お、図２０と同一部分には同一符号を付して、その詳し
い説明は省略する。

【００７７】この実施例は、第１２の実施例に構成にお
いて、ゲート３０を分割したものである。即ち、チャネ
ル幅が一定の部分とチャネル幅が末広がりになっている
部分でゲート３０を３０ａと３０ｂの２つに分割してい
る。

【００７８】この場合、雑音低減効果は第１２の実施例
と同じであるが、固体撮像素子などの出力回路において
は、ゲート容量を小さくすることが必要なので、２つに
分割した方が、さらに電荷検出感度を上げることができ
る。

【００７９】図２２は本発明の第１４の実施例を説明す
るためのもので、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ′断面図、（ｃ）はポテンシャル分布図である。な
お、図２１と同一部分には同一符号を付して、その詳し
い説明は省略する。

【００８０】この実施例は、チャネル幅が広くて末広が
りのチャネル形状ではチャネル電位に勾配を付けること
ができないトランジスタに適用するものである。チャネ
ル３７と同じ導電型の不純物層９３が、ナローチャネル
効果を起こす幅のサイズで、ドレイン３１ｂに向かって
広くなる形状に複数のパターンでイオン注入されてい
る。これにより、チャネル電位に勾配が付けられるた
め、チャネル幅が広いトランジスタでも雑音低減効果が
得られる。

【００８１】図２３は本発明の第１５の実施例を説明す
るためのもので、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ′断面図、（ｃ）はポテンシャル分布図である。な
お、図２１と同一部分には同一符号を付して、その詳し
い説明は省略する。

【００８２】この実施例は、チャネル３７上に絶縁膜を
介してゲート電極を形成するのではなく、チャネル上に
直接不純物拡散層９０ａ，９０ｂを形成し、ジャンクシ
ョンＦＥＴ型の構成としたものである。このような構成
であっても、第１３の実施例と同様の効果が得られる。

【００８３】図２４は本発明の第１６の実施例を説明す
るためのもので、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ′断面図、（ｃ）はポテンシャル分布図である。な
お、図２１と同一部分には同一符号を付して、その詳し
い説明は省略する。

【００８４】この実施例は、ゲート３０を複数にしてド
レイン９１を設けた場合に、チャネル幅を一定としたも
のである。この場合、インパクトイオン効果による電子
−正孔対の発生を防止することはできないが、ドレイン
９１により正孔を吸収して雑音を低減することができ
る。

【００８５】このように第１１〜第１６の実施例によれ
ば、チャネル３７の少なくとも一部をドレイン３１ａに
向かって広くなるように形成しているので、ドレイン端
における電界を小さくすることができ、インパクトイオ
ン効果により発生する電子−正孔対の数を減少させるこ
とができる。さらに、チャネル部を流れる正孔を吸収す
るドレイン９１を設けることにより、トランジスタの雑
音を低減することが可能となる。

【００８６】

【発明の効果】以上詳述したように本発明によれば、信
号検出用ソース・ホロワのドライブトランジスタのゲー
ト形状の改良、トランジスタ構成自体の改良、信号電位
設定ようトランジスタ構成の改良、負性抵抗素子の設置
等により、ＦＤ部に結合する寄生容量を小さくすること
ができ、検出感度の向上と共にｋＴＣノイズの低減をは
かることが可能となる。また、出力回路のドライブトラ
ンジスタのドレイン電位をバイポーラトランジスタのベ
ース電位により設定して一定とすることにより、ゲート
側から見た入力容量の変化をなくし、入力容量の大きさ
に影響を与えずに変換利得のみを設計することができ
る。また、ゲート下のチャネルの一部をドレインに向か
って広くなる形状とし、さらにチャネル部を流れる正孔
を吸収するドレインを設けることにより、インパクトイ
オン効果により発生する電子−正孔対の数を減少させて
トランジスタの雑音を低減することができる。

【図面の簡単な説明】

【図１】第１の実施例に係わる信号電荷検出回路の要部
構成を示す平面図と断面図。

【図２】第２の実施例に係わる信号電荷検出回路を示す
回路構成図。

【図３】第２の実施例におけるトランジスタの各部の電
位を示す模式図。

【図４】第２の実施例における信号電位設定トランジス
タの具体的構成を示す平面図。

【図５】図４の矢視Ａ−Ａ′及びＢ−Ｂ′断面図。

【図６】第３の実施例に係わる信号電荷検出回路の概略
構成を示す平面図。

【図７】図６の矢視Ａ−Ａ′及びＢ−Ｂ′断面図。

【図８】第３の実施例の作用を説明するための模式図。

【図９】第４の実施例に係わる信号電荷検出回路の概略
構成を示す平面図。

【図１０】図９の矢視Ａ−Ａ′及びＢ−Ｂ′断面図。

【図１１】第５の実施例に係わる信号電荷検出回路を示
す回路構成図。

【図１２】第５の実施例に用いた負性抵抗素子の電圧・
電流特性を示す図。

【図１３】第６の実施例に係わる信号電荷検出回路を示
す回路構成図。

【図１４】第６の実施例に用いた負性抵抗素子の電圧・
電流特性を示す図。

【図１５】第７の実施例に係わる信号電荷検出回路を示
す回路構成図。

【図１６】第８の実施例に係わる信号電荷検出回路を示
す回路構成図。

【図１７】第９の実施例に係わる信号電荷検出回路を示
す回路構成図。

【図１８】第１０の実施例に係わる信号電荷検出回路を
示す回路構成図。

【図１９】第１１の実施例に係わる電界効果トランジス
タを説明するための図。

【図２０】第１２の実施例に係わる電界効果トランジス
タを説明するための図。

【図２１】第１３の実施例に係わる電界効果トランジス
タを説明するための図。

【図２２】第１４の実施例に係わる電界効果トランジス
タを説明するための図。

【図２３】第１５の実施例に係わる電界効果トランジス
タを説明するための図。

【図２４】第１６の実施例に係わる電界効果トランジス
タを説明するための図。

【図２５】電荷検出の動作原理を示す模式図。

【図２６】従来の信号電荷検出回路を示す回路構成図。

【図２７】信号電荷検出回路に用いられる従来の電界効
果トランジスタを示す図。

【図２８】信号電荷検出回路に用いられる従来の電界効
果トランジスタを示す図。

【符号の説明】

１０…ｎ型基板、１１…ｐ型ウェル、１２…ｎ型層（ＣＣＤチャネル）、１３…浮遊拡散層（ＦＤ部）、１６…出力ゲート、１７…リセットゲート、２０…配線、２１，２３…ドライブトランジスタ、２２，２４…ロードトランジスタ、２５…信号電位設定用トランジスタ、３０，３０ａ，３０ｂ…ゲート、３１…ソース・ドレイン、３３…フィールド酸化膜、３４…素子分離用ｐ型不純物層、３５…ゲート酸化膜、３７…チャネル、４０…ドレイン、４１…ソース、４２…チャネル、４３…ゲート電極、１００…検出部、２００…ソース・ホロワ回路、

───────────────────────────────────────────────────── フロントページの続き (72)発明者小屋義人神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者羽鳥文敏神奈川県川崎市幸区小向東芝町１番地株式会社東芝多摩川工場内 (56)参考文献特開平３−19245（ＪＰ，Ａ) 特開平４−133336（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/339 H01L 29/762

Claims

(57)【特許請求の範囲】

【請求項１】電気信号が入力されるドライブトランジス
タと出力抵抗を構成するロードトランジスタが直列接続
されたソース・ホロワ回路からなる信号電荷検出回路に
おいて、前記ドライブトランジスタは、該トランジスタの素子領
域を規定するフィールド絶縁膜領域よりゲート電極端の
片方が離れており、かつゲート電極幅が素子領域上に形
成されたゲート絶縁膜とフィールド絶縁膜上の一部でチ
ャネル部より小さくなっており、かつゲート電極下には
トランジスタチャネル形成用の不純物がイオン注入され
ていることを特徴とする信号電荷検出回路。
【請求項２】電荷転送部により転送された信号電荷を電
圧信号に変換する電荷検出部と、変換された信号を電流
増幅するソース・ホロワ回路とからなる信号電荷検出回
路において、前記ソース・ホロワ回路のドライブトランジスタのドレ
インと電源端との間に負性抵抗素子を接続してなること
を特徴とする信号電荷検出回路。
【請求項３】電荷転送部により転送された信号電荷を電
圧信号に変換する電荷検出部と、変換された信号を増幅
出力する出力回路とを備えた信号電荷検出回路におい
て、前記出力回路は、電界効果トランジスタとバイポーラト
ランジスタを直列に接続した反転増幅器からなり、電界
効果トランジスタのゲートを電荷検出部に接続し、バイ
ポーラトランジスタのベースを定電位に固定、エミッタ
をドレインに接続、コレクタ側に負荷を接続してなるこ
とを特徴とする信号電荷検出回路。
【請求項４】電荷転送部により転送された信号電荷を電
圧信号に変換する電荷検出部と、変換された信号を電流
増幅するソース・ホロワ回路とからなる信号電荷検出回
路において、前記ソース・ホロワのドライブトランジスタは、２つの
連続したゲート領域を有し、片方のゲート下のチャネル
の少なくとも一部がドレインに向かって広くなる形状を
有する電界効果トランジスタからなることを特徴とする
信号電荷検出回路。