JP3383244B2 - 半導体トランジスタ及びその製造方法 - Google Patents

半導体トランジスタ及びその製造方法

Info

Publication number
JP3383244B2
JP3383244B2 JP27682099A JP27682099A JP3383244B2 JP 3383244 B2 JP3383244 B2 JP 3383244B2 JP 27682099 A JP27682099 A JP 27682099A JP 27682099 A JP27682099 A JP 27682099A JP 3383244 B2 JP3383244 B2 JP 3383244B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
trench
insulating film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27682099A
Other languages
English (en)
Other versions
JP2001102570A (ja
Inventor
正博 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27682099A priority Critical patent/JP3383244B2/ja
Priority to TW089112092A priority patent/TW449866B/zh
Priority to US09/597,581 priority patent/US6696743B1/en
Publication of JP2001102570A publication Critical patent/JP2001102570A/ja
Application granted granted Critical
Publication of JP3383244B2 publication Critical patent/JP3383244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体トランジス
タ及びその製造方法に関し、より詳細には、トレンチ素
子分離を有する半導体トランジスタ及びその製造方法に
関する。
【0002】
【従来の技術及び発明が解決しようとする課題】従来か
ら、図10(a)及び図10(b)に示したように、半
導体基板30に素子分離のためにトレンチ素子分離領域
31が形成され、これらのトレンチ素子分離領域31間
にMOS型電界効果トランジスタが形成されてなる半導
体装置が提案されている。このようなトランジスタで
は、通常、ゲート電極32が、トレンチ素子分離領域3
1によって規定された素子形成領域33上からトレンチ
素子分離領域31上にまたがって形成されている(図1
0(a)及び図10(b)中、2C及び2D)。しか
し、このような半導体装置におけるトレンチ素子分離領
域31の表面は、例えば、絶縁膜の形成、エッチバック
等のプロセス中のばらつき等によって、図10(a)に
示すように素子形成領域33表面に対して低くなった
り、図10(b)に示すように素子形成領域33表面に
対して高くなったりする。
【0003】図10(a)に示すように、素子形成領域
33表面よりもトレンチ素子分離領域31の表面が低く
なった場合、素子形成領域33の側面にもゲート絶縁膜
34が形成され(図10(a)中、2A)、その上にゲ
ート電極32が形成されることとなるが、このような部
分は、結晶方位の変化、酸化中のストレス等によりゲー
ト絶縁膜34が薄膜化し、素子の動作中に電界の集中に
よるストレス等を受けやすくなり、ゲート絶縁膜34の
信頼性が悪くなる。
【0004】また、図10(b)に示すように、素子形
成領域33表面よりもトレンチ素子分離領域31の表面
が高くなった場合でも、これらの表面の凹凸の影響を受
けて、ゲート電極32の加工幅がばらつき、トランジス
タの特性に深刻な影響を与えるという問題がある。ま
た、特開平7−14916号公報には、図11に示した
ように、半導体基板40に形成されたトレンチ素子分離
領域41の端部から一定の間隔をおいてゲート電極42
が形成され、ゲート電極42とトレンチ素子分離領域4
1との間に絶縁膜44が配置された半導体装置が提案さ
れている。しかし、ゲート電極42上にはゲート電極配
線43が接続されているために、デバイスの縮小化に伴
ってゲート電極42が薄膜化されると、ゲート電極配線
43の電界の影響により、ゲート電極42とトレンチ素
子分離領域41との間の領域(図11(a)中、E)が
反転し、トランジスタが誤動作するという問題が発生す
る。
【0005】このような反転を防止するために、ゲート
電極42とトレンチ素子分離領域41との間の領域に、
例えば、不純物の導入によるチャネルストッパーを形成
する方法があるが、チャネルストッパーの不純物がゲー
ト電極42下にも回り込むため、トランジスタのチャネ
ル幅が小さい領域ではしきい値電圧が高くなるいわゆる
狭チャネル効果が発生するという問題がある。さらに、
特開平9−283613号公報には、図12(a)に示
したように、半導体基板50上にゲート絶縁膜51、第
1ゲート電極52及び第2ゲート電極53を形成した
後、これら第2ゲート電極53、第1ゲート電極52、
ゲート絶縁膜51及び半導体基板50を同じマスクパタ
ーンを用いて順次エッチングして、半導体基板50にト
レンチ55を形成し、トレンチ55内部に埋め込み絶縁
膜54を埋め込んで、CMP法により表面を平坦化する
方法が記載されている。
【0006】しかし、この方法ではトレンチ55が形成
された半導体基板50にダメージが生じるために、リー
ク電流が発生するという問題が生じる。この問題を防止
するために、通常、半導体基板50にトレンチ55を形
成した後、トレンチ55内壁に酸化膜56を形成する方
法が採用されている。しかし、このような構造でトレン
チ55内壁を酸化すると、図12(b)に示したよう
に、トレンチ55内壁のみならず、その上に形成されて
いるゲート絶縁膜51等の側面も酸化され、ゲートバー
ズビークという領域(図12(b)中、N)が発生し、
狭チャネル効果が発生する原因となる。本発明は上記課
題に鑑みなされたものであり、ゲート電極加工精度の悪
化、ゲート絶縁膜の信頼性低下、しきい値電圧の低下に
よるトランジスタのリーク、狭チャネル効果の発生等を
防止することができる半導体トランジスタ及びその製造
方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明によれば、トレン
チ素子分離領域間に形成された半導体トランジスタであ
って、ゲート電極がゲート絶縁膜を介して素子形成領域
上から前記トレンチ素子分離領域上にまたがって位置
し、前記ゲート電極/ゲート絶縁膜界面から素子形成領
域表面までの距離と前記界面からトレンチ素子分離領域
までの距離とが同じであり、前記ゲート電極上に、自己
整合的に形成されることにより前記素子形成領域上にお
いてゲート電極長と同じ長さのゲート電極配線が接続さ
れてなる半導体トランジスタが提供される。
【0008】また、本発明によれば、(i)半導体基板
上にゲート絶縁膜、第1導電膜、酸化膜及びトレンチ素
子分離領域形成用レジストパターンを形成し、(ii)該レ
ジストパターンをマスクとして用いて、前記酸化膜、第
1導電膜及びゲート絶縁膜をエッチングし、(iii)前記
トレンチ素子分離領域上方に存在する前記酸化膜、第1
導電膜及びゲート絶縁膜の側壁に酸化保護膜を形成し、
(iv)前記酸化膜及び酸化保護膜をマスクとして用いて、
半導体基板にトレンチを形成し、該トレンチ内壁を酸化
した後、前記酸化保護膜を除去し、(v)前記トレンチを
含む半導体基板上全面に絶縁膜を形成し、(vi)該絶縁膜
及び前記酸化膜を、第1導電膜が露出するまで除去し、
(vii)第1導電膜上に第2導電膜とゲート電極/ゲート
電極配線形成用レジストパターンとを形成し、(viii)該
レジストパターンをマスクとして用いて、前記第1導電
膜及び第2導電膜をパターニングしてゲート電極及びゲ
ート電極配線を自己整合的に形成することからなる上記
半導体トランジスタの製造方法が提供される。
【0009】
【発明の実施の形態】本発明の半導体トランジスタは、
主として、トレンチ素子分離領域間に配置する素子形成
領域に形成され、ゲート絶縁膜、ゲート電極、ソース/
ドレイン領域及びゲート電極配線からなる。本発明にお
けるトレンチ素子分離領域は、主として、半導体基板に
形成されたトレンチ内壁に形成された酸化膜と、トレン
チ内に埋設された絶縁膜とから構成される。半導体基板
に形成されたトレンチの大きさ、深さは、得ようとする
半導体装置の特性に応じて適宜調整することができる。
トレンチの内壁に形成される酸化膜は、例えば、5〜5
0nm程度の膜厚が挙げられる。また、トレンチ内に埋
設される絶縁膜は、特に限定されるものではなく、例え
ば、HDP膜、HTO膜、プラズマ酸化膜等の酸化膜又
は窒化膜等により形成することができる。なお、絶縁膜
は、トレンチ内のみならず、後述するように、トレンチ
素子分離領域の上方に、ゲート電極表面と段差なく、面
一となるように形成されていることが好ましい。
【0010】ゲート電極は、ゲート絶縁膜を介して素子
形成領域上からトレンチ素子分離領域上にまたがって位
置している。ゲート電極は、素子形成領域上では、素子
形成領域を横断するように形成されており、トレンチ素
子分離領域上では、トレンチ内壁に形成される酸化膜の
膜厚に対応する長さよりも短い距離でオーバーラップす
るように配置している。ここで、ゲート絶縁膜として
は、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁
膜が、2〜10nm程度の膜厚で形成される。ゲート電
極としては、例えば、不純物がドーピングされたポリシ
リコン;アルミニウム、白金、金、銀、銅等の金属;タ
ンタル、チタン、タングステン等の高融点金属;シリサ
イド;ポリサイド等の導電膜により、50〜200nm
程度の膜厚で形成される。なかでも、ポリシリコンが好
ましい。なお、本発明においては、特に、ゲート絶縁膜
は、形成位置にかかわらず、その膜厚が均一であり、ゲ
ート電極/ゲート絶縁膜界面から素子形成領域表面まで
の距離と、上記界面からトレンチ素子分離領域までの距
離とが同じに形成されている。
【0011】ゲート電極配線は、ゲート電極と同様の材
料のなかから選択して形成することができる。ゲート電
極配線の膜厚は、特に限定されるものではなく、得られ
る半導体トランジスタの性能、印加する電圧等により適
宜調整することができる。ゲート電極配線は、ゲート電
極と自己整合的に形成されることにより素子形成領域上
においてゲート電極長と同じ長さで形成される。この際
のゲート電極長としては、特に限定されるものではない
が、例えば、0.1〜50μm程度が挙げられる。
【0012】本発明の半導体トランジスタの製造方法に
おいては、工程(i)において、半導体基板上にゲート
絶縁膜、第1導電膜、酸化膜及びトレンチ素子分離領域
形成用レジストパターンを形成する。ここで使用するこ
とができる半導体基板とは、シリコン、ゲルマニウム等
の元素半導体、GaAs、ZnSe等の化合物半導体等
が挙げられる。なかでも、シリコン基板が好ましい。ゲ
ート絶縁膜、第1導電膜、酸化膜は、上記したような材
料のなかから適当なものを選択して、CVD法、真空蒸
着法、EB法等の公知の方法により形成することができ
る。レジストパターンは、公知の方法、例えばフォトリ
ソグラフィー及びエッチング工程により、所望の領域に
開口を有するように形成することができる。
【0013】工程(ii)において、レジストパターンをマ
スクとして用いて、酸化膜、第1導電膜及びゲート絶縁
膜をエッチングする。この際のエッチング方法は、アル
カリ溶液等を用いたウェットエッチング又はドライエッ
チング等の方法により行うことができる。これにより、
トレンチ素子分離領域上に存在する酸化膜、第1導電膜
及びゲート絶縁膜を除去することができ、トレンチ素子
分離領域に対応する領域に開口を形成することができ
る。
【0014】工程(iii)において、トレンチ素子分離領
域上方に存在する酸化膜、第1導電膜及びゲート絶縁膜
の側壁に酸化保護膜を形成する。ここでの酸化保護膜と
は、酸化を防止するための膜を意味し、例えば、シリコ
ン窒化膜等で形成することができる。酸化保護膜は、ト
レンチ素子分離領域を含む酸化膜上全面に、シリコン窒
化膜を形成し、酸化膜の表面が露出するまで、RIE等
の異方性エッチングにより、エッチバックすることによ
り形成することができる。ここでのシリコン窒化膜の膜
厚は、トレンチ素子分離領域の大きさ、深さ等に応じて
適宜調整することができ、例えば、5〜15nm程度が
挙げられる。
【0015】工程 (iv)において、酸化膜及び酸化保護
膜をマスクとして用いて、半導体基板にトレンチを形成
する。この際のトレンチは、RIE等の異方性エッチン
グにより形成することができる。トレンチを形成した後
には、トレンチの形成により半導体基板内に生じたダメ
ージを除去又は低減させるために、トレンチ内壁を酸化
し、トレンチ内壁全面に酸化膜を形成する。この際の酸
化は、例えば、800〜1050℃程度の温度範囲で、
3〜60分間程度、酸素ガス雰囲気中で熱処理すること
により行うことができ、これにより、膜厚5〜50nm
程度の酸化膜を形成することができる。なお、トレンチ
内壁を酸化する際、ゲート絶縁膜、第1導電膜及びその
上に形成された酸化膜の側壁は酸化保護膜で覆われてい
るために、酸化されることはない。これらの工程の後、
酸化保護膜は、公知の方法、例えば、リン酸ディップ法
等により除去する。
【0016】工程(v)において、トレンチを含む半導体
基板上全面に絶縁膜を形成する。ここでの絶縁膜は、ト
レンチ素子分離領域に埋め込むための絶縁膜であり、例
えば、HDP膜、HTO膜、プラズマ酸化膜等の酸化膜
又は窒化膜等により形成することができる。なかでも、
酸化膜が好ましい。絶縁膜の膜厚は、トレンチの深さ以
上の膜厚であることが好ましく、トレンチの深さと、ゲ
ート絶縁膜の膜厚と、第1導電膜の膜厚との合計膜厚よ
りも厚いことがより好ましい。
【0017】工程 (vi)において、絶縁膜及び酸化膜
を、第1導電膜が露出するまで除去する。この際の除去
方法は、ウェットエッチング法、ドライエッチング法等
を用いてもよいし、CMP法を用いてもよい。なかで
も、CMP法が好ましい。これにより、絶縁膜をトレン
チ内に埋め込むことができるとともに、第1導電膜上に
存在していた酸化膜を除去することができ、トレンチ素
子分離領域上に存在する埋め込み絶縁膜と第1導電膜と
の表面を、段差をなく、平坦化することができる。
【0018】工程 (vii)において、第1導電膜上に第2
導電膜とゲート電極/ゲート電極配線形成用レジストパ
ターンとを形成する。第2導電膜は、第1導電膜の形成
と同様に行うことができる。また、レジストパターン
は、工程(i)におけるレジストパターンの形成と同様
の方法により、形成することができる。工程(viii)にお
いて、レジストパターンをマスクとして用いて、第1導
電膜及び第2導電膜を順次パターニングする。これによ
り、素子形成領域上においては、ゲート電極及びゲート
電極配線を自己整合的に形成することができ、ゲート電
極配線は、ゲート電極のゲート長と同じ長さに形成する
ことができる。
【0019】以下に、本発明の半導体トランジスタ及び
その製造方法の実施例を図面に基づいて説明する。本発
明の半導体トランジスタは、図1(a)及び図1(b)
に示したように、シリコン基板10にトレンチ素子分離
領域19が形成されて素子形成領域23が規定されてお
り、これらトレンチ素子分離領域19間の素子形成領域
23に半導体トランジスタが形成されてなる。素子形成
領域23上であって、トレンチ素子分離領域19にまた
がって、ゲート電極12がゲート絶縁膜11を介して位
置している。トレンチ素子分離領域19は、トレンチの
内壁に形成された酸化膜17と、トレンチ内に埋設され
たHDP膜18とからなり、HDP膜18は、ゲート電
極12間にまで配置することにより、ゲート電極12か
らトレンチ素子分離領域19にかけて、それらの表面を
平坦化している。
【0020】また、ゲート電極12上には、ゲート電極
12上からトレンチ素子分離領域19上のHDP膜18
上にかけて、ゲート電極配線20が自己整合的に形成/
接続されている。なお、このゲート電極配線20は、素
子形成領域23上においては、ゲート電極12長(図1
(a)中、L)と同じ長さに形成されている。このよう
な構成により、図1(c)に示したように、ゲート電極
12/ゲート絶縁膜11界面から素子形成領域23表面
までの距離Xと、ゲート電極12/ゲート絶縁膜11界
面からトレンチ素子分離領域19を構成する酸化膜17
表面までの距離Yとが同じになり、ゲートバーズビーク
のような領域が生じず、狭チャネル効果を防止すること
ができる。
【0021】また、ゲート絶縁膜11は、全面にわたっ
て均一な膜厚に形成され、形成部位依存の薄膜化現象は
発生せず、信頼性の高いゲート絶縁膜を確保することが
できる。さらに、ゲート電極12は、素子形成領域2
3、つまり、チャネル領域を完全に覆うため、ゲート電
極配線20に起因する反転領域は発生しない。しかも、
ゲート電極配線20は、その表面が平坦化されたゲート
電極12及びトレンチ素子分離領域19上に形成される
ため、急峻な形状変化を有さないため、ゲート電極配線
20及びその上に形成される配線層等の加工精度を向上
させることができる。
【0022】上記半導体トランジスタは、以下の製造方
法によって形成することができる。なお、図2〜図9に
おいて、(a)は図1(a)におけるA−A’線断面図
を、(b)は平面図を示す。まず、シリコン基板10上
に、膜厚5nm程度のゲート絶縁膜11、第1導電膜と
してリンをドーピングした膜厚200nm程度のポリシ
リコン膜12aを形成する。この工程では、フラットな
シリコン基板10上にゲート絶縁膜11を形成するた
め、均一で信頼性の高いゲート絶縁膜を形成することが
できる。次に、トレンチのエッチングマスクとなるシリ
コン酸化膜13を膜厚100nm程度で形成し、さら
に、シリコン酸化膜13上に、図2(a)及び図2
(b)に示したように、トレンチ素子分離領域上に開口
を有するレジストパターン14を形成する。
【0023】続いて、図3(a)及び図3(b)に示し
たように、レジストパターン14をマスクとして用い
て、シリコン酸化膜13、ポリシリコン膜12a、ゲー
ト絶縁膜11をエッチングする。このとき、ゲート電極
12bが同時に形成される。レジストパターン14を除
去した後、シリコン窒化膜を膜厚10nm程度で形成
し、エッチバックすることにより、図4(a)及び図4
(b)に示したように、ゲート絶縁膜11、ゲート電極
12b及びシリコン酸化膜13の側壁に酸化保護膜15
を形成する。
【0024】次に、図5(a)及び図5(b)に示した
ように、シリコン酸化膜13及び酸化保護膜15をマス
クとして用いて、シリコン基板10をエッチングするこ
とにより、トレンチ素子分離領域形成のためのトレンチ
16を400nm程度の深さに形成する。続いて、図6
(a)及び図6(b)に示したように、トレンチ16内
のシリコン表面を35nm程度の厚さに酸化し、酸化膜
17を形成する。なお、この際形成された酸化膜17は
素子分離領域として機能する。また、ゲート電極12b
の端部は、酸化保護膜15により保護されているため酸
化されず、形状が維持される。これにより、ゲート電極
12b下のシリコン基板10が酸化され、ゲート電極1
2bは、素子形成領域から自己整合的にトレンチ素子分
離領域にまたがって配置されることとなる。
【0025】酸化保護膜15を除去した後、図7(a)
及び図7(b)に示したように、得られたシリコン基板
10上全面に、HDP膜18を膜厚800nm程度形成
し、トレンチ16を埋め込む。次いで、CMP法を用い
て、HDP膜18及びシリコン酸化膜13を、ゲート電
極12bの表面が露出するまで除去する。これにより、
トレンチ素子分離領域19が形成される。なお、ゲート
電極12b以外のポリシリコン膜12cはダミーとして
機能するため、非常に平坦性のよい表面を形成できる。
【0026】次に、図8(a)及び図8(b)に示した
ように、トレンチ素子分離領域19及びゲート電極12
b上に、第2導電膜として、リンをドーピングしたポリ
シリコン膜20aを膜厚200nm程度堆積する。この
ポリシリコン膜20aの表面は、下地が平坦であるため
非常にスムースな断面形状である。また、ゲート電極1
2b上に直接堆積されるため、自己整合的にコンタクト
が形成される。続いて、ゲート電極配線20を形成する
ためのレジストパターン22を形成する。このレジスト
パターン22は、下地が平坦であるため、高精度に形成
することができる。
【0027】続いて、図9(a)及び図9(b)に示し
たように、レジストパターン22をマスクとして用い
て、ポリシリコン膜20a及びゲート電極12bを順次
エッチングし、素子形成領域23上に、自己整合的にゲ
ート電極配線20及びゲート電極12を形成するととも
に、ダミーとして機能していたポリシリコン膜12cを
除去する。その後、不純物の注入及び拡散、層間絶縁膜
の形成、メタル配線等を行って、半導体トランジスタを
形成する。
【0028】
【発明の効果】本発明によれば、ゲート電極がゲート絶
縁膜を介して素子形成領域上からトレンチ素子分離領域
上にまたがって位置し、ゲート電極/ゲート絶縁膜界面
から素子形成領域表面までの距離と、ゲート電極/ゲー
ト絶縁膜界面からトレンチ素子分離領域までの距離とが
同じであるため、ゲートバーズビークのような領域が生
じず、狭チャネル効果を防止することができる。また、
このような構成により、ゲート絶縁膜を全面にわたって
均一な膜厚に形成することができるため、形成部位依存
の薄膜化現象を防止することができ、信頼性の高いゲー
ト絶縁膜を確保することができる。さらに、ゲート電極
は、素子形成領域を完全に覆うため、ゲート電極配線に
起因する反転領域の発生を防止することができ、特性の
ばらつきの少ない半導体トランジスタを提供することが
できる。
【0029】また、ゲート電極配線が形成される領域に
存在するゲート電極とトレンチ素子分離領域との表面
が、段差のない形状を有してなる場合には、ゲート電極
配線の加工精度を向上させることができる。さらに、本
発明の半導体トランジスタの製造方法によれば、酸化
膜、第1導電膜及びゲート絶縁膜の側壁への酸化保護膜
の形成という簡便な方法により、トレンチ形成の際に半
導体基板に生じたダメージを除去することができるとと
もに、トレンチ上方に位置するゲート絶縁膜等のゲート
バーズビークのような厚膜化の発生を防止することがで
き、上記のような信頼性の高い半導体トランジスタを製
造することが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体トランジスタの実施例を示す平
面図、概略断面図、要部拡大図である。
【図2】本発明の半導体トランジスタの製造方法の実施
例を示す要部の概略断面図及び平面図である。
【図3】本発明の半導体トランジスタの製造方法の実施
例を示す要部の概略断面図及び平面図である。
【図4】本発明の半導体トランジスタの製造方法の実施
例を示す要部の概略断面図及び平面図である。
【図5】本発明の半導体トランジスタの製造方法の実施
例を示す要部の概略断面図及び平面図である。
【図6】本発明の半導体トランジスタの製造方法の実施
例を示す要部の概略断面図及び平面図である。
【図7】本発明の半導体トランジスタの製造方法の実施
例を示す要部の概略断面図及び平面図である。
【図8】本発明の半導体トランジスタの製造方法の実施
例を示す要部の概略断面図及び平面図である。
【図9】本発明の半導体トランジスタの製造方法の実施
例を示す要部の概略断面図及び平面図である。
【図10】従来の半導体トランジスタの実施例を示す要
部の概略断面図である。
【図11】従来の別の半導体トランジスタの実施例を示
す要部の概略断面図である。
【図12】従来のさらに別の半導体トランジスタの実施
例を示す要部の概略断面図である。
【符号の説明】
10 シリコン基板 11 ゲート絶縁膜 12a、12c ポリシリコン膜(第1導電膜) 12、12b ゲート電極 13 シリコン酸化膜 14、22 レジストパターン 15 酸化保護膜 16 トレンチ 17 酸化膜 18 HDP膜 19 トレンチ素子分離領域 20a ポリシリコン膜(第2導電膜) 20 ゲート電極配線 23 素子形成領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 トレンチ素子分離領域間に形成された半
    導体トランジスタであって、 ゲート電極がゲート絶縁膜を介して素子形成領域上から
    前記トレンチ素子分離領域上にまたがって位置し、前記
    ゲート電極/ゲート絶縁膜界面から素子形成領域表面ま
    での距離と前記界面からトレンチ素子分離領域までの距
    離とが同じであり、 前記ゲート電極上に、自己整合的に形成されることによ
    り前記素子形成領域上においてゲート電極長と同じ長さ
    のゲート電極配線が接続されてなる半導体トランジス
    タ。
  2. 【請求項2】 ゲート電極配線が形成される領域に存在
    するゲート電極とトレンチ素子分離領域との表面が、段
    差のない形状を有してなる請求項1に記載の半導体トラ
    ンジスタ。
  3. 【請求項3】 (i)半導体基板上にゲート絶縁膜、第
    1導電膜、酸化膜及びトレンチ素子分離領域形成用レジ
    ストパターンを形成し、 (ii)該レジストパターンをマスクとして用いて、前記酸
    化膜、第1導電膜及びゲート絶縁膜をエッチングし、 (iii)前記トレンチ素子分離領域上方に存在する前記酸
    化膜、第1導電膜及びゲート絶縁膜の側壁に酸化保護膜
    を形成し、 (iv)前記酸化膜及び酸化保護膜をマスクとして用いて、
    半導体基板にトレンチを形成し、該トレンチ内壁を酸化
    した後、前記酸化保護膜を除去し、 (v)前記トレンチを含む半導体基板上全面に絶縁膜を形
    成し、 (vi)該絶縁膜及び前記酸化膜を、第1導電膜が露出する
    まで除去し、 (vii)第1導電膜上に第2導電膜とゲート電極/ゲート
    電極配線形成用レジストパターンとを形成し、 (viii)該レジストパターンをマスクとして用いて、前記
    第1導電膜及び第2導電膜をパターニングしてゲート電
    極及びゲート電極配線を自己整合的に形成することから
    なる請求項1に記載の半導体トランジスタの製造方法。
  4. 【請求項4】 工程(vi)において、第1導電膜が露出す
    るまで絶縁膜及び酸化膜を除去する方法がCMP法であ
    る請求項3に記載の製造方法。
JP27682099A 1999-09-29 1999-09-29 半導体トランジスタ及びその製造方法 Expired - Fee Related JP3383244B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27682099A JP3383244B2 (ja) 1999-09-29 1999-09-29 半導体トランジスタ及びその製造方法
TW089112092A TW449866B (en) 1999-09-29 2000-06-20 Semiconductor transistor and process of manufacturing the same
US09/597,581 US6696743B1 (en) 1999-09-29 2000-06-20 Semiconductor transistor having gate electrode and/or gate wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27682099A JP3383244B2 (ja) 1999-09-29 1999-09-29 半導体トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001102570A JP2001102570A (ja) 2001-04-13
JP3383244B2 true JP3383244B2 (ja) 2003-03-04

Family

ID=17574861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27682099A Expired - Fee Related JP3383244B2 (ja) 1999-09-29 1999-09-29 半導体トランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US6696743B1 (ja)
JP (1) JP3383244B2 (ja)
TW (1) TW449866B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074292B2 (ja) * 2005-01-17 2008-04-09 株式会社東芝 半導体装置及びその製造方法
KR100680958B1 (ko) * 2005-02-23 2007-02-09 주식회사 하이닉스반도체 피모스 트랜지스터의 제조방법
US8222093B2 (en) * 2010-02-17 2012-07-17 GlobalFoundries, Inc. Methods for forming barrier regions within regions of insulating material resulting in outgassing paths from the insulating material and related devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714916A (ja) 1993-06-22 1995-01-17 Nec Corp Mos電界効果トランジスタの分離構造およびその製造 方法
US5539229A (en) * 1994-12-28 1996-07-23 International Business Machines Corporation MOSFET with raised STI isolation self-aligned to the gate stack
JP3415712B2 (ja) * 1995-09-19 2003-06-09 松下電器産業株式会社 半導体装置及びその製造方法
US5933748A (en) * 1996-01-22 1999-08-03 United Microelectronics Corp. Shallow trench isolation process
JP2773735B2 (ja) 1996-04-17 1998-07-09 日本電気株式会社 半導体装置の製造方法
US5994202A (en) * 1997-01-23 1999-11-30 International Business Machines Corporation Threshold voltage tailoring of the corner of a MOSFET device
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
JP3204212B2 (ja) * 1998-05-01 2001-09-04 日本電気株式会社 半導体装置及びその製造方法
JP2000082808A (ja) * 1998-09-04 2000-03-21 Toshiba Corp 半導体装置及びその製造方法
JP4237344B2 (ja) * 1998-09-29 2009-03-11 株式会社東芝 半導体装置及びその製造方法
JP2002231804A (ja) * 2001-01-31 2002-08-16 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2001102570A (ja) 2001-04-13
US6696743B1 (en) 2004-02-24
TW449866B (en) 2001-08-11

Similar Documents

Publication Publication Date Title
JP4416843B2 (ja) 集積回路においてトレンチアイソレーション構造を形成する方法
US6399460B1 (en) Semiconductor device
JP4027446B2 (ja) 不揮発性メモリ製造方法
JPH11150268A (ja) 半導体装置及びその製造方法
US7226872B2 (en) Lightly doped drain MOS transistor
JPH0575117A (ja) 半導体装置及びその製造方法
JP2004111547A (ja) 半導体装置、半導体装置の製造方法
JP4411677B2 (ja) 半導体装置の製造方法
JP3383244B2 (ja) 半導体トランジスタ及びその製造方法
JPH08116055A (ja) 半導体装置の製造方法
JP3001588B2 (ja) 半導体装置およびその製造方法
JP2923772B2 (ja) 薄膜トランジスタの製造方法
EP0967637A1 (en) Semiconductor device and manufacturing method
JP3439652B2 (ja) 半導体装置及びその製造方法
JPH08321607A (ja) 半導体装置およびその製造方法
JP3471884B2 (ja) 半導体装置の製造方法
US6580088B2 (en) Semiconductor devices and methods for manufacturing the same
US6239478B1 (en) Semiconductor structure for a MOS transistor
JPH05226466A (ja) 半導体装置の製造方法
JP2822795B2 (ja) 半導体装置の製造方法
JP2531688B2 (ja) 半導体装置の製造方法
JP2001127271A (ja) 半導体製造装置の製造方法
JPH11238881A (ja) 半導体装置及びその製造方法
JPH0923007A (ja) 半導体装置およびその製造方法
JP2638558B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees