TW449866B - Semiconductor transistor and process of manufacturing the same - Google Patents

Semiconductor transistor and process of manufacturing the same Download PDF

Info

Publication number
TW449866B
TW449866B TW089112092A TW89112092A TW449866B TW 449866 B TW449866 B TW 449866B TW 089112092 A TW089112092 A TW 089112092A TW 89112092 A TW89112092 A TW 89112092A TW 449866 B TW449866 B TW 449866B
Authority
TW
Taiwan
Prior art keywords
film
gate electrode
trench
insulating film
oxide
Prior art date
Application number
TW089112092A
Other languages
English (en)
Inventor
Masahiro Hasegawa
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW449866B publication Critical patent/TW449866B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

44986 6 A7 B7 五、發明說明（ 發明之背景 1. 發明之技術領域 本發明係有關於一種半導體電晶體及其製造方法。更 特別地是，其係有關於一種溝渠隔離半導體電晶體，以及 其製造方法。 2. 習知技藝之說明 如第10(a)及l〇(b)圖所示的半導體裝置已被提出。在 該半導體裝置中，溝渠裝置隔離區31被形成於—半導體基 板中，而一MOS場效應電晶體則被形成於溝渠裝置隔離 區31之間。 通常，在該電晶體中，一閘電極32被形成於以溝渠裝 置隔離區31定義的裝置形成區33上，並延伸越過溝渠裝置 隔離區31(第10(a)與10(b)圖中的2C與2D)。 溝渠裝置隔離區31的表面可低於（如第i〇(a)圖所示）或 高於（如第10(b)圖所示）裝置形成區33表面，依據諸如所形 成之絕緣膜厚度變化及該絕緣膜的蝕刻而定。 在如第10(a)圖所示之溝渠裝置隔離區31表面低於裝 置形成區33表面處’ 一閘極絕緣膜34被形成於該裝置形成 區33的邊緣（第10(a)圖中的2A)，而一閘電極32被形成於 其上。在該區域中，閘極絕緣膜34變薄，因為結晶取向的 改變、氧化期間的應力等。基於裝置作業中之增強的電場 ，該薄的閘極絕緣膜34會產生應力，因而該閘極絕緣膜34 可能變#不可靠。 再者，在如第10(b)圖所示之溝渠裝置隔離區31表面 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 (請先閱讀背面之注意事項再填寫本頁) 农--------訂·--------線 經濟部智慧財產局員工消費合作社印製 4 Λ7 B7 經濟郭智慧財產局員工消費合竹社印製 五、發明說明（2 南於裝置形成區33表面處，所產生的問電極32寬度將有變 化因為一個表面的不對齊所致，其可能嚴重地劣化電晶 體特性。 如第11圖所不，日本公開專利公報地No. HEI 7( 1 995) 14916號提出種半導體結構，其__閘電極4]係以離形 成在半導體基板4 G中之溝渠裝置隔離區41 -預线離而被 形成，且一絕緣膜44被設置於該閘電極42與溝渠裝置隔離 區4 ]之間： 在a半‘肢裝置中，一閘電極導線43被連接至該閘電 極42。因此，由於該閘電極42係根據半導體結構的小型化 而變薄，所以在閘電極導線43的電場影響下，該閘電極U 與溝渠裝置隔離區41間的-區域（第i丨⑷圖中的E)將被反 轉。此可能誘發電晶體的錯誤作業。 為避免該反轉，-通道阻絕物係藉由將雜質導入閉電 極42與溝渠裝置隔離區41之間而被形成。在該方法中，用 於通道阻絕物的雜質將進入閘電極42下，且在電晶體通道 寬度微小之區域中，閥電壓將增加，φ即發生所謂的窄通 道效應。 此外，如第12⑷圖所示，日本公開專利公報地No. HE1 9(丨997)-2請13號說明半導體結構的平坦化#中。一閘 極絕緣膜m電極52及—第二問電㈣以該順序 破形成於-半導體基板50上’丨"該第二閘電極y '苐一 開電極52、閘極絕緣膜5丨及半導體基板⑽使用相同的遮 罩圖案依序被钱刻’而形成—溝渠55於該半導體基板中 二紙張义度適用由國囷家標準（CMS)A4規恪（21ί! X的了 ---------------------^---------^ <請先閱讀背面之泫意事項再填寫本頁) A7 449866 五、發明說明（3 ) ’ Hi)—絕緣膜54被鑲埋於溝渠55中，以及iv)該裝置表面 以CMP平坦化。 然而，在該方法中，溝渠55被形成於其中的半導體基 板:>〇可能被損傷，因而可能產生漏電流。 通常為解決該缺點’在溝渠55形成於半導體基板5〇中 後’一個氧化膜56被形成於溝渠55壁面上。 然而，當所產生的溝渠55壁面被氧化時，不僅溝渠55 壁面且沿其形成的閘極絕緣膜51邊緣亦被氧化，如第12(b) 圖所不，其將形成所謂的閘極烏嘴區域（第12(b)圖中的N) 。此將產生窄通道效應。 發明之概要 本發明係鑑於習知技藝的缺點而獲得’並希冀提供一 種半V體電晶體及其製法，其將導致閘電極的精確形成與 閘極絕緣膜的極佳可靠度，以及基於閥電壓與窄通道效應 的降低而避免電晶體中的漏電流。 本發明提供一種形成於溝渠裝置隔離區間的半導體電 晶體’其包含有： 一閘極絕緣膜’其形成在一半導體基板上， 一閘電極，其被形成於以閘極絕緣膜為間隔之丰導體 基板的裝置形成區上，並延伸超過該溝渠裝置隔離區’由 閘電極與閘極絕緣臈間的界面至裝置形成區表面的距離係 與由該界面至溝渠裝置隔離區的距離相同，以及 一_閘電極導線，其自行對齊於閘電極被形成，而具有 與閘電極長度相同的長度，並被連接至裝置形成區域上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） <請先閱讀背面之注意事項再填寫本頁> ^i----— I 訂------II 線· 經濟部智慧財產局員工消費合作社印製 Λ7 B7 經濟郜智慧財產局員工消費合作社印製 五、發明說明（4 ) 間電極ΰ 此外，本發明提供一種製造半導體電晶體的方法，其 包含的步驟有： Λ ⑴形成一閘極絕緣膜、—第— 布 V电犋、一第一實 膜及-光阻圖案(用於形成一溝渠裝置隔離區於： 基板上）； _ (ii)使用該先阻圊荦作Α$ υ α ， 口系忭為遮罩而蝕刻該第 = 第一導電膜及閘極絕緣膜； ㈣形成—個氧化保護膜於該第_氧化膜、第 獏及閘極絕緣膜邊緣上： 兒 (iv)使用該第—氣仆胺 乐乳化膝及&化料料為料， 成一溝渠於該半導體基板中 " ^ T將戎溝渠内壁氡化而形成— 第二氧化膜’以及移除該氧化保護膜； ⑺形成—絕緣膜於包含溝渠的整個基板表面上： ('1)將錢緣瞑與第二氧化獏移除，直 暴露出為止； (ν·Η)形成一第二宴f『 电犋及一光阻圖案’用於形成—閣 電極，一閘電極導線 冰义邊第—導電膜上；以及 * ‘（）使用忒光阻圖案作為遮罩，將該第一與 υ晝而形成一閘電極與一自行對齊的閘電極 本應用的這此月甘 主# 二及具他目的將由下列細節說明而變得 而應瞭解地是該細節說明及特殊實例（本發 之較佳實施伽 士厂_ 知僅作為舉例，因為對於熟習本技 ~方'本發明之精神與範疇中的各種改變與改良； 化 體 第二導 導線。 變得更
之J 裝，--------訂--------- (琦先閱讀背面之d意事項再填罵本頁)
297公釐 經濟部智慧財產局員工消費合作社印裳
-86S - A7 ---—____B7______ 五、發明說明（5 ) 由下列細節說明而變得清楚。 圖式之簡要說明 第1(a)至1(c)圖各為用於舉例說明根據本發明之半導 體電晶體貫例的平面圖、示意剖面圖及主要部位放大圖； 第2(a)至9(a)圖各為用於舉例說明根據本發明之製造 半導體電晶體之方法的實例的主要部位示意剖面圖，第2(b) 至9(b)圖各為對應於第2(a)至9(a)圖之主要部位的平面圖 ， 第10(a)及10(b)圖各為用於舉例說明根據習知技藝之 半導體電晶體之實例的主要部位示意剖面圖及平面圖； 第11圖為用於舉例說明根據習知技藝之半導體電晶體 之另一個實例的主要部位示意剖面圖；以及 第12(a)及12(b)圖各為用於舉例說明根據習知技藝之 半導體電晶體之另一個實例的主要部位示意剖面圖及放大 圖。 較佳實施例之說明 本發明之丰導體電晶體被形成於溝渠裝置隔離區間的 裝置形成區中，且主要包含一閘極絕緣膜、—閘電極、源 極/汲極區及一閘電極導線。 根據本發明的該溝渠裝置隔離區主要由一個形成於半 導體基板中之溝渠壁面上的氧化膜，以及一鑲埋於溝渠中 之絕緣膜所形成。形成於半導體基板中之溝渠的尺寸及深 度可根_據希冀的半導體結構特性而被適當地調整。形成於 溝渠壁面上的該氧化祺可為諸如約5-50 nm。鑲埋於溝严、 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 2g7公釐） <請先閱諳背面之沒意事項再填寫本頁) 哀---t訂--------•線-
經濟部智慧財產局員工消費合作社印製
中的該絕緣膜並未特別被限制，
且了為诸如HDP膜、HTO 膜及-电水氧化膜等氡化獏或氮化 埴 犋泫，.'巴緣犋偽好不僅只 …且亦被堆積，以便與閘電極有相同表面.面 無任何水平差異。 該閑電極被形成於裝置形成區域之閘極絕緣膜上並 :购溝渠裝置隔離區域。該問電極被排列成與裝置形 :交，並與漢渠裝置隔離區重叠(以小於形成在溝渠 ^上之氧化料度的長度卜_極絕緣膜可由厚度諸 如約210⑽的氧切媒、氣化珍媒或類似物所形成。該 閘電極可以厚度⑽-雇⑽的導電膜所形成：諸如㈣ ”的多晶砂：諸如紹、-、金、銀、銅或類似物等金屬 ’请如组、鈦、瑪或類似物等高溫金屬：砂化物：以及多 Μ “化物1中’多晶”所偏好1別地是，在本 發明中’閘極絕緣膜具有均勻的厚度（無論在何處被形成） 。此外’㈣電極與㈣絕緣膜間的界面至裝置形成區表 面的距離係與上述界面至溝渠裝置隔離區的距離相同。 閘電極導線可以由用於間電極材料中選擇的材料而形 欣。其厚度並未特別被限制，並可根據希冀的半導體電晶 體特性、所施加的電愿等而被適當地調整。該間電極導線 係與閘電極自行對齊地被形成於裝置形成區上，而罝有虚 問電極相同的長度。在該謝，雖_極的長度並未 被特別限制，但可為諸如約〇·丨_5〇微米。 藉由適當地選擇諸如離子植八等用於製造丰導體裝置 ㈣知方法’該源極/汲極區可導入ρ型或η型雜質於羊实 >紙張尺朗帛 (CNS)A-I ^ (2K，v -9： *裝--------訂--------··線 (請先閱讀背面之注意事項再填寫本頁) 9 A7 449866 ____B7___ 五、發明說明（7 ) <請先閱請背面之注意事項再填寫本頁> 體基板表面中而被形成。該源極/汲極區可被形成為LDD 、DDD、對稱LDD或ODD結構。雖然在該源極/汲極區中 的雜質濃度並未被特別地限制，但是可依據電晶體的希冀 性能而被適當地調整。 在製造根據本發明之半導體電晶體的方法中，在步驟 ω中，一閘極絕緣膜、一第一導電膜、一第一氧化獏及 一光阻圖案（用於形成一溝渠裝置隔離區）被形成於一半導 趙基板上。在此所使用之半導體基板的實例包含諸如碎、 鍺4元素半導體，以及諸如GaAs. znSe等化合物半導體。 其中，矽基板為所偏好=該閘極絕緣膜 '第一導電膜及第 一氧化膜可以諸如CVD、真空蒸鍍或EB法等熟知技術， 以上述材料適當選擇的材料所形成。該光阻圖案可以諸如 光學微影及蝕刻法等熟知技術而被形成為具有開口於希冀 的區域中。 在步驟（ii)中，使用該光阻圖案作為遮罩而蝕刻該第 一氧化膜、第一導電膜及閘極絕緣膜。該蝕刻可以使用驗 性溶液的濕式蝕刻法或乾式蝕刻法進行。因此，形成於溝 毯濟部智慧財產局員工消費合作社印製 乐裝置隔離區上的該第一氧化膜 '第一導電膜及閘極絕緣 獏被移除，而形成一開口於對應該溝渠裝置隔離區的區域 中。 在步驟（iii)中1形成一個氧化保護膜於該第一氡化膜 、第一導電膜及閘極絕緣膜邊緣上。在此所使用的該氧化 保護膜_係為用於避免氧化的膜，並可以諸如氤化矽膜或類 似物所形成。該氧化保護膜的提供係藉由形成一個氮化矽 Λ/ ---------Β7___ 五、發明說明（8 ) -------------裝· ! 請先M讀背面之注意事項再填寫本頁) 獏方;v包含溝渠裝置隔離區的該第一氧化獏的整個表面上， 以及以諸如RIE非等向性回蝕該氮化矽膜，直至該第一氧 化膜表面被暴露出。該氮化矽獏的厚度可依據溝渠的尺寸 與深度而被適當地調整，諸如5-丨5 nm。 在步驟（IV) ’使用該第一氡化獏及氧化保護膜作為遮
罩’而形成一溝渠於該丰導體基板中。該溝渠可以諸如RIE 等非等向性蝕刻而被形成。在溝渠形成後，將該溝渠内壁 t化而开y成一第一氧化膜於該溝渠整個壁面上（包含底部） -以便消除或減少溝渠形成時產生於丰導體基板中的損傷 -忒氧化作用係藉由在約800_丨05trc溫度，於氧氣氣氛中 ,進行約3-60分鐘的熱處理’而形成該約5_5〇 nm厚度的 第一氧化膜。此時，該閘極絕緣膜、第一導電膜及第一氡 化膜未被氧化，因為該氧化保護膜覆蓋其。在這些步驟後 ，泫氧化保護膜係以諸如潛浸於磷酸中等熟知技術而被移 除。； --線· 經濟部智慧財產局員工消費合作社印製 在步驟（v)中，形成一絕緣膜於包含溝渠的整個基板 表面上。在此所形成的絕緣骐為用於填充溝渠的絕緣膜， 亚可以諸如HDP膜、HT0膜及電漿氧化膜等氧化祺或氤化 膜斤七成其中’氛化膜為所偏好。該絕緣膜的厚度偏好 大於溝渠深度，更偏好大於溝渠深度以及該閘極絕緣骐與 第一導電膜厚渡的總和。 在步驟（vi)中，將該絕緣瞑與第二氧化膜移除’直至 第-導電膜暴露出為止，該移除可以濕、式钱刻、乾式雀虫到 汍C MP心除：.其中，CMp為所俱好‘因此，該絕緣棋被 449866 AT B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（ 鎮埋於溝渠中，而在該第—導電膜上的該第—氧化膜被移 除因此在溝渠裝置隔離區中的經鑲埋絕緣膜與第一導 電勝的表面可為同平面，*無任何水平差異。 在步驟（VU)中’形成一第二導電膜及一光阻圖案用 於形成-閘電極/—閘電極導線於該第一導電膜上。該第 二導電膜係以如第—導電膜的相同方式被形成。該光阻圖 案係以如步驟⑴中的光阻圖案的相同方式被形成。 在步驟（viii)中，使用該光阻圖案作為遮罩，將該第 一與第二導電膜依序刻畫。因此，在該裝置形成區上，與 閘电極自行對齊的閘電極導線被升）成，而具有與該閣電 極的閘極長度相同的長度。 在用於製造根據本發明之半導體電晶體的的方法中， 一用於形成低濃度和/或高濃度雜質層（諸如源極/汲極區等） 的離子植人偏好在一希冀製程前、其間或後進行。該離子 植入可被進行，而形成對稱或不對稱的雜質層於該閘電極 的一側。此外，一中間絕緣膜、—接觸孔、—接觸插塞、 一導線層及類似物將依所需而於上述步驟前'後或其間而 在依所需而選擇的步驟中被形成。 以下，根據本發明之製造半導體電晶體的方法的實例 將參考圖式而被說明。 如第1(a)與1(b)圖所示，本發明的半導體電晶體被形 成於-裝置形成區23中，該裝置形成區係以形成於石夕基板 10中的_溝渠裝置隔離區19所定義。 一閘電極12被形成於裝置形成區2 3上的閘極絕 】】 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公爱） ^----------------- <請先閱讀背面之注*?事項再填寫本頁) 12 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10 ) 上方’並延伸越過該溝渠裝置隔離區19。 该溝渠裝置隔離區〗9包含一個形成於溝渠壁面上的晕 化暝17，以及一個填充溝渠的HDp^]8。該HDp^i8堆積 至—厚度，以使得溝渠裝置隔離區19與閘電極12的表面具 有相同平面。 一閘極導線20係自行對齊於該閘電極12而被形成並連 接，以及延伸越過溝渠裝置隔離區！ 9中的HDp膜丨8。所形 成的閘電極導線20具有與裝置形成區23上之閘電極12長度 (第1(a)圖中的L)相同的長度3 如第1(C)圖所示，上述的結構將使得距離χ(由閘電極 12/閘極絕緣膜1丨間的界面至裝置形成區23表面的距離）與 距離Υ(由上述界面至組成溝渠裝置隔離區丨9之氧化膜口 表面）相同。因此，閘極鳥嘴不會產生，並可避免窄通道 效應。 閘極絕緣膜1 1在各處的厚度皆為岣勻的，且不會變薄 (無論在何處形成>’其可確保高可靠度的閘極絕緣膜。 該閘電極12完全覆蓋於裝置形成區23上，亦即通道區 ，因此由閘電極導線2〇所造成的反轉區並未產生。此外， 該閘電極導線2 0被形成於具有平坦表面之閘電極丨2與溝渠 裝置隔離區19上’以使得無傾斜結構被形成。因此，閘電 極導線20及覆蓋於其上的一導線層將更精確地被形成。 上述的半導體電晶體可以下列步驟形成。在第2至9圖 中，該第⑷圖表示穿經第1㈤圖之線段Α-Α，的剖面圖，而 該（Β)圖則表示平面圖； 衣紙张Κ度適用中囤國家標準（CNS)A4 -------------裝·-------訂--------*線 (請先閱頊背面之注意事碩再填寫本頁) fc7.>濟部智慧財產局員工消費合作社印製 449866 五、發明說明（η ) 首先，約5⑽厚的一閘極絕緣膜U以及約200加厚 的-碟摻雜多晶珍膜12a的第一導電膜被形成於一妙基板 上在4 y驟中，均勻且而可靠問極絕緣膜可被獲得 ，因為該閘極絕緣膜】㈣开；成於平坦的石夕練1〇上其次 ，約100 nm厚的一個氧化矽膜13被形成為用於溝渠形成 的一遮罩，而具有一開口於溝渠裝置隔離區中的一光阻圖 案14被形成於其上，如第2(a)&2(b)圖所示。 其次，如第3(a)及3(b)圖所示，該氧化矽膜丨3、多晶 石夕膜12a及閘極絕緣膜1!係使用該光阻圖案14作為遮罩而 被蝕刻。此時，_閘電極12b被同時形成。 在移除光阻圖案14後，如第4(a)及4(b)圖所示’約1〇 nm 厚的一個氮化矽膜被形成於矽基板丨〇的整個表面上，並被 回蝕，而形成一氧化保護膜15於該閘極絕緣膜丨〗、閘電極 12b及氧化矽膜13的邊緣上。 其次，如第5(a)及5(b)圖所示，矽基板丨0係使用氧化 砂膜13及氡化係護膜15作為遮罩而被蝕刻。因此，一用於 溝渠裝置隔離區的溝渠16被形成，而具有約4〇〇 nm的深 度。 其次’如第6(a)及6(b)圖所示’溝渠丨6中的砂表面被 氧化’而形成約35 nm厚的氧化膜17。所形成的氧化膜17 係作為部分的裝置隔離區。該氧化保護膜】5覆蓋於閘電極 12b的邊緣部分。該膜μ可避免該部分被氧化，並維持該 部分的結構。因此’閘電極]2b下的矽基板1〇被氧化，且 該閘電極12b係自行對齊地形成於該裝置形成區上，並延 本紙張尺度適用_國國家標準（CNS)A4規格（2J〇 X 297公爱） 14 {請先閱讀背面之法意事項再填寫本頁) 表·!--!""* 訂 ----I!-線· 經濟郃智慧財產局員工消費合作社印製
Ai B7 五、發明說明（12 ) 伸越過該溝渠裝置隔離區。 在移除該氧化保護膜1 5後，約800 nm厚的一 HDP膜1 8 被形成於矽基板10的整個表面上，而填充溝渠丨6 ,如第7(a) 及7 (b)圖所示= 其次，該HDP膜1 8及氧化矽膜丨3係以CMP法移除，直 至閘電極12b表面暴露出為止。因此，—溝渠裝置隔離區19 被形成。並不組成閘電極1 2b的多晶矽膜12係作為偽膜， .·· 以便形成1¾平坦表面。 其-人’如弟8(a)及8(b)圖所示，厚度約2〇〇 nm的一個 磷摻雜多晶矽膜2〇a被沈積於該溝渠裝置隔離區丨9與閘電 極12b上’以作為一第二導電膜以剖面觀之，該磷摻雜 夕s日矽膜20a具有極平坦表面，因為底層為平坦的。此外 ，一接觸被自行對齊地形成，因為多晶矽骐2〇a直接被形 成方'閘包極12b上。其次，所形成的一光阻圖案22被使用 於提供閘電極導線20 ^該光阻圖案22可被更精確地形成 ' ，因為底層為平坦的a 其-人，如第9(a)及9(b)圖所示’多晶矽2〇a及閘電極I2b ''使用光阻圖案2 2作為遮罩而依序被钮刻，因而自行對齊 地形成開電極導線2〇及閘電極12於裝置形成區上，並將作 為偽膜的多晶矽膜12c移除= ,人，進行雜質的值入與擴散、中間絕緣膜、金屬導 ’泉的形成，而完成半導體電晶體。 一根據本發明，該閘電極被形成於以閘極絕緣膜為間隔 半守基板的裝置形成區上，並延伸超過該溝渠裝置隔 因家標準 15 --------------裝--------訂--------•線 ί請先閱讀背面之注意事項再填寫本頁) 449866 A7 --------- - ____B7 五、發明說明（U ) 離區，由閑電極與開極絕緣膜間的界面至裝置形成區表面 的距離係與由上述界面至溝渠裝置隔離區的距離相同。因 此，諸如問極鳥嘴之區域並未產生，其可避免窄通道效應 。此外，該結射形成厚度均㈣職絕緣肢每個部分 ，其可避免閘極絕緣骐依形成處而被薄化。因此，可確保 一高可靠度的閘極絕緣瞑。 此外，該閘極絕緣膜通常覆蓋於裝置形成區，其可避 免閘電極導線所5|起之反轉區的形成。因此，具有較少特 性異變的半導體電晶體可被提供。 該閘電極可已經改良的精確度被形成，其中閘電極與 溝渠裝置隔離區具有相同的平面，而無任何水平差異。 此外’根據本發明之製造半導體電晶體的製裡，—個 形成氧化保護膜於氧化物膜邊緣的簡易步驟，該第一導電 膜及閘極絕緣膜可消除溝渠形成期間而產生於半導體基板 中的損傷’並避免該閘極絕緣膜變厚，亦即閘極鳥嘴。因 此’上述的高可靠度半導體電晶體可被製造。 ^-----------------線- f靖先閱讀背面之注寺？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 16 本紙張尺度適用中囡固家棵準（CNS)A4規格（210^ 297公釐） Λ7 B7 五、發明說明（14) 元件標號對照 1 0…砂基板 23…裝置形成區 ]1…閘極絕緣膜 31…溝渠裝置隔離區 12…閘電極 32···閘電極 12 a…多晶梦膜 33…裝置形成區 12 b…閘電極 34…閘極絕緣膜 12c…多晶矽膜 40…半導體基板 13…氧化矽膜 41…溝渠裝置隔離區 14…光阻圖案 4 2…問電極 15…氧化保護膜 50…半導體基板 16…溝渠 5卜··閘極絕緣膜 1 7…氧化膜 52···第一閘電極 18---HDP 膜 5 3…第二閘電極 19…溝渠裝置隔離區 5 4…絕緣膜 20…閘極導線 55…溝渠 20a···多晶矽 56…氧化膜 案 圖 阻 光 2 2 -------------裝·-------訂---------線 (請先閱讀背面之泫意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 本紙張厂、度遇用中國囡家標準（CNSM-l規格) 17

Claims (1)

  1. 3. AS Do 4 4986^6__^__ 六、申請專利範圍 ι· 一種形成於溝渠裝置隔離區間的半導體電晶體，其包 含有： 一閘極絕緣膜，其形成在一半導體基板上， 一閘電極，其被形成於以閘極絕緣膜為間隔之半 導體基板的裝置形成區上，並延伸超過該溝渠裝置隔 離區’由閘電極與閘極絕緣膜間的界面至裝置形成區 表面的距離係與由該界面至溝渠裝置隔離區的距離相 同，以及 一閘電極導線，其自行對齊於閘電極被形成’而 具有與閘電極長度相同的長度，並被連接至裝置形成 區域上的閘電極。 η 2.如申請專利範圍第!項之半導體電晶體，其中該閘電極 與溝渠裝置隔離區形成一平坦表面在用於形成問電極 導線的區域中。 如申請專利範園第i項之半導體電晶體，其中該溝渠裝 置隔離區由-個形成於半導體基板中之溝渠壁面上的 氧化膜’以及-鑲埋於溝渠中之絕緣膜所形成。 如申請專利範圍第3項之半導體電晶體，其令該開電極 與溝渠裝置隔離區重疊（以小於形成在潘渠壁面上之氧 化膜厚度的長度）。 5. -種製造半導體電晶體的方法，其包含的步驟有·· (丨)形成-問極絕緣膜、—第_導電骐、一第一氧 化瞑及-光阻圖案(用於形成—溝渠骏置隔離區於一半 導體基板上}; 本紙張尺度逍用中國國家標準（CNS > A4优格（210x297公缝"7 "------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財4局員工消費合作杜印製 4. 18 申請專利範圍 AS B? CS DS (ii)使用該光阻圖案作為遮罩而蝕刻該第一氡化棋 、第一導電膜及閘極絕緣獏： (111)形成一個氧化保護膜於該第—氧化膜 '第— 導電膜及閘極絕緣獏邊緣上； (Iv)使用該第一氧化膜及氧化保護膜作為遮罩， 而形成一溝渠於該半導體基板中.將該溝渠内壁氧化 而形成一第二氧化膜，以及移除該氧化保護膜； (v)形成一絕緣膜於包含溝渠的整個基板表面上： (VI)將該絕緣膜與第二氧化膜移除，直至第一導 電犋暴露出為止： (vii) 形成一第二導電膜及一光阻圖案，用於形成 —閘電極/一閘電極導線於該第一導電膜上：以及 (viii) 使用該光阻圖案作為遮罩，將該第一與第二 導電臈刻*，而形成-嚴電極與-自行對齊的閘電極 導線。 ？:乂
    經^部智总时是^努'工消費合作.社印絮 6,如申請專利範圍第5項之轉:，其中該氧化保護膜的形 成係藉由沈積該氧化保護膜」務^包含溝渠的整個半導體 基板上，以及非等向性回蝕該氧化保護膜，直至該 氧化膜表面被暴露出，_。 7-如申請專利範圍第5項之_，其中在步驟（Vi)中移，,τ、 該絕緣獏與氧化膜而暴露“# -導電料以CMP法 進行。 第 除 It------ir------^ (請先閱讀背而之泣悉事項再填寫冬\0:) 2iOX 297公着 19
TW089112092A 1999-09-29 2000-06-20 Semiconductor transistor and process of manufacturing the same TW449866B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27682099A JP3383244B2 (ja) 1999-09-29 1999-09-29 半導体トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
TW449866B true TW449866B (en) 2001-08-11

Family

ID=17574861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112092A TW449866B (en) 1999-09-29 2000-06-20 Semiconductor transistor and process of manufacturing the same

Country Status (3)

Country Link
US (1) US6696743B1 (zh)
JP (1) JP3383244B2 (zh)
TW (1) TW449866B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074292B2 (ja) * 2005-01-17 2008-04-09 株式会社東芝 半導体装置及びその製造方法
KR100680958B1 (ko) * 2005-02-23 2007-02-09 주식회사 하이닉스반도체 피모스 트랜지스터의 제조방법
US8222093B2 (en) * 2010-02-17 2012-07-17 GlobalFoundries, Inc. Methods for forming barrier regions within regions of insulating material resulting in outgassing paths from the insulating material and related devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714916A (ja) 1993-06-22 1995-01-17 Nec Corp Ｍｏｓ電界効果トランジスタの分離構造およびその製造 方法
US5539229A (en) * 1994-12-28 1996-07-23 International Business Machines Corporation MOSFET with raised STI isolation self-aligned to the gate stack
JP3415712B2 (ja) * 1995-09-19 2003-06-09 松下電器産業株式会社 半導体装置及びその製造方法
US5933748A (en) * 1996-01-22 1999-08-03 United Microelectronics Corp. Shallow trench isolation process
JP2773735B2 (ja) 1996-04-17 1998-07-09 日本電気株式会社 半導体装置の製造方法
US5994202A (en) * 1997-01-23 1999-11-30 International Business Machines Corporation Threshold voltage tailoring of the corner of a MOSFET device
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
JP3204212B2 (ja) * 1998-05-01 2001-09-04 日本電気株式会社 半導体装置及びその製造方法
JP2000082808A (ja) * 1998-09-04 2000-03-21 Toshiba Corp 半導体装置及びその製造方法
JP4237344B2 (ja) * 1998-09-29 2009-03-11 株式会社東芝 半導体装置及びその製造方法
JP2002231804A (ja) * 2001-01-31 2002-08-16 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3383244B2 (ja) 2003-03-04
JP2001102570A (ja) 2001-04-13
US6696743B1 (en) 2004-02-24

Similar Documents

Publication Publication Date Title
JPS5987832A (ja) 半導体装置の製造方法
US5461248A (en) Trench capacitor memory cell and process for formation thereof
JPH06318634A (ja) 半導体装置の素子分離方法
KR100248506B1 (ko) 트랜지스터의 특성 개선을 위한 반도체 장치 제조 방법
US5925909A (en) Three-dimensional complementary field effect transistor process and structures
TW457645B (en) A semiconductor device and method for fabricating the same
TW449866B (en) Semiconductor transistor and process of manufacturing the same
JP4122181B2 (ja) 二重ゲート酸化膜を有する半導体素子の製造方法
TW454271B (en) Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor
TW531875B (en) SOI structure and method of producing same
JP3196830B2 (ja) 半導体装置及びその製造方法
JP2940034B2 (ja) 電荷転送装置およびその製造方法
KR20020055147A (ko) 반도체 소자의 제조방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR100250098B1 (ko) 아이솔레이션영역 및 그형성방법
KR100297169B1 (ko) 반도체소자의소자분리방법
TW426955B (en) Method for making contact in semiconductor device
JP2734434B2 (ja) 半導体装置およびその製造方法
JPS61256650A (ja) 半導体装置の製造方法
TW445648B (en) Manufacturing method of trench type power MOSFET
KR100305018B1 (ko) 반도체소자의 소자분리방법
KR100220236B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPH11238881A (ja) 半導体装置及びその製造方法
KR20020061255A (ko) 고전압 트랜지스터와 저전압 트랜지스터를 갖는 반도체소자 및 그 제조방법
KR100364124B1 (ko) 반도체소자의소자분리막제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees