JP2000340783A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JP2000340783A JP2000340783A JP11149107A JP14910799A JP2000340783A JP 2000340783 A JP2000340783 A JP 2000340783A JP 11149107 A JP11149107 A JP 11149107A JP 14910799 A JP14910799 A JP 14910799A JP 2000340783 A JP2000340783 A JP 2000340783A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- groove
- light
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
ト工程での合わせのばらつきを考慮したマージンが必要
となり、ゲート電極からかなり距離をあけて形成される
ため、受光部面積を確保することが困難となり、目的と
する感度が得られなかった。 【解決手段】 ゲート電極9、10及び受光部上シリコ
ン酸化膜11上にエッチングストップ膜16aとなるシ
リコン窒化膜を減圧CVD法等により形成する。次に、
CVDシリコン酸化膜12にパターンが外周部がゲート
電極9、10と重なったパターンでフォトリソグラフィ
を行い、CVDシリコン酸化膜のエッチング除去のエッ
チングマスクとなるレジストパターン17bを形成す
る。CVDシリコン酸化膜12のエッチングを行い、第
1の遮光膜が形成される溝を形成する。その後、第1の
遮光膜13の選択成長を行う。
Description
造方法に関するものである。
従来から種々の方法で行っている。CCD素子における
スミアは受光部に入射した光の乱反射等により受光部以
外の場所に光が入射することで発生するものが大半を占
め、その不要な光をいかに遮るかがスミアの改善の上で
重要である。
光の通過してくる隙間を塞ぐという方法が考えられる。
乱反射等で好ましくない方向に向かった光はその一部が
遮光膜と基板との間で反射を繰り返し、受光部以外の場
所に入り、不要な電荷を発生させ、更にその電荷が電荷
転送部に入り、スミア信号となる。即ち、この遮光膜と
基板との間を塞ぐ、もしくは、狭くすることで、スミア
を減少できると考えられる。
の低減を行っていた。N型半導体基板21表面に、受光
部に過剰な光が入射したときに過剰な電荷を基板に吐き
出す構造(縦型オーバーフロードレイン)を造るPウエ
ル層22を形成し、更に、このPウエル層22上にN型
不純物層からなり入射した光を電荷に変換する受光部2
4、同じくN型不純物層からなり受光部24に生じた電
荷を転送する電荷転送部26、素子分離(画素の分離)
用のP+不純物層23、電荷転送部26真下にありPウ
エル層22と電荷転送部26との電荷のやり取りを防止
するP型不純物層25が形成され、また、受光部24の
表面には、受光部24の暗電流成分を抑制するP+不純
物層27が形成されている。電荷転送部26上にはゲー
ト絶縁膜がシリコン酸化膜単層や、シリコンの酸化物、
窒化物、酸化窒化物(SiON)などの複合膜により形
成され(図11においては、シリコン酸化膜28aとシ
リコン窒化膜28bとの積層構造)、更にそのゲート絶
縁膜を介して電荷転送部26上には1層目ゲート電極2
9、及び2層目ゲート電極30が燐の熱拡散やイオン注
入などによって低抵抗化された多結晶シリコン等により
形成され、ゲート電極29、30表面上及び受光部24
上方すなわちP+不純物層27にはシリコン酸化膜から
なる絶縁膜31が形成され、更に、その上にはCVD酸
化膜32が形成されている。このCVD酸化膜32及び
受光部上の絶縁膜31にゲート電極29及び30からあ
る距離をおいて溝が形成され、その中に第1の遮光膜3
3が高融点金属膜等により形成されている。
示すように受光部24内でリング状のパターンに形成さ
れている。さらに、CVD酸化膜22の上に第1の遮光
膜33及び、ゲート電極29、30を覆うように第2の
遮光膜34が形成され、最後に表面保護膜35がCVD
等により形成されている。
方法について、図12乃至図14を用いて説明する。
導体基板21表面にPウエル層22を形成し、このPウ
エル層22の上にN型不純物層である受光部24、電荷
転送部下のP型不純物層25、電荷転送部N型不純物層
26、素子分離(画素分離)用のP+不純物層23を、
受光部24の表面にP+不純物層27をパターニング・
不純物打ち込み・熱処理等を繰り返すことにより、順次
形成する。
絶縁膜28a、28bを熱酸化、CVD法、若しくはそ
の複合の工程により形成し、更に、第1のゲート電極2
9となる多結晶シリコン等の材料をCVD法などにより
形成し、燐の熱拡散やイオン注入などにより、低抵抗化
後、フォトエッチングによりパターニング、熱酸化等に
よりシリコン酸化膜31の形成を行い、更に、この上に
CVD法などによりシリコン酸化膜32を形成する。
(a)に示すパターン37aでパターニングを行い、図
13(b)に示すように、シリコン酸化膜31及びCV
Dシリコン酸化膜32をエッチングすることで、第1の
遮光膜33の埋め込み用の溝を形成する。
VD法等、例えば13〜130Paの圧力、成長温度2
50〜650℃、六弗化タングステンとモノシランとを
原料ガスとした条件等により、この溝内にタングステン
等の高融点金属膜を選択的に成長させ、第1の遮光膜3
3を形成する。
タ等の方法により、第2の遮光膜34を形成し、CVD
シリコン酸化膜32上に第1の遮光膜33及びゲート電
極29、30を覆うようなパターン37bにてフォトエ
ッチングを行った後、最後にCVD法等により表面保護
膜35を形成することにより、CCD型固体撮像装置を
製造していた。
製造方法によりシリコン基板21と第1の遮光膜33と
の間の光の経路を無くし、スミアの改善を行っていた。
しかしながら、この第1の遮光膜33はゲート電極の短
絡を防ぐため、フォト工程での合わせのばらつきを考慮
したアライメトマージンが必要となり、図10(a)に
示すように、ゲート電極29、30からかなり距離をあ
けて形成されるため、最近の高画素化による画素面積縮
小を考慮すると、このような方法では、受光部面積を確
保することが困難となり、目的とする感度が得られなか
った。
30及び第2の遮光膜34がかなりの画素内高低差をつ
くり、後にCCD上に形成するオンチップカラーフィル
タやマイクロレンズ形成が困難になっていた。
ア特性を低下させることなく、第1の遮光膜のゲート電
極と短絡に対し、必要なマージンを極力減少させるとと
もに、受光部面積を拡大することができ、その結果、感
度を向上させることが可能となり、更に、画素部の高低
差を低減できる固体撮像装置及びその製造方法を提供す
るものである。
製造方法は、半導体基板上に光電変換部と該光電変換部
で発生した電荷信号を転送する電荷転送部とが形成され
た半導体基板上に絶縁膜を介して上記転送部上にゲート
電極を形成した後、上記光電変換部及び電荷転送部を覆
うように、層間絶縁膜を形成し、上記光電変換部上の該
層間絶縁膜に溝を設け、該溝内に遮光膜を形成する工程
を有する、固体撮像装置の製造方法において、上記ゲー
ト電極を形成した後、上記光電変換部及び電荷転送部を
覆うように、上記層間絶縁膜のエッチングの際のエッチ
ングストップ膜を形成する工程と、上記エッチングスト
ップ膜の上記光電変換部上の一部領域を除去する工程
と、上記層間絶縁膜を形成し、その後、該層間絶縁膜を
平坦化する工程と、上記光電変換部上領域の一部と上記
ゲート電極上領域の一部とを含む領域が開口した所定の
形状のレジストパターンをマスクに上記層間絶縁膜を、
上記エッチングストップ膜表面が露出するまでエッチン
グを行うことにより、上記溝を形成する工程と、上記溝
内の上記エッチングストップ膜を除去した後、上記溝に
遮光膜を形成する工程を有することを特徴とするもので
ある。
法は、上記構成に加えて、上記エッチングストップ膜に
シリコン窒化膜又は多結晶シリコン膜を用いることを特
徴とするものである。
法は、上記構成に加えて、上記層間絶縁膜にBPSG膜
を用い、加熱することにより、該層間絶縁膜を平坦化す
ることを特徴とするものである。
法は、上記構成に加えて、上記溝内のエッチングストッ
プ膜除去後、密着層を少なくとも上記溝内面に形成した
後、上記遮光膜を形成することを有することを特徴とす
るものである。
法は、上記構成に加えて、上記溝内のエッチングストッ
プ膜除去後、エッチングにより上記溝底部から上記半導
体基板表面を露出させた後、上記遮光膜を形成すること
を特徴とするものである。
発明の固体撮像装置及びその製造方法を詳細に説明す
る。
置の構造断面図、図2乃至図4は本発明の第1の実施例
の固体撮像装置の製造工程図、図5に本発明の第2の実
施例の固体撮像装置の構造断面図、図6乃至図9は本発
明の第2の実施例の固体撮像装置の製造工程を示す。
は、N型半導体基板1表面にPウエル層2を形成し、そ
のPウエル層2にN型不純物層からなる受光部4、P+
型不純物層からなる素子分離部(画素分離部)3、N型
不純物層からなる電荷転送部6、転送部電荷がPウエル
層2へ流れ込むのを防ぐP型不純物層5を形成し、更に
受光部4表面には暗電流を抑制するためのP+不純物層
7が形成されている。
シリコン酸化膜単層やシリコン酸化物、窒化物、酸化窒
化物(SiON)などの複合膜により形成され(第1の
実施例及び第2の実施例において、ゲート絶縁膜はシリ
コン酸化膜8aとシリコン窒化膜8bとの積層構造とな
っている。)、更にそのゲート絶縁膜を介して1層目の
ゲート電極9、及び2層目のゲート電極10が燐の熱拡
散やイオン注入などによって低抵抗化された多結晶シリ
コン等により形成され、ゲート電極9、10表面及び受
光部上方のP+不純物層7表面にはシリコン酸化膜から
なる絶縁膜11が形成されている。
重要な意味をもつエッチングストップ膜16aが形成さ
れている。このエッチングストップ膜16aは後に形成
する上層CVDシリコン酸化膜12のエッチング時にシ
リコン酸化膜12に対しての選択比が大きくなるような
(シリコン酸化膜12のエッチングレートが大きく、エ
ッチングストップ膜16aのエッチングレートが小さ
い)材料、具体的には、シリコン窒化膜により形成され
ている。
シリコン窒化膜を最終工程まで受光部4上全てを覆って
形成した場合には、製造工程の最終工程で種々のダメー
ジ回復を行う水素アニール処理を行った時に受光部に到
達する水素の量が減少し、受光部で発生する暗電流が増
加する。そのため、本実施例では、図1に示しているよ
うに、受光部上のシリコン窒化膜16aの少なくとも一
部を除去している。
び受光部4にて一部エッチングストップ膜16が除去さ
れた上に、熱処理により表面が平坦化されたCVDシリ
コン酸化膜12が燐と硼素とを含んだシリコン酸化膜
(BPSG膜)により形成されている。
ン酸化膜11に受光部4を囲むパターンで第1の遮光膜
13形成のための溝(以下、「溝」と略す。)を形成す
るが本実施例においては図10(b)に示すように、受
光部4を囲むパターンの外周がゲート電極9及び10に
重なるような形状で形成する。このようにゲート電極
9、10上のシリコン酸化膜31の上にはエッチングス
トップ膜16aが形成されており、溝形成のエッチング
をシリコン酸化膜11、12とシリコン窒化膜16aと
の選択比の大きい条件で用いることにより、溝形成のた
めのエッチングはシリコン窒化膜16aで止まり、エッ
チングによりゲート電極9、10が露出することなく溝
を形成することができる。
の受光部外周側はゲート電極9、10に自己整合的に形
成することができ、溝パターンのパターニング時にパタ
ーンズレが発生して溝の幅が遮光膜の形成限界を下回ら
ないこと、即ち後述するように、遮光膜となる高融点金
属が溝内部に入らない限界だけを考慮すればよいことに
なり、図10(b)に示すようにゲート電極と受光部の
面積が同じでも、従来より遮光膜開口を大きくすること
ができ、感度を向上させることができる。
ために、溝の形成を微細なプロセスで形成し、アライメ
ント精度を向上させるには、多大な技術的困難が伴うの
に対して、本発明では、溝はゲート電極9、10にセル
フアライメントで形成されているので、特に微細なプロ
セスに用いることなく溝を形成することができる。
膜16aを、今度は逆にシリコン窒化膜のエッチングレ
ートが大きく、シリコン酸化膜のエッチングレートが小
さいような条件でエッチング除去を行い、更に、露出し
たシリコン酸化膜11の底部をウエットエッチング若し
くはドライエッチングにて除去し、溝内に第1の遮光膜
3を選択成長により形成している。その後、第2の遮光
膜14の形成、パターニング、表面保護膜15の形成を
行った構成となっている。
置の製造工程について説明する。
体基板1表面にPウエル層2を形成し、このPウエル層
2の上にN型不純物層である受光部4、電荷転送部下の
P型不純物層5、電荷転送部となるN型不純物層6、素
子分離(画素分離)用のP+不純物層3を、受光部4の
表面にP+不純物層7をパターニング、不純物打ち込
み、熱処理等を繰り返すことにより、順次形成する。
化、CVD、若しくはその複合工程により形成し、更
に、第1のゲート電極9となる多結晶シリコン等の材料
をCVD法などにより形成し、燐の熱拡散やイオン注入
などによって、低抵抗化後、フォトエッチング工程によ
りパターニング、熱酸化等によりシリコン酸化膜11の
形成を行う。
化膜8aとシリコン窒化膜8bとの積層構造としている
が、ゲート絶縁膜にシリコン窒化膜を用いる場合、その
シリコン窒化膜は第2のゲート電極10のエッチング時
か、又はこのエッチングとは別工程で除去しておくこと
が望ましい。これは、後に続く熱酸化工程において、受
光部4上のシリコン酸化膜とゲート電極9、10上のシ
リコン酸化膜との膜厚差を設ける上で、重要な意味をも
ち、即ち、シリコン基板上の酸化レートに比べてN+を
ドーピングされた多結晶シリコン上の酸化レートが1.
5〜4倍であることを利用して、受光部4上には比較的
薄く、ゲート電極9、10上には比較的厚くシリコン酸
化膜11を形成するためである。
〜50nm、ゲート電極9、10上においては100〜
300nmの膜厚でシリコン酸化膜11を形成してい
る。これらについては、後で述べる受光膜のダメージ防
止の上で重要な意味を待つ。
極9、10及び受光部上シリコン酸化膜11上にエッチ
ングストップ膜16aとなるシリコン窒化膜を減圧CV
D法等により形成する。その条件は反応室圧力40〜6
0Pa、NH3ガスを500〜700sccm、SiH2
Cl2ガスを50〜100sccm、成膜温度を700
〜900℃、シリコン窒化膜の膜厚を20〜100nm
とする。
グマスクとして用い、このエッチングストップ膜16a
の受光部上の一部をエッチング除去する。この条件は平
行平板プラズマエッチャーを用い、反応室圧力を30〜
50Pa、SF6ガスを20〜50sccm、RF電極
パワーを500〜200Wとする。
平坦化したCVDシリコン酸化膜12を形成する。その
条件は、常圧CVD装置を用い、SiH4ガスを70〜
100cc/min、PH3ガスを150〜250cc
/min、B2H6ガスを150〜250cc/min、
O2ガスを2〜3リットル/min、成膜温度を400
〜500℃とし、膜中に含まれる燐の濃度を3.5mo
l%以上、硼素の濃度を3.5wt%以上にすれば、こ
の後の900〜1000℃の熱処理により表面がほぼ平
坦なシリコン酸化膜(BPSG膜)12が形成できる。
(b)のようなパターンが外周部がゲート電極9、10
と重なったパターンでフォトリソグラフィを行い、CV
Dシリコン酸化膜のエッチング除去のエッチングマスク
となるレジストパターン17bを形成する。このとき、
溝パターン内周側パターンエッジとゲート電極9、10
との間隔は、溝パターンのフォトリソグラフィ時のアラ
イメントずれを考慮して、第1の遮光膜成膜限界以下に
ならない寸法で形成することが必要である。後の工程に
示すように、第1の遮光膜13はゲート電極9、10上
のシリコン酸化膜11のエッジと溝の内周側エッジとの
間に形成されるので、その幅を少なくとも遮光膜の成膜
限界(0.1〜0.2μm)+アライメントズレマージ
ン(0.1〜0.2μm)以上に設定しておく必要があ
る。また、遮光膜形成を本実施例では選択成長にて行う
ので、溝内部にゲート電極9、10部分があまり大きく
突出しない幅で形成するようにした方が望ましい。
図3(b)に示すように、CVDシリコン酸化膜12の
エッチングを行い、溝を形成する。本実施例において
は、エッチングストッパ膜16aにシリコン窒化膜を用
いているので、そのエッチング条件は高密度プラズマエ
ッチング装置、例えば誘導結合型プラズマエッチング装
置を用い、過炭素炭化弗素ガス、例えばC2F4、C
2F6、C3F6、C3F8、C4F8のうちの少なくとも一の
ガスとCOとAr等の不活性ガスとを用いた。
Pa、C4F8ガスを5〜30sccm、COガスを20
〜100sccm、Arガスを100〜300scc
m、誘導コイルRFパワーを700〜2000W、バイ
アスRFパワーを700〜2000Wにてエッチングを
行った。
グマスクとなるレジストパターン17bを残したまま、
溝内に露出したエッチングストッパ膜(シリコン窒化
膜)を同装置にて処理室圧力を0.1〜5Pa、CHF
3ガスを5〜100sccm、O2ガスを5〜70scc
m、誘導コイルRFパワーを1000〜2500W、バ
イアスRFパワーを500〜1500Wにてドライエッ
チングを行うか、エッチングマスク除去後、熱リン酸処
理により除去を行う。
光膜13の選択成長のため、溝底部のシリコン酸化膜1
1の除去を行うが、その方法はRIEによる異方性ドラ
イエッチングとHF溶液でのウエットエッチングの2つ
の方法から選択することができる。前者のRIEによる
ドライエッチングは、処理室圧力を100〜250P
a、CF4ガスを20〜100sccm、CHF3ガスを
20〜100sccm、Arガスを500〜1000s
ccm、電極RFパワーを500〜1000Wの条件に
て実現でき、異方性エッチングによる垂直形状維持と、
ゲート電極29、30側部のシリコン酸化膜31の膜厚
減少がなくエッチングすることができるが、受光部上の
シリコンにプラズマダメージを与える可能性をもってお
り、撮像時の白点不良等発生する可能性がある。
抑えるため、HF溶液でのウエットエッチングにより、
受光部4上のシリコン酸化膜11の除去を行った。上述
したように、受光部4上のシリコン酸化膜厚とゲート電
極9、10上のシリコン酸化膜の膜厚は、その酸化レー
トの差を利用して膜厚差を設けており、その膜厚差によ
ってゲート電極9、10上のシリコン酸化膜11を残し
て、受光部4上のシリコン酸化膜だけをウエットエッチ
ングにより除去することができ、ゲート電極9、10の
短絡なく第1の遮光膜13を形成することができる。
D法等を、例えば13〜130Paの圧力、成長温度を
250〜650℃、六弗化タングステン(WF6)とモ
ノシラン(SiH4)とを原料ガスとした条件で行うこ
とにより、この溝内にタングステン等の高融点金属膜を
選択的に成長させ、第1の遮光膜13を形成する。
法により、第2の遮光膜14を形成し、CVDシリコン
酸化膜12の上に第1の遮光膜13及びゲート電極9、
10を覆うようなパターンを用いてフォトエッチングを
行った後、最後にCVD等により表面保護膜15を形成
する。
2の実施例として、エッチングストッパ膜に多結晶シリ
コン膜を用いた場合について述べる。
ン膜を受光部上全てを覆って形成した場合、この膜厚に
応じて特性波長の光の感度が低下する。そのため、本実
施例では、受光部において光の入射する中央部を除去し
ている。また、エッチングストップ膜上及び受光部にて
中央部のエッチングストップ膜が除去された上に熱処理
により平坦化されたCVDシリコン酸化膜12が燐と硼
素とを含んだシリコン酸化膜(BPSG膜)により形成
されている。
ン酸化膜11に受光部を囲むパターンで第1の遮光膜1
3形成のための溝を形成するのであるが、本実施例にお
いては、受光部4を囲むパターンの外周がゲート電極
9、10に重なるようなパターンで形成する。上述のよ
うに、ゲート電極9、10上の酸化膜11の上にはエッ
チングストップ膜16bである多結晶シリコン膜が形成
されており、溝形成のエッチングをシリコン酸化膜と多
結晶シリコン膜の選択比の大きい条件を用いることで、
溝形成のためエッチングは多結晶シリコン膜16bで止
まり、エッチングがゲート電極9、10まで至る事なく
溝を形成することができる。このように、溝の形成を受
光部外周側はゲート電極9、10に自己整合的に形成す
ることができ、溝パターンのパターニング時にパターン
ズレが発生して溝の幅が第1の遮光膜13の形成限界を
下回らないことだけを考慮すればよいことになり、ゲー
ト電極9、10と受光部4との面積が同じでも、従来よ
り遮光膜開口面積を大きくすることができ、感度を向上
させることができる。
に、溝を微細なプロセスで形成し、アライメント精度を
向上させるには多大な技術的困難が伴うのに対して、本
発明では、溝はゲート電極9、10に自己整合的に形成
されているので、特に微細なプロセスを用いることな
く、溝を形成することができる。
膜16bを今度は逆に多結晶シリコン膜のエッチングレ
ートが大きく、シリコン酸化膜のエッチングレートが小
さいような条件でエッチング除去を行い、更に露出した
シリコン酸化膜11の底部(受光部上の部分)をウエッ
トエッチング若しくはドライエッチングにて除去し、少
なくとも溝内及びCVDシリコン酸化膜12上に遮光膜
材料の下地膜となる金属膜18を形成する。その上に第
1の遮光膜13となるタングステン等の高融点金属膜を
埋め込み成長させ、RIEプラズマエッチバックにより
溝内を残して除去し、更に、下地金属膜をRIEでエッ
チング除去する。その後、第2の遮光膜14の形成、パ
ターニング、表面保護膜15の形成を行う。
例の固体撮像装置の製造工程を説明する。
すように、N型半導体基板1表面にPウエル層2を形成
し、このPウエル層2の上にN型不純物層である受光部
4、電荷転送部下のP型不純物層5、電荷転送部となる
N型不純物層6、素子分離(画素分離)用のP+不純物
層3を、受光部4の表面にP+不純物層7をパターニン
グ、不純物打ち込み、熱処理等を繰り返すことにより、
順次形成し、その後、ゲート絶縁膜8a,8bを熱酸
化、CVD、若しくはその複合工程により形成し、更
に、第1のゲート電極29となる多結晶シリコン等の材
料をCVD法などにより形成し、燐の熱拡散やイオン注
入などによって、低抵抗化後、フォトエッチング工程に
よりパターニング、熱酸化等によりシリコン酸化膜11
の形成を行う。
極9、10及び受光部上のシリコン酸化膜11上にエッ
チングストップ膜16bとなる多結晶シリコン膜を減圧
CVD法等により形成する。その条件は反応室内圧力を
20〜60Pa、SiH4ガスを50〜200cc/
m、N2ガスを5000〜10000cc/m、成膜温
度を500〜750℃、膜厚を20〜100nmであ
る。このエッチングストップ膜(多結晶シリコン膜)1
6bの受光部上の一部を、レジストパターン17cを用
いて、エッチング除去する。その条件は平行平板プラズ
マエッチャを用い、反応室圧力を30〜50Pa、SF
6ガスを100〜300sccm、O2ガスを2〜50s
ccm、電極RFパワーを50〜200Wである。
て平坦化したCVDシリコン酸化膜を形成するのである
が、その条件は、常圧CVD装置を用い、SiH4ガス
を70〜100cc/m、PH3ガスを150〜250
cc/m、B2H6ガスを150〜250cc/m、O2
ガスを2〜3リットル/m、成膜温度を400〜500
℃であり、膜中に含まれる燐の濃度を3.5mol%以
上、硼素の濃度を3.5wt%以上にすれば、この後の
900〜1000℃の熱処理によりほぼ平坦なシリコン
酸化膜12を形成することができる。このCVDシリコ
ン酸化膜12にパターン外周部がゲート電極9、10と
重なったパターンでフォトリソグラフィを行い、CVD
シリコン酸化膜エッチング除去のエッチングマスクとな
るレジストパターン17dを作成するのであるが、この
とき、溝パターン内周側パターンエッジとゲート電極
9、10の間隔は溝パターンフォトリソグラフィ時のア
ライメントズレを考慮し、第1の遮光膜成膜限界以下に
ならない寸法で形成する必要がある。
はゲート電極9、10上のシリコン酸化膜11のエッジ
と溝の内周側エッジの間に形成されているので、その幅
を成膜限界(0.1〜0.2μm)+アライメントマー
ジン(0.1〜0.2μm)に設定しておく必要があ
る。また、遮光膜形成を本実施例では埋め込み成長・エ
ッチバックにより成膜しているので、溝パターン幅は第
1の遮光膜の膜厚の2倍以下にて形成するのが望まし
い。
成後、図7(b)に示すように、CVDシリコン酸化膜
のエッチングを行い、溝を形成する。本実施例において
は、エッチングストップ膜16bに多結晶シリコンを用
いているので、そのエッチング条件は実施例1のエッチ
ングストップ膜にシリコン窒化膜を用いた場合に比べて
比較的容易で,通常のRIEエッチング装置を用い、処
理室圧力を100〜300Pa、CHF3ガスを20〜
100sccm、CF4ガスを5〜50sccm、Ar
ガスを500〜1000sccm、電極RFパワーを5
00〜1000Wの条件にて実現できる。
グマスクを残したまた、第1の遮光膜形成用溝内に露出
したエッチングストップ膜(多結晶シリコン膜)を平行
平板プラズマエッチャ装置に換え、処理室圧力を30〜
50Pa、SF6ガスを100〜300sccm、O2ガ
スを2〜50sccm、電極RFパワーを50〜200
Wの条件にて除去を行う。
を行うが、その方法は、RIEによる異方性ドライエッ
チングとHF溶液でのウエットエッチングの2種類から
選択することができる。前者のRIEによるドライエッ
チングは、処理室圧力を100〜150Pa、CF4ガ
スを20〜100sccm、CHF3ガスを20〜10
0sccm、Arガスを500〜1000sccm、電
極RFパワーを500〜1000Wの条件にて実現で
き、異方性エッチングによる垂直形成維持と、ゲート電
極9、10側部のシリコン酸化膜11の膜厚減少なくエ
ッチングすることができるが、受光部上のシリコンにプ
ラズマダメージを与える可能性があるため、撮像時の白
点不良等発生する可能性がある。
えるため、HF溶液でのウエットエッチングにより受光
部上のシリコン酸化膜除去を行った。上述したように、
受光部上のシリコン酸化膜の膜厚とゲート電極9、10
上のシリコン酸化膜の膜厚にはその酸化レートの差を利
用して膜厚差を設けており、この膜厚差によってゲート
電極9、10上のシリコン酸化膜を残して受光部上のシ
リコン酸化膜だけをウエットエッチングにより除去する
ことができ、ゲート電極9、10の短絡なく、第1の遮
光膜13を形成することができる。
リング等の方法により第1の遮光膜13の下地となるT
iN、TiW等の金属膜18を、少なくとも、溝内部と
CVDシリコン酸化膜12上に形成する。この下地金属
膜の形成は、第1の遮光膜形成時の溝内部とCVDシリ
コン酸化膜との密着性を向上させるために行うものであ
る。その後、減圧CVD法等、例えば5000〜100
00Paの圧力、成長温度250〜650℃、六弗化タ
ングステン(WF6)とアルゴン(Ar)、水素
(H2)、窒素(N2)を原料ガスとした条件により、下
地金属膜18上にタングステン等の高融点金属膜を成長
させる。減圧CVD法の他にスパッタ法を用いてもよ
い。
チングチャンバーにウエハを移し、処理室圧力を15〜
50Pa、SF6ガスを50〜200sccm、Arガ
スを50〜150sccm、Heガスを2〜20scc
m、電極RFパワーを300〜700Wの条件にて成長
させた高融点金属膜(タングステン)を平坦化したCV
Dシリコン酸化膜12上部の下地金属膜18が露出する
までエッチングし、溝内部を残し全て除去する。
露出した下地金属膜18を、例えばECR型プラズマエ
ッチング装置を用い、処理室圧力を0.1〜3Pa、B
Cl 3ガスを20〜100sccm、SF6ガスを10〜
50sccm、マイクロ波パワーを200〜500W、
バイアスRFパワーを20〜100Wの条件でエッチン
グ除去し、第1の遮光膜13を形成する。上述のよう
に、本実施例においては下地に金属膜を敷いて、高融点
金属膜のCVD成長を行うため、溝底部のシリコン基板
は必ずしも露出さえておく必要がなく、受光部上のシリ
コン酸化膜を残した形状でも、第1の遮光膜を形成する
ことができ、シリコン基板にエッチングによるダメージ
を与えることの無い工程とすることもできる。但し、こ
の場合、シリコン基板1と第1の遮光膜13との間に若
干の隙間ができるので、スミア特性は悪くなる。
法により第2の遮光膜14を形成し、CVDシリコン酸
化膜12上に第1の遮光膜及びゲート電極9、10を覆
うようなパターンにてフォトエッチングを行った後、最
後にCVD等により、表面保護膜15を形成する。ま
た、本実施例では、下地金属膜堆積、第1の遮光膜の成
長及びRIEによるエッチバック工程を用いる例を示し
たが、実施例1と同様に下地金属を用いない場合におい
ても適用できる。
板上に光電変換部と該光電変換部で発生した電荷信号を
転送する電荷転送部とが形成された半導体基板上に絶縁
膜を介して上記転送部上にゲート電極を形成した後、上
記光電変換部及び電荷転送部を覆うように、層間絶縁膜
を形成し、上記光電変換部上の該層間絶縁膜に溝を設
け、該溝内に遮光膜を形成する工程を有する、固体撮像
装置の製造方法において、上記ゲート電極を形成した
後、上記光電変換部及び電荷転送部を覆うように、上記
層間絶縁膜のエッチングの際のエッチングストップ膜を
形成する工程と、上記エッチングストップ膜の上記光電
変換部上の一部領域を除去する工程と、上記層間絶縁膜
を形成し、その後、該層間絶縁膜を平坦化する工程と、
上記光電変換部上領域の一部と上記ゲート電極上領域の
一部とを含む領域が開口した所定の形状のレジストパタ
ーンをマスクに上記層間絶縁膜を、上記エッチングスト
ップ膜表面が露出するまでエッチングを行うことによ
り、上記溝を形成する工程と、上記溝内の上記エッチン
グストップ膜を除去した後、上記溝に遮光膜を形成する
工程を有する本発明を用いることにより、スミア特性を
低下させることなく、第1の遮光膜と2層のゲート電極
との短絡に対し必要なマージンを極力減少させると共
に、第1の遮光膜を形成することができ、受光部面積を
広げることができる。
分まで縮小することができ、後のオンチップ工程におけ
るカラーフィルタやマイクロレンズ等を容易に形成する
ことができ、層間絶縁膜にBPSG膜を用いて、加熱に
より層間絶縁膜の表面を平坦化することにより、より容
易に実効がはかれる。
ことにより、溝底部を基板表面が露出するまでエッチン
グする必要がないため、遮光膜形成用溝の形成時の基板
へのダメージも無くすこともでき、白点不良等の撮像不
良も少なくすることができる固体撮像装置を提供するこ
とができる。
ッチングした後、遮光膜を溝内に形成することで、より
遮光性を向上させることができる。
面図である。
程に一部断面図である。
程に一部断面図である。
程に一部断面図である。
面図である。
程に一部断面図である。
程に一部断面図である。
程に一部断面図である。
程に一部断面図である。
形成状態を示す図であり、(b)は本発明の固体撮像装
置の第1の遮光膜形成状態を示す図である。
である。
である。
である。
Claims (5)
- 【請求項1】 半導体基板上に光電変換部と該光電変換
部で発生した電荷信号を転送する電荷転送部とが形成さ
れた半導体基板上に絶縁膜を介して上記転送部上にゲー
ト電極を形成した後、上記光電変換部及び電荷転送部を
覆うように、層間絶縁膜を形成し、上記光電変換部上の
該層間絶縁膜に溝を設け、該溝内に遮光膜を形成する工
程を有する、固体撮像装置の製造方法において、 上記ゲート電極を形成した後、上記光電変換部及び電荷
転送部を覆うように、上記層間絶縁膜のエッチングの際
のエッチングストップ膜を形成する工程と、 上記エッチングストップ膜の上記光電変換部上の一部領
域を除去する工程と、 上記層間絶縁膜を形成し、その後、該層間絶縁膜を平坦
化する工程と、 上記光電変換部上領域の一部と上記ゲート電極上領域の
一部とを含む領域が開口した所定の形状のレジストパタ
ーンをマスクに上記層間絶縁膜を、上記エッチングスト
ップ膜表面が露出するまでエッチングを行うことによ
り、上記溝を形成する工程と、 上記溝内の上記エッチングストップ膜を除去した後、上
記溝に遮光膜を形成する工程を有することを特徴とす
る、固体撮像装置の製造方法。 - 【請求項2】 上記エッチングストップ膜にシリコン窒
化膜又は多結晶シリコン膜を用いることを特徴とする、
請求項1に記載の固体撮像装置の製造方法。 - 【請求項3】 上記層間絶縁膜にBPSG膜を用い、加
熱することにより、該層間絶縁膜を平坦化することを特
徴とする、請求項1又は請求項2に記載の固体撮像装置
の製造方法。 - 【請求項4】 上記溝内のエッチングストップ膜除去
後、密着層を少なくとも上記溝内面に形成した後、上記
遮光膜を形成することを有することを特徴とする、請求
項1乃至請求項3のいずれかに記載の固体撮像装置の製
造方法。 - 【請求項5】 上記溝内のエッチングストップ膜除去
後、エッチングにより上記溝底部から上記半導体基板表
面を露出させた後、上記遮光膜を形成することを特徴と
する、請求項1乃至請求項3のいずれかに記載の固体撮
像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14910799A JP3824446B2 (ja) | 1999-05-28 | 1999-05-28 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14910799A JP3824446B2 (ja) | 1999-05-28 | 1999-05-28 | 固体撮像装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000340783A true JP2000340783A (ja) | 2000-12-08 |
JP3824446B2 JP3824446B2 (ja) | 2006-09-20 |
Family
ID=15467861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14910799A Expired - Fee Related JP3824446B2 (ja) | 1999-05-28 | 1999-05-28 | 固体撮像装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3824446B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005124868A1 (en) * | 2004-06-10 | 2005-12-29 | Micron Technology, Inc. | Method and apparatus for collecting photons in a solid state imaging sensor |
US7012314B2 (en) * | 2002-12-18 | 2006-03-14 | Agere Systems Inc. | Semiconductor devices with reduced active region defects and unique contacting schemes |
US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
US7470965B2 (en) * | 2003-09-11 | 2008-12-30 | Panasonic Corporation | Solid-state imaging device |
-
1999
- 1999-05-28 JP JP14910799A patent/JP3824446B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012314B2 (en) * | 2002-12-18 | 2006-03-14 | Agere Systems Inc. | Semiconductor devices with reduced active region defects and unique contacting schemes |
US7297569B2 (en) | 2002-12-18 | 2007-11-20 | Noble Device Technologies Corporation | Semiconductor devices with reduced active region defects and unique contacting schemes |
US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
US7973377B2 (en) | 2002-12-18 | 2011-07-05 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
US8664739B2 (en) | 2002-12-18 | 2014-03-04 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
US9142585B2 (en) | 2002-12-18 | 2015-09-22 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
US7470965B2 (en) * | 2003-09-11 | 2008-12-30 | Panasonic Corporation | Solid-state imaging device |
WO2005124868A1 (en) * | 2004-06-10 | 2005-12-29 | Micron Technology, Inc. | Method and apparatus for collecting photons in a solid state imaging sensor |
US7358103B2 (en) | 2004-06-10 | 2008-04-15 | Micron Technology, Inc. | Method of fabricating an imaging device for collecting photons |
USRE44637E1 (en) | 2004-06-10 | 2013-12-10 | Round Rock Research, Llc | Method of fabricating an imaging device for collecting photons |
Also Published As
Publication number | Publication date |
---|---|
JP3824446B2 (ja) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6194258B1 (en) | Method of forming an image sensor cell and a CMOS logic circuit device | |
JP3827909B2 (ja) | 固体撮像装置およびその製造方法 | |
JP3723124B2 (ja) | 固体撮像装置 | |
US7994554B2 (en) | CMOS image sensor and manufacturing method thereof | |
US20060011953A1 (en) | Solid state imaging device and method of manufacturing the same | |
US7973347B2 (en) | Complementary metal oxide silicon image sensor and method of fabricating the same | |
KR100585137B1 (ko) | 높은 집광 효율을 갖는 cmos 이미지 소자 및 그제조방법 | |
US20020003230A1 (en) | Solid state image sensing device and manufacturing method thereof | |
US7541630B2 (en) | CMOS image sensor and method for manufacturing the same | |
CN100454565C (zh) | 半导体器件及制造半导体器件的方法 | |
US7323758B2 (en) | Solid state imaging device and method for producing the same | |
JP3003590B2 (ja) | 固体撮像素子およびその製造方法 | |
JP3824446B2 (ja) | 固体撮像装置の製造方法 | |
US6306678B1 (en) | Process for fabricating a high quality CMOS image sensor | |
JP2005129965A (ja) | 固体撮像装置 | |
JP3399250B2 (ja) | 固体撮像素子の製造方法 | |
US7045872B2 (en) | Semiconductor light receiving device and manufacturing method for the same | |
JP3110524B2 (ja) | Ccd固体撮像素子およびその製造方法 | |
JP3762673B2 (ja) | 固体撮像素子およびその製造方法 | |
JP2005191480A (ja) | 固体撮像素子の製造方法 | |
JP2003188368A (ja) | 固体撮像装置の製造方法 | |
US6991951B2 (en) | Solid-state imaging device production method and solid-state imaging device | |
JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
JP3586517B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2004335800A (ja) | 固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |