KR100436802B1 - 고체촬상소자 - Google Patents

고체촬상소자 Download PDF

Info

Publication number
KR100436802B1
KR100436802B1 KR10-2000-0058694A KR20000058694A KR100436802B1 KR 100436802 B1 KR100436802 B1 KR 100436802B1 KR 20000058694 A KR20000058694 A KR 20000058694A KR 100436802 B1 KR100436802 B1 KR 100436802B1
Authority
KR
South Korea
Prior art keywords
charge transfer
vertical charge
isolation region
transfer path
region
Prior art date
Application number
KR10-2000-0058694A
Other languages
English (en)
Other versions
KR20010040014A (ko
Inventor
도마데쓰오
Original Assignee
후지 샤신 필름 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP28873199A external-priority patent/JP4183863B2/ja
Priority claimed from JP28873299A external-priority patent/JP4227261B2/ja
Application filed by 후지 샤신 필름 가부시기가이샤 filed Critical 후지 샤신 필름 가부시기가이샤
Publication of KR20010040014A publication Critical patent/KR20010040014A/ko
Application granted granted Critical
Publication of KR100436802B1 publication Critical patent/KR100436802B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

수직 전하전송로(205)는 그의 양쪽이 소자분리영역(202)에 의해 획정(畵定)되는 부분(영역 A)과 그의 한쪽만이 소자분리영역(202)에 의해 획정되는 부분(영역 B)을 갖고, 상기 양쪽을 획정하는 부분의 소자분리영역(202a)의 불순물 농도는, 상기 양쪽이 획정되는 부분의 수직 전하전송로(205)에서의 협(狹)채널 효과가 저감될 정도로 상기 한쪽만을 획정하는 소자분리영역(202b)의 불순물 농도보다도 낮은 것을 특징으로 한다.

Description

고체촬상소자{SOLID STATE IMAGING DEVICE}
본 발명은 고체촬상소자 및 그 제조방법에 관한 것이다.
종래에 사용된 고체촬상소자에 대해서 도 14 내지 도 19를 참조하여 설명한다.
도 14는 종래예에 따른 고체촬상소자의 평면도이다. 도 14에서, 101은 n형 반도체 기판이고, 그의 표층부에는 p형 반도체층으로 이루어진 p웰(도시 생략)이 형성되어 있다. 그리고, 이 p웰 상에는 열방향(도 14의 상하방향) 및 행방향(도 14의 좌우방향)으로 소정의 배열간격으로 형성된 광전변환소자(103)가 복수 형성되어 있다.
또한, 광전변환소자(103)에 축적된 전하는 소정의 시간이 경과한 후, 수직 전하전송로(105)로 판독된다. 그리고, 수직 전하전송로의 위쪽에 형성되어 있는 수직 전하전송전극(도시 생략)에 소정의 구동 펄스가 인가되어, 전하가 수직 전하전송로(105)의 하류(도 14의 아래쪽)를 향하여 전송된다. 또한, 이 수직 전하전송로(105)는 p웰 상에 n형 반도체층을 형성하여 이루어진 것이고, 광전변환소자(103)의 사이를 통과하도록 하여 대략 열방향으로 연장되어 있다.
이와 같이 하여 전송된 전하는 마침내 수평 전하전송로(106)에 도달한다. 수평 전하전송로(106)에 도달한 전하는 상기 수평 전하전송로(106)의 상부에 형성되어 있는 수평 전하전송전극(도시 생략)에 소정의 구동 펄스를 인가함으로써, 출력회로(107)에 도달한다. 출력회로(107)에서는 전송된 전하가 소정의 신호로 변환되어 외부에 출력된다.
도 15는 도 14에 나타낸 종래예에 따른 고체촬상소자의 요부확대도이다. 도 15에서 104는 판독 게이트부이고, 상기 판독 게이트부(104)의 위쪽에 형성되어 있는 수직 전하전송전극(도시 생략)에 필드 시프트 펄스를 인가함으로써, 광전변환소자(103)에 축적되어 있는 전하가 수직 전하전송로(105)에 전송된다. 또한, 102는 소자분리영역이고, 이것은 p웰의 표층부에 고농도의 불순물(B(붕소))을 도핑하여 이루어진 것이다. 그리고, 이 소자분리영역(102)은 광전변환소자(103)의 사이를 통과하여, 대략 열방향으로 연장되어 있다.
또한, 도 16은 도 15에서 생략한 수직 전하전송전극(108)을 부가한 도면이다. 도 16에 나타낸 바와 같이, 수직 전하전송전극(108)은 공지의 1화소 2전극 구조를 갖고, 이것에 공지의 4상(相) 구동 펄스가 인가되어, 인터레이스(interlace) 판독이 실행된다.
도 17은 이러한 4상 구동 펄스의 예를 나타낸 것이다. 도 17에서 VH는 각 광전변환소자(103)에 축적되어 있는 전하를 수직 전하전송로(105)에 이동시킬 때(필드 시프트 시)에 인가하는 전압이고, 예를 들어, 15V의 전압을 갖는다. 또한, VM과 VL은 수직 전하전송로(105)에 있는 전하를 하류로 향하여 전송할 때에 인가하는 전압이고, 예를 들어, 각각 0V 및 -8V의 전압을 갖는다.
그런데, 도 15에 나타낸 종래예에 따른 고체촬상소자에 있어서, 영역 A 및 영역 B에서의 수직 전하전송로(105)는 다음과 같은 특징을 갖고 있다. 즉, 영역 A에서는 수직 전하전송로(105)의 한쪽에만 소자분리영역(102)이 형성되어 있다. 환언하면, 영역 A에서의 수직 전하전송로(105)의 한쪽은 소자분리영역(102)에 접함으로써 획정(畵定)되어 있다.
이것에 대하여, 영역 B에서는 수직 전하전송로(105)의 양쪽에 소자분리영역(102)이 형성되어 있다. 환언하면, 영역 B에서의 수직 전하전송로(105)의 양쪽은 소자분리영역(102)에 접함으로써 획정되어 있다.
따라서, 소자분리영역(102)으로부터 수직 전하전송로(105)에 확산되는 불순물(B(붕소))의 양은 영역 A에 비하여 영역 B가 더 많아진다. 이 이유는 다음과 같다. 즉, 영역 A에서는 수직 전하전송로(105)의 한쪽에만 소자분리영역(102)이 형성되어 있어, 이 한쪽에 형성된 소자분리영역(102)으로부터만 불순물(B(붕소))의 확산이 발생한다. 이것에 대하여, 영역 B에서는 수직 전하전송로(105)의 양쪽에 소자분리영역(102)이 형성되어 있어, 불순물(B(붕소))의 확산은 수직 전하전송로(105)의 양쪽으로부터 발생한다. 이것에 의해, 수직 전하전송로(105)에 확산되는 불순물(B(붕소))의 양이 영역 A에 비하여 영역 B가 더 많아진다.
일반적으로, 수직 전하전송로(105)에 불순물이 확산되면, 이른바 협(狹)채널 효과에 의해, 상기 수직 전하전송로(105)의 포텐셜의 높이가 높아진다. 그리고, 상기와 같이 영역 A와 영역 B에서 확산되는 불순물의 양이 상이하면, 영역 B에서의 수직 전하전송로(105)의 포텐셜의 높이가 영역 A에서의 그것에 비하여 더 높아진다.
이 점에 대해서 도 18 및 도 19를 참조하면서 설명한다. 도 18a 및 도 18b는 각각 도 15에서의 C-D선 단면도 및 E-F선 단면도, 그리고 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면이다. 또한, 도 18에는 도 15에서 생략한 수직 전하전송전극(108)도 도시되어 있다. 그리고, 도 15로부터 명확히 알 수 있는 바와 같이, C-D선 단면은 상술한 영역 A에서의 일 단면이고, E-F선 단면은 상술한 영역 B에서의 일 단면이다.
또한, 도 18a 및 도 18b에서 실선으로 나타낸 곡선은 각각의 선 단면의 상부에 형성되어 있는 수직 전하전송전극(108a, 108b)에 인가되는 전압이 로우(low) 레벨(VL)일 때의 포텐셜을 나타낸 것이고, 점선으로 나타낸 곡선은 인가되는 전압이 미들(middle) 레벨(VM)일 때의 포텐셜을 나타낸 것이다.
도 18a에 나타낸 바와 같이, 도 15의 C-D선 단면에 있어서는, 수직 전하전송전극(108a)에 인가되는 전압이 로우 레벨(VL)일 때, 수직 전하전송로(105)의 포텐셜의 높이는 HL1이다. 그리고, 인가되는 전압이 미들 레벨일 때, 수직 전하전송로(105)의 포텐셜의 높이는 HM1이다.
한편, 도 18b에 나타낸 바와 같이, 도 15의 E-F선 단면에 있어서는, 수직 전하전송전극(108b)에 인가되는 전압이 로우 레벨(VL)일 때, 수직 전하전송로(105)의 포텐셜의 높이는 HL2이다. 그리고, 인가되는 전압이 미들 레벨일 때, 수직 전하전송로(105)의 포텐셜의 높이는 HM2이다.
그리고, 상술한 바와 같은 확산되는 불순물(B(붕소))의 양의 차이에 기인하여, HL2는 HL1보다도 높으며(HL2＞HL1), HM2는 HM1보다도 높다(HM2＞HM1).
도 19는 도 16의 G-H선 단면도 및 상기 선 단면에서의 포텐셜의 상태를 나타낸 도면이다. 그리고, 도 19 중의 실선으로 나타낸 곡선은 수직 전하전송전극(108a)에 인가되는 전압이 로우 레벨(VL)이고, 수직 전하전송전극(108b)에 인가되는 전압이 미들 레벨(VM)인 경우의 G-H선 단면에서의 포텐셜의 상태를 나타낸 것이다. 또한, 도 19 중의 점선으로 나타낸 곡선은 수직 전하전송전극(108a, 108b)에 인가되는 전압이 모두 미들 레벨(VM)인 경우의 포텐셜의 상태를 나타낸 것이다.
상술한 바와 같이, 수직 전하전송전극(108a)에 인가되는 전압이 로우 레벨(VL)일 때, HL2는 HL1보다도 높다. 따라서, 도 19에 나타낸 바와 같이, 수직전하전송전극(108a)에 인가되는 전압이 로우 레벨(VL)이고, 수직 전하전송전극(108b)에 인가되는 전압이 미들 레벨(VM)인 경우, 영역 A와 영역 B가 연접(連接)하는 영역 근방의 수직 전하전송로(105)의 포텐셜에 높이가 HL2-HL1인 돌출부가 형성된다.
이러한 돌출부가 형성되면, 도 19에서 왼쪽으로부터 오른쪽으로 전송되어야 할 전하가 상기 돌출부에 의해 그의 움직임이 방해되어 원하는 대로 전송되지 않게 되어, 고체촬상소자의 수직 전송 효율이 악화된다. 그리고, 이와 같이 수직 전송 효율이 악화되면, 고체촬상소자 전체의 특성도 악화된다.
본 발명은 협채널 효과에 의한 수직 전송 효율의 악화를 방지할 수 있는 고체촬상소자 및 그의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 고체촬상소자에 따르면, 반도체 기판 상에 열방향 및 행방향으로 각각 소정의 배열간격으로 복수의 광전변환소자가 형성된다. 이 반도체 기판 상에는 대략 열방향으로 연장되는 소자분리영역이 행방향으로 복수 형성된다. 그리고, 이 복수의 소자분리영역의 각각은 상기 복수의 광전변환소자의 사이를 빠져나가도록 사행(蛇行)하고 있다. 또한, 이 소자분리영역은 제 1 도전형 반도체층을 포함하는 것이다.
또한, 상기 반도체 기판 상에서 행방향으로 인접하는 상기 소자분리영역 사이에는 제 2 도전형 반도체층을 포함하는 수직 전하전송로가 형성된다. 이 수직 전하전송로는 대략 열방향으로 연장되도록 행방향으로 복수 형성된다. 그리고, 이수직 전하전송로는 상기 광전변환소자의 사이를 빠져나가도록 사행하고 있다.
여기서, 상기 수직 전하전송로는 그의 양쪽이 상기 소자분리영역에 의해 획정되는 부분과 그의 한쪽만이 상기 소자분리영역에 의해 획정되는 부분을 갖는다. 그리고, 본 발명에서는 상기 양쪽을 획정하는 소자분리영역의 불순물 농도를 상기 한쪽만을 획정하는 상기 소자분리영역의 불순물 농도보다도 낮게 하여, 상기 양쪽이 획정되는 부분의 상기 수직 전하전송로에서의 협채널 효과를 저감하고 있다.
이것에 의해, 협채널 효과에 의해 수직 전하전송로에 포텐셜의 돌출부가 형성되지 않게 되고, 상기 수직 전하전송로에서의 전하의 전송이 원활하게 실행되어, 수직 전하전송 효율의 악화가 방지된다.
또한, 본 발명의 다른 고체촬상소자에 따르면, 상기 양쪽을 획정하는 부분의 소자분리영역의 행방향의 폭을 상기 한쪽만을 획정하는 부분의 소자분리영역의 행방향의 폭보다도 좁게 하고 있다. 이와 같이 하면, 상기 양쪽을 획정하는 부분의 소자분리영역으로부터 수직 전하전송로에 확산되는 불순물의 양이 적어지기 때문에, 협채널 효과가 저감된다.
또한, 본 발명의 또 다른 고체촬상소자에 따르면, 수직 전하전송로는 그의 한쪽이 소자분리영역에 접하여 획정되는 제 1 전송 영역과 그의 양쪽이 소자분리영역에 접하여 획정되는 제 2 전송 영역을 갖고 있다. 이것들 제 1 전송 영역과 제 2 전송 영역은 제 1 전송 영역의 하류에 있는 연접(連接) 영역에서 연접하고 있다. 그리고, 수직 전하전송전극의 일 가장자리부가 상술한 연접 영역의 근방에 위치하도록 상기 수직 전하전송전극이 배치되어 있다.
이와 같이 수직 전하전송전극을 배치할 경우, 상기 수직 전하전송전극의 일 가장자리부에 생기는 프린징(fringing) 전계와 상기 연접 영역 근방에서의 수직 전하전송로에 협채널 효과에 의해 생기는 포텐셜의 돌출부가 상쇄되기 때문에, 수직 전하전송로에는 포텐셜의 돌출부가 존재하지 않게 된다. 이것에 의해, 수직 전하전송로에서의 전하의 전송이 원활하게 실행되어, 수직 전하전송 효율의 악화가 방지된다.
또한, 본 발명의 고체촬상소자의 제조방법에 의하면, 열방향 및 행방향으로 각각 소정의 배열간격으로 광전변환소자가 복수 형성된 피형성체를 준비하는 공정이 포함된다. 그리고, 이 공정의 후에는, 상기 복수의 광전변환소자의 사이를 빠져나가도록 사행하며 대략 열방향으로 연장되는 수직 전하전송로를, 상기 수직 전하전송로에 대응하는 부분의 상기 피형성체에 제 1 불순물을 도핑하여, 형성하는 공정이 실행된다. 또한, 이 공정의 후에는, 상기 수직 전하전송로의 한쪽을 획정하는 소자분리영역을, 상기 한쪽에 대응하는 부분의 상기 수직 전하전송로에 제 2 불순물을 도핑하여, 형성하는 공정이 실행된다.
이 방법에 의하면, 상기 제 1 불순물과 제 2 불순물이 서로 보상(補償)하기 때문에, 상기 한쪽을 획정하는 소자분리영역의 실질적인 불순물 농도가 저감된다.
도 1은 본 발명의 제 1 및 제 3 실시형태에 따른 고체촬상소자 전체의 평면도.
도 2는 본 발명의 제 1 실시형태에 따른 고체촬상소자의 요부확대도.
도 3은 도 2에 나타낸 본 발명의 제 1 실시형태에 따른 고체촬상소자에 전극을 부가한 도면.
도 4는 도 2에 나타낸 본 발명의 제 1 실시형태에 따른 고체촬상소자의 단면도 및 상기 단면에서의 포텐셜(potential)의 상태를 모식적으로 나타낸 제 1 도면.
도 5는 도 2에 나타낸 본 발명의 제 1 실시형태에 따른 고체촬상소자의 단면도 및 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 제 2 도면.
도 6은 본 발명의 제 1 실시형태에 따른 고체촬상소자의 다른 예를 설명하기 위한 도면.
도 7은 도 6에 나타낸 본 발명의 제 1 실시형태에 따른 고체촬상소자의 단면도 및 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면.
도 8a ∼ 도 8h는 본 발명의 제 2 실시형태에 따른 고체촬상소자의 제조방법의 평면도 및 상기 평면도의 C-D선 단면도.
도 8i 및 도 8j는 본 발명과는 다른 고체촬상소자의 제조방법을 설명하기 위한 단면도.
도 9는 본 발명의 제 3 실시형태에 따른 고체촬상소자의 요부확대도.
도 10은 도 9에 나타낸 본 발명의 제 3 실시형태에 따른 고체촬상소자에 수직 전하전송전극을 부가한 도면.
도 11a는 도 9에 나타낸 본 발명의 제 3 실시형태에 따른 고체촬상소자의 C-D선 단면도와 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면이고, 도 11b는 도 9에 나타낸 본 발명의 제 3 실시형태에 따른 고체촬상소자의 E-F선 단면도와 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면.
도 12는 도 10에 나타낸 본 발명의 제 3 실시형태에 따른 고체촬상소자의 G-H선 단면도와 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면.
도 13은 도 9에 나타낸 본 발명의 제 3 실시형태에 따른 고체촬상소자에 1화소 4전극 구조를 갖는 수직 전하전송전극을 부가한 도면.
도 14는 종래예에 따른 고체촬상소자 전체의 평면도.
도 15는 종래예에 따른 고체촬상소자의 요부확대도.
도 16은 도 15에 나타낸 종래예에 따른 고체촬상소자에 수직 전하전송전극을 부가한 도면.
도 17은 수직 전하전송전극에 인가되는 구동 펄스의 예를 나타낸 도면.
도 18a는 도 15에 나타낸 종래예에 따른 고체촬상소자의 C-D선 단면도와 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면이고, 도 18b는 도 15에 나타낸 종래예에 따른 고체촬상소자의 E-F선 단면도와 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면.
도 19는 도 16에 나타낸 종래예에 따른 고체촬상소자의 G-H선 단면도와 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
201: n형 반도체 기판
202: 소자분리영역
203: 광전변환소자
205: 수직 전하전송로
206: 수평 전하전송로
207: 출력회로
(1) 본 발명의 제 1 실시형태에 따른 고체촬상소자에 대한 설명
본 발명의 제 1 실시형태에 따른 고체촬상소자에 대해서 도 1 내지 도 7을 참조하면서 설명한다.
도 1은 본 실시형태에 따른 고체촬상소자 전체의 평면도이고, 도 2는 도 1의 요부확대도이다.
도 1에서 201은 n형 반도체 기판이고, 그의 표층부에는 p형 반도체층으로 이루어진 p웰(도시 생략)이 형성되어 있다. 그리고, 이 p웰 상에는 행방향(도 1의 좌우방향) 및 열방향(도 1의 상하방향)으로 각각 소정의 배열간격으로 복수의 광전변환소자(203)가 형성되어 있다. 이 광전변환소자(203)는 pn 접합을 갖는 포토다이오드(도시 생략)를 p웰에 형성하여 이루어진 것이다. 그리고, 202는 소자분리영역이고, 이것은 상기 p웰 상에 고농도 p형 반도체층(제 1 도전형 반도체층)을 형성하여 이루어진다. 이 소자분리영역(202)은 불순물의 일례인 B(붕소)를 p웰에 도핑함으로써 형성된다. 그리고, 도 1에 나타낸 바와 같이, 이 소자분리영역(202)은 복수의 광전변환소자(203)의 사이를 빠져나가도록 사행하고, 대략 열방향으로 연장되도록 하여 행방향으로 복수 형성된다.
또한, 205는 수직 전하전송로이고, 광전변환소자(203)로부터 판독된 전하가 아래쪽(도 1에서의 아래쪽)으로 향하여 전송되는 전송로이다. 이 수직 전하전송로(205)는 행방향으로 인접하는 소자분리영역(202) 사이에 형성되고, 복수의 광전변환소자(203)의 사이를 빠져나가도록 사행하여, 대략 열방향으로 연장되도록 형성되어 있다. 또한, 이 수직 전하전송로(205)는 상술한 p웰 상에 n형 반도체층(제 2 도전형 반도체층)을 형성하여 이루어진 것이다.
수직 전하전송로(205)를 통과하여 전송되어 온 전하는 마침내 수평 전하전송로(206)에 도달한다. 그리고, 수평 전하전송로(206)에 도달한 전하는 수평방향으로 향하여 전송된 후, 출력회로(207)에 도달한다. 출력회로(207)에서는 전송되어 온 전하가 소정의 신호로 변환되어, 외부에 출력된다. 또한, 상술한 전하의 수직방향 및 수평방향의 전송은 각각 도 1에 도시하지 않은 수직 전하전송전극 및 수평 전하전송전극에 소정의 구동 펄스를 인가함으로써 실행되는 것이다. 또한, n형 반도체 기판(201)은 접지되어 있다.
다음으로, 도 2를 참조하면서 상술한 고체촬상소자에 대해서 상세하게 설명한다. 도 2에서 204는 판독 게이트부이다. 이 판독 게이트부(204)의 위쪽에 형성되어 있는(도 2에는 도시되어 있지 않다) 수직 전하전송전극에 대하여 필드 시프트 펄스를 인가하면, 광전변환소자(203)에 축적되어 있는 전하가 수직 전하전송로(205)에 이동된다.
또한, 소자분리영역(202)은 열방향(도 2의 상하방향)으로 배열되는 복수의 광전변환소자(203)의 각각의 일 측부(203a)에 접하도록 형성되어 있다. 또한, 이 소자분리영역(202)은 열방향으로 인접하는 2개의 광전변환소자(203)를 연결하는 것과 같은 형태로 형성된다. 즉, 광전변환소자(203)의 일 측부(203a)에 접하는 부분의 소자분리영역(202b)(제 1 부분)과, 열방향으로 인접하는 상기 제 1 부분(202b)끼리를 연결하도록 하여 열방향으로 연장되는 부분의 소자분리영역(202a)(제 2 부분)으로 소자분리영역(202)이 구성된다.
또한, 도 2의 영역 B에서는 수직 전하전송로(205)의 한쪽에만 소자분리영역이 형성되어 있다. 즉, 이 영역의 수직 전하전송로(205)의 한쪽에는 광전변환소자(203)의 일 측부(203a)에 접하는 부분의 소자분리영역(202b)(제 1 부분)이 형성되어 있다. 환언하면, 영역 B에서의 수직 전하전송로(205)는 그의 한쪽만이 제 1 부분의 소자분리영역(202b)에 의해 획정되어 있다. 이 영역 B를 제 1 실시형태에서는 제 1 전송 영역이라고 칭하기로 한다.
한편, 도 2의 영역 A에서는 수직 전하전송로(205)의 양쪽에 소자분리영역이 형성되어 있다. 즉, 수직 전하전송로(205)의 한쪽(도 2에서는 오른쪽)에는 상기 제 1 부분의 소자분리영역(202b)이 형성되어 있다. 그리고, 수직 전하전송로(205)의 다른쪽(도 2에서는 왼쪽)에는 상기 제 2 부분의 소자분리영역(202a)이 형성되어 있다. 환언하면, 영역 A에서의 수직 전하전송로(205)는 제 1 부분의 소자분리영역(202b)과 제 2 부분의 소자분리영역(202a)에 의해 그의 양측이 획정되어 있다. 이 영역 A를 제 1 실시형태에서는 제 2 전송 영역이라고 칭하기로 한다.
그리고, 본 실시형태에 따른 고체촬상소자에서는, 제 2 부분의 소자분리영역(202a)의 불순물(B(붕소))의 농도를 제 1 부분의 소자분리영역(202b)의 불순물(B(붕소))의 농도보다도 낮게 하고 있다.
도 3은 도 2에서 생략한 수직 전하전송전극(208)을 부가한 것이다. 도 3에 나타낸 바와 같이, 수직 전하전송전극(208)은 공지의 1화소 2전극 구조를 갖고 있고, 이것에는 공지의 4상 구동 펄스가 인가되며, 상기 4상 구동 펄스의 시간 변화는 종래의 기술에서 설명한 도 17에 나타낸 것과 동일하다.
이하에서는, 도 2의 영역 A(제 2 전송 영역)에서의 수직 전하전송로(205)의 포텐셜의 상태에 대해서 도 4 및 도 5를 참조하면서 설명한다.
도 4a는 도 2에 나타낸 본 실시형태에 따른 고체촬상소자의 A-B선 단면도와상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면이다. 이것과 동일하게, 도 4b는 도 2에서의 C-D선 단면도와 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면이다. 여기서, 도 2의 A-B선 단면은 도 2에 나타낸 영역 B(제 1 전송 영역)에서의 일 단면이고, C-D선 단면은 영역 A(제 2 전송 영역)에서의 일 단면이다. 또한, 도 4에는 도 2에서 생략한 수직 전하전송전극(208a, 208b)도 도시되어 있다.
도 4a에 있어서, 실선으로 나타낸 곡선은 4상 구동 펄스의 전압이 로우 레벨(VL)일 때의 A-B선 단면의 포텐셜을 나타낸 것이고, 점선으로 나타낸 곡선은 상기 전압이 미들 레벨일 때의 상기 단면의 포텐셜을 나타낸 것이다. 도 4a에 나타낸 바와 같이, 4상 구동 펄스의 전압이 로우 레벨(VL)일 때는 수직 전하전송로(205)의 포텐셜의 높이는 HL1이고, 상기 전압이 미들 레벨(VM)일 때는 상기 포텐셜의 높이는 HM1이다.
이것과 동일하게, 도 4b에 있어서도, 실선으로 나타낸 곡선은 4상 구동 펄스의 전압이 로우 레벨(VL)일 때의 C-D선 단면의 포텐셜을 나타낸 것이고, 점선으로 나타낸 곡선은 상기 전압이 미들 레벨(VM)일 때의 상기 단면의 포텐셜을 나타낸 것이다. 그리고, HL3 및 HM3는 각각 4상 구동 펄스의 전압이 로우 레벨(VL)일 때 및 미들 레벨(VM)일 때의 수직 전하전송로(205)의 포텐셜의 높이이다.
상술한 바와 같이, 본 실시형태에 따른 고체촬상소자에서는, 제 2 부분의 소자분리영역(202a)의 불순물(B(붕소)) 농도가 제 1 부분의 소자분리영역(202b)의 불순물(B(붕소)) 농도에 비하여 낮아지도록 하고 있다. 이와 같이 함으로써, 제 2부분의 소자분리영역(202a)으로부터 수직 전하전송로(205)에 확산되는 불순물의 양을 종래에 비하여 적게 할 수 있다. 그리고, 수직 전하전송로(205)에 확산되는 불순물의 양이 적어짐으로써, 영역 A(제 2 전송 영역)에서의 수직 전하전송로(205)의 협채널 효과를 저감할 수 있다.
이것에 의해, 4상 구동 펄스의 전압이 로우 레벨(VL)일 때, 도 2의 A-B선 단면에서의 수직 전하전송로(205)의 포텐셜(HL1)과 C-D선 단면에서의 수직 전하전송로(205)의 포텐셜(HL3)을 거의 동등하게 할 수 있다. 이것과 동일하게, 4상 구동 펄스의 전압이 미들 레벨(VM)일 때도, A-B선 단면에서의 수직 전하전송로(205)의 포텐셜(HM1)과 C-D선 단면에서의 수직 전하전송로(205)의 포텐셜(HM3)을 거의 동등하게 할 수 있다.
도 5는 도 2에서의 E-F선 단면도 및 이 단면에 따른 포텐셜을 모식적으로 나타낸 도면이다. 또한, 도 5에는 도 2에서 생략한 수직 전하전송전극(208a, 208b)도 도시되어 있다.
도 5에서 실선으로 나타낸 곡선은 수직 전하전송로(205)의 전하를 수직방향으로 전송할 때, 수직 전하전송전극(208a, 208b)에 인가되는 펄스의 전압이 각각 로우 레벨(VL) 및 미들 레벨(VM)인 경우의 포텐셜의 상태를 나타낸 것이다. 그리고, 점선으로 나타낸 곡선은 수직 전하전송전극(208a, 208b) 각각에 인가되는 펄스의 전압이 모두 미들 레벨(VM)일 때의 포텐셜의 상태를 나타낸 것이다.
도 5에 나타낸 바와 같이, 본 실시형태에 따른 고체촬상장치에서는, 수직 전하전송전극(208a, 208b)에 인가되는 펄스의 전압이 각각 로우 레벨(VL) 및 미들 레벨(VM)인 경우, 종래와 같은 포텐셜의 돌출부가 형성되지 않는다. 이것은, 상술한 바와 같이, 도 2의 A-B선 단면에서의 수직 전하전송로(205)의 포텐셜(HL1)과 C-D선 단면에서의 수직 전하전송로(205)의 포텐셜(HL3)이 거의 동등하기 때문이다. 이것에 의해, 도 5에서 왼쪽으로부터 오른쪽으로 향하여 전송되어야 할 전하는 포텐셜의 돌출부에 의해 방해되지 않고 원활하게 이동된다.
그런데, 제 2 부분의 소자분리영역(202a)의 불순물 농도는 임의로 낮게 할 수 없다. 즉, 제 2 부분의 소자분리영역(202a)의 포텐셜은 인접하는 수직 전하전송로(205)에 있는 전하가 서로 혼합되지 않을 정도로 높아야만 한다.
이 점을 도 4b를 참조하면서 설명한다. 도 4b에 나타낸 바와 같이, 제 2 부분의 소자분리영역(202a)의 양쪽에는 수직 전하전송로(205)가 형성되어 있다. 도 4b에서 HC는 소자분리영역(202a)의 포텐셜의 높이를 나타내는 것이고, 이 높이는 상기 제 2 부분의 소자분리영역(202a)에서의 불순물 농도에 의해 결정되는 것이다.
또한, 인가되는 펄스의 전압이 로우 레벨(VL)일 때를 생각하면, 높이가 HC인 소자분리영역(202a)의 포텐셜의 양쪽에 높이가 HL3인 수직 전하전송로(205)의 포텐셜이 형성된다. 이때, 한쪽의 수직 전하전송로(205)에 있는 전하가 다른쪽 수직 전하전송로(205)에 누출되지 않기 위해서는, 포텐셜의 높이 HL3는 HC보다도 낮아야만 한다.
그런데, 반도체 기판(201)을 접지하고, 수직 전하전송로(205)의 위쪽에 형성되어 있는 수직 전하전송전극(208b)에 마이너스 전위를 부여할 경우, 어느 특정 전위보다 낮은 전위를 부여하더라도 수직 전하전송로(205)의 포텐셜이 어느 특정의값보다도 낮아지지 않는다. 이 경우의 특정 전위를 핀닝(pinning) 전위라고 하고, 특정 포텐셜의 값을 핀닝 포텐셜이라고 한다.
그리고, 일반적으로 수직 전하전송전극(208a, 208b)에 인가되는 펄스의 로우 레벨 시의 전압(VL)에는 수직 전하전송로(205)의 핀닝 전압이 사용된다. 따라서, 인가되는 펄스가 로우 레벨(VL)일 때(즉, 핀닝 전압 시), 수직 전하전송로(205)의 포텐셜(HL3)은 상기 수직 전하전송로(205)의 핀닝 포텐셜에 동등해진다.
따라서, 제 2 부분의 소자분리영역(202a)의 포텐셜이 수직 전하전송로(205)의 핀닝 포텐셜보다도 낮아지지 않을 정도로 상기 제 2 부분의 소자분리영역(202a)의 불순물 농도를 정해야만 한다.
또한, 상기에서는, 도 2의 영역 A(제 2 전송 영역)에서의 수직 전하전송로(205)에서의 협채널 효과를 저감하기 위해, 제 2 부분의 소자분리영역(202a)의 불순물 농도를 제 1 부분의 소자분리영역(202b)의 그것에 비하여 낮게 했다. 그러나, 수직 전하전송로(205)에서의 협채널 효과를 저감하기 위한 구조는 이것에 한정되지는 않는다.
도 6은 도 2의 영역 A(제 2 전송 영역)에서의 수직 전하전송로(205)에서의 협채널 효과를 저감하기 위해 본원 발명자가 발명한 다른 구조에 대해서 설명하기 위한 도면이다. 도 6에서 도 2와 동일한 구성부재에는 도 2에서의 것과 동일한 참조부호가 첨부되어 있다.
도 6에 나타낸 구조가 도 2에 나타낸 구조와 상이한 점은, 제 2 부분의 소자분리영역(202c)의 행방향의 폭(W1)이 제 1 부분의 소자분리영역(202b)의 행방향의폭(W2)에 비하여 좁은 점, 상기 제 2 부분의 소자분리영역(202c)의 불순물 농도가 제 1 부분의 소자분리영역(202b)의 그것과 동일한 점이다. 그밖의 점에 대해서는 도 2에서 설명한 것과 동일하기 때문에, 그의 설명을 생략한다.
도 7은 도 6에서의 C-D선 단면도 및 상기 단면에 따른 포텐셜을 모식적으로 나타낸 도면이다. 또한, 도 6에서의 C-D선 단면은 도 6에 나타낸 영역 A(제 2 전송 영역)에서의 일 단면이다.
또한, 도 7에서 실선으로 나타낸 곡선은 수직 전하전송로(205)의 전하를 수직방향으로 전송할 때, 수직 전하전송전극(208b)에 인가되는 펄스의 전압이 로우 레벨(VL)일 때의 포텐셜의 상태를 나타낸 것이다. 그리고, 점선으로 나타낸 곡선은 인가되는 펄스의 전압이 미들 레벨(VM)일 때의 포텐셜의 상태를 나타낸 것이다.
또한, 도 7에서 HL4는 수직 전하전송전극(208b)에 인가되는 펄스의 전압이 로우 레벨(VL)일 때의 수직 전하전송로(205)의 포텐셜의 높이이고, HM4는 전압이 미들 레벨(VM)일 때의 수직 전하전송로(205)의 포텐셜의 높이이다.
제 2 부분의 소자분리영역(202c)의 폭(W1)을 이와 같이 좁게 하면, 상기 제 2 부분의 소자분리영역(202c)으로부터 수직 전하전송로(205)에 확산되는 불순물의 양을 저감할 수 있다. 이것에 의해 영역 A(제 2 전송 영역)에서의 수직 전하전송로(205)의 협채널 효과를 저감할 수 있다.
따라서, 상술한 HL4 및 HM4는 각각 도 4a에서의 HL1 및 HM1에 거의 동등해진다. 따라서, 도 5를 이용하여 설명한 바와 같이, 수직 전하전송전극(208)에 인가되는 펄스의 전압이 로우 레벨(VL)일 때, 수직 전하전송전극(205)의 포텐셜에 돌출부가 형성되지 않는다. 이것에 의해, 전하는 수직 전하전송로를 원활하게 전송된다.
그런데, 제 2 부분의 소자분리영역(202c)의 폭(W1)은 임의로 좁게 할 수 없다. 즉, 제 2 부분의 소자분리영역(202c)의 포텐셜이 수직 전하전송로(205)의 핀닝 포텐셜보다도 낮아지지 않을 정도로 상기 소자분리영역(202c)의 폭(W1)을 정해야만 한다. 그 이유는 상술했기 때문에 생략한다.
또한, 협채널 효과를 저감하기 위한 제 2 부분의 소자분리영역의 구조는 상술한 것에 한정되지 않는다. 예를 들어, 제 2 부분의 소자분리영역의 불순물 농도를 제 1 부분의 소자분리영역의 그것에 비하여 작게 하며, 또 제 2 부분의 소자분리영역의 행방향의 폭을 제 1 부분의 소자분리영역의 그것에 비하여 좁게 할 수도 있다. 이와 같이 하여도 상술한 것과 동일한 작용 및 효과를 나타낼 수 있다.
또한, 본 실시형태에서는 1화소 2전극 구조를 갖는 수직 전하전송전극(208)을 예로 들어 설명했으나, 수직 전하전송전극은 이것에 한정되는 것은 아니다. 예를 들어, 1화소 4전극 구조를 갖는 수직 전하전송전극을 사용하여도, 상술한 것과 동일한 작용 및 효과를 나타낼 수 있다. 또한, 수직 전하전송전극의 구동방식도 상술한 4상 구동방식에 한정되는 것이 아니라, 예를 들어, 2상 구동방식이나 3상 구동방식을 사용할 수도 있다.
(2) 본 발명의 제 2 실시형태에 따른 고체촬상소자의 제조방법에 대한 설명
다음으로, 본 발명의 제 2 실시형태에 따른 고체촬상소자의 제조방법에 대해서 도 8 내지 도 12를 참조하면서 설명한다.
도 8a, 도 8c, 도 8e, 도 8g는 본 실시형태에 따른 고체촬상소자의 제조방법에 대해서 나타낸 평면도이다. 그리고, 도 8b, 도 8d, 도 8f, 도 8h는 상기 각 평면도에서의 C-D선 단면도이다.
먼저, 도 8a 및 도 8b에 나타낸 바와 같이, p웰 상에 광전변환소자(203)가 형성된 n형 반도체 기판(201)을 준비한다. 본 실시형태에서는, n형 반도체 기판(201)과 그의 표층부에 형성된 p웰에 의해 피형성체가 구성된다.
다음으로, 도 8c 및 도 8d에 나타낸 바와 같이, 광전변환소자(203)의 일 측부(203a)(도 2 참조)에 접하는 제 1 부분의 소자분리영역(202b)을 형성한다. 이 제 1 부분의 소자분리영역(202b)은 고농도 p형 반도체층(제 1 도전형 반도체층)으로 이루어진 것이고, 그것은 피형성체에 제 1 불순물의 일례인 B(붕소)를 이온주입에 의해 도핑하여 형성된다. 또한, 이 이온주입은 제 1 부분의 소자분리영역(202b)에 대응하는 부분만이 개구되고, 그밖의 부분에는 개구를 갖지 않는 포토레지스트(도시 생략)를 피형성체 상에 도포하며, 제 1 부분의 소자분리영역(202b)에 대응하는 부분의 피형성체에 상기 개구를 통하여 B(붕소)를 도핑함으로서 실행된다.
이어서, 도 8e 및 도 8f에 나타낸 바와 같이, 피형성체 상에서 광전변환소자(203) 및 제 1 소자분리영역(202b)이 형성되어 있지 않은 부분에 n형 반도체층(301)(제 2 도전형 반도체층)을 형성한다. 이것은 광전변환소자(203) 및 제 1 부분의 소자분리영역(202b)에 대응하는 부분에 개구가 형성되어 있지 않고, 이것 이외의 부분이 개구되어 있는 포토레지스트(도시 생략)를 피형성체 상에 형성하며, 상기 개구를 통하여 제 2 불순물의 일례인 P(인)을 피형성체에 이온주입에 의해 도핑함으로써 실행된다.
다음으로, 도 8g 및 도 8h에 나타낸 바와 같이, 제 2 부분의 소자분리영역(202a)을 형성한다. 이 제 2 부분의 소자분리영역(202a)은 상기 제 2 부분의 소자분리영역(202a)에 대응하는 부분에만 개구를 갖는 포토레지스트(도시 생략)를 반도체 기판(201) 상에 형성하고, 상기 개구를 통하여 피형성체에 제 1 불순물의 일례인 B(붕소)를 이온주입에 의해 도핑함으로써 형성된다.
이것에 의해, 제 1 부분(202b)과 제 2 부분(202a)에 의해 그의 양쪽 또는 한쪽이 획정되는 수직 전하전송로(205)(도 2 참조)가 형성되게 된다.
여기서, 도 8h에 나타낸 바와 같이, 제 2 부분의 소자분리영역(202a)을 형성하기 위해 B(붕소)를 이온주입한 부분에는 그의 아래에 n형 반도체층(301)(제 2 도전형 반도체층)이 형성되어 있다. 따라서, 상기와 같이 이온주입한 부분에서는 억셉터(acceptor)인 B(붕소)와 도너(donor)인 P(인)이 서로 보상하여, 이 부분 전체의 실질적인 억셉터 농도가 저하된다. 따라서, 상기와 같이 이온주입하면, 불순물 농도가 낮은 p형 반도체층으로 이루어진 제 2 부분의 소자분리영역(202a)을 형성하는 것과 동등한 결과가 얻어진다.
즉, 제 1 실시형태에서 설명한 바와 같이, 양쪽에 제 2 부분의 소자분리영역(202a) 및 제 1 부분의 소자분리영역(202b)이 형성된 부분(도 2의 영역 A)에서의 수직 전하전송로(205)의 협채널 효과를 저감할 수 있다.
그런데, 상술한 제조방법과는 다른 방법에 의해, 다음과 같이 제 2 부분의소자분리영역(202a)을 형성할 수도 있다.
도 8i 및 도 8j는 상술한 방법과는 다른 방법에 의해 제 2 부분의 소자분리영역(202a)을 형성하는 경우의 제조방법에 대해서 나타낸 선 단면도이다. 이 제조방법에서는, 도 8c 및 도 8d에 나타낸 공정의 후, 제 2 부분의 소자분리영역(202a)에 대응하는 부분에는 n형 반도체층(302)을 형성하지 않는다(도 8i 참조).
그후, 도 8j에 나타낸 바와 같이, 전체에 포토레지스트(303)를 도포하고, 마스크(도시 생략)를 통하여 노광한 후 현상하며, 포토레지스트(303)에서 소자분리영역(202b)에 대응하는 부분에 개구부(303a)를 형성한다.
그리고, 이 개구부(303a)를 통하여 B(붕소)를 p웰에 이온주입하고, 소자분리영역(202b)을 형성한다.
그런데, 도 8j에 나타낸 공정에 있어서, 마스크(도시 생략)의 중첩 정확도가 좋지 않으면, 도 8j의 점선 원내에 나타낸 바와 같이, 제 2 부분의 소자분리영역(202a)에 대응하는 부분과 개구부(303a)가 어긋나는 경우가 있다.
이러한 상태에서 B(붕소)를 이온주입할 경우, 도 8j의 점선 원(G, H)과 같이, 원하는 농도로 B(붕소)를 이온주입할 수 없는 부분이 생기게 될 가능성이 있다. 즉, 점선 원(G)에서는 그의 상부에 포토레지스트(303)가 돌출되어 있기 때문에, B(붕소)는 이온주입되지 않는다. 또한, 점선 원(H)에서는 그의 상부에 포토레지스트(303)가 형성되어 있지 않기 때문에, 이온주입되는 B(붕소)와 n형 반도체층(302)에 함유되는 P(인)이 서로 보상하기 때문에, 이 부분의 실질적인 도너 농도가 다른 부분의 n형 반도체층(302)에 비하여 낮아진다.
이것에 대하여, 본 실시형태에 따른 고체촬상소자의 제조방법(도 8a∼도 8h)에 의해 제 2 부분의 소자분리영역(202a)을 형성할 경우, 상기와 같은 문제는 발생하지 않는다. 즉, 본 실시형태에서는, 포토레지스트의 개구부(303a)와, 이미 형성되어 있는 n형 반도체층(302)에서 제 2 부분의 소자분리영역(202a)에 대응하는 부분을 위치맞춤할 필요가 없다. 따라서, 도 8i 및 도 8j에 나타낸 제조방법에 비하여, 본 실시형태에 따른 고체촬상소자의 제조방법에서는, 포토레지스트를 노광할 때에 사용되는 마스크와 반도체 기판(201)과의 중첩 정확도를 완화시킬 수 있다.
(3) 본 발명의 제 3 실시형태에 따른 고체촬상소자에 대한 설명
다음으로, 본 실시형태에 따른 고체촬상소자에 대해서 도면을 참조하면서 설명한다.
본 실시형태에 따른 고체촬상소자 전체의 평면도는 상술한 도 1과 동일하다.
도 9는 도 1에 나타낸 본 실시형태에 따른 고체촬상소자의 요부확대도이다. 도 9에서 도 1과 동일한 구성부재에는 도 1과 동일한 참조부호를 첨부하여, 이하에서는 그의 설명을 생략한다.
도 9의 영역 A에 주목하면, 이 영역에서의 수직 전하전송로(205)는 그의 한쪽에 소자분리영역(202b)이 형성되어 있다. 환언하면, 영역 A에서의 수직 전하전송로(205)의 한쪽은 소자분리영역(202b)에 접하여 획정된다. 이하, 영역 A에서의 수직 전하전송로(205)를 제 1 전송 영역이라고 부른다.
한편, 도 9의 영역 B에 주목하면, 이 영역에서의 수직 전하전송로(205)의 양쪽에는 소자분리영역이 형성되어 있다. 즉, 수직 전하전송로(205)의 한쪽(도 9의오른쪽)에는 소자분리영역(202b)이 형성되어 있고, 다른 한쪽(도 9의 왼쪽)에는 소자분리영역(202a)이 형성되어 있다. 환언하면, 영역 B에서의 수직 전하전송로(205)의 양쪽은 소자분리영역(202a, 202b)에 접하여 획정된다. 이하, 영역 B에서의 수직 전하전송로를 제 2 전송 영역이라고 부른다.
그리고, 이것들 제 1 전송 영역 및 제 2 전송 영역은 도 9의 영역 I에서 연접하고 있다. 이 영역 I는, 도 9에 나타낸 바와 같이, 제 1 전송 영역의 하류에 있다. 이하, 이 영역 I를 연접 영역이라고 부른다. 또한, 이것들 제 1 전송 영역 및 제 2 전송 영역의 한쪽을 획정하는 소자분리영역(202b)은 연접 영역의 근방에서 굴곡되어 있다.
도 10은 도 9에서 생략한 수직 전하전송전극(208)을 도 9에 부가한 것이다. 도 9에 나타낸 바와 같이, 이 수직 전하전송전극(208)은 행방향(도 9의 좌우방향)으로 일체화되어 이루어지고, 열방향(도 9의 상하방향)으로 복수 형성되어 있다. 또한, 이것들 수직 전하전송전극(208)은 공지의 1화소 2전극 구조를 갖고 있다. 즉, 열방향으로 인접하는 광전변환소자(203)의 사이에 2개의 수직 전하전송전극(208a, 208b)이 배열되어 있다. 그리고, 이것들 수직 전하전송전극(208)에는 도 17에 나타낸 바와 같은 4상 구동 펄스가 인가된다.
도 11a 및 도 11b는 각각 도 9에서의 C-D선 단면도 및 E-F선 단면도, 상기 단면에서의 포텐셜의 상태를 모식적으로 나타낸 도면이다. 또한, 도 11에는 도 9에서 생략한 수직 전하전송전극(208a, 208b)도 도시되어 있다. 그리고, 도 9에 나타낸 바와 같이, C-D선 단면은 제 1 전송 영역에서의 일 단면이고, E-F선 단면은제 2 전송 영역에서의 일 단면이다.
또한, 도 11a 및 도 11b에서 실선으로 나타낸 곡선은 각각의 선 단면의 위쪽에 있는 수직 전하전송전극(208a, 208b)에 인가되는 전압이 로우 레벨(VL)일 때의 포텐셜을 나타낸 것이고, 점선으로 나타낸 곡선은 인가되는 전압이 미들 레벨(VM)일 때의 포텐셜을 나타낸 것이다.
도 11a에 나타낸 바와 같이, 수직 전하전송전극(208a)에 인가되는 전압이 로우 레벨(VL)일 때, C-D선 단면에서의 수직 전하전송로(205)의 포텐셜의 높이는 HL1이고, 전압이 미들 레벨일 때, 포텐셜의 높이는 HM1으로 된다.
또한, 도 11b에 나타낸 바와 같이, 수직 전하전송전극(208b)에 인가되는 전압이 로우 레벨(VL)일 때, E-F선 단면에서의 수직 전하전송로(205)의 포텐셜의 높이는 HL2이고, 전압이 미들 레벨(VM)일 때, 포텐셜의 높이는 HM2로 된다.
그리고, 이것들 포텐셜의 높이에 대해서, HL2는 HL1보다도 높으며, HM2는 HM1보다도 높다. 그 이유는 종래의 기술에서 설명한 것과 동일하다.
즉, 제 1 전송 영역은 그의 한쪽에만 소자분리영역(202b)이 형성되어 있는 것에 대하여, 제 2 전송 영역은 그의 양쪽에 소자분리영역(202a, 202b)이 형성되어 있다. 따라서, 소자분리영역(202)으로부터 수직 전하전송로(205)에 확산되는 불순물(B(붕소))의 양은 제 2 전송 영역이 제 1 전송 영역에 비하여 더 많아진다. 따라서, 불순물의 확산에 기인하는 협채널 효과에 의해, 제 2 전송 영역의 포텐셜의 높이가 제 1 영역의 그것에 비하여 더 높아진다.
또한, 이러한 포텐셜의 높이의 차이는, 상술한 이유 이외에, 제 1 전송 영역및 제 2 전송 영역 각각의 한쪽을 획정하는 소자분리영역(202b)이 연접 영역에서 굴곡되어 있는 것에도 기인하고 있다고 생각된다.
즉, 이와 같이 소자분리영역(202b)이 굴곡됨으로써, 제 2 전송 영역의 폭이 제 1 전송 영역의 폭에 비하여 좁아지고, 제 2 전송 영역에서의 협채널 효과가 제 1 전송 영역에 비하여 커진다고 생각된다.
여기서, 도 10에 나타낸 2개의 수직 전하전송전극(208a, 208b)에 주목한다. 도면 중에서 208aE로 나타낸 것은 수직 전하전송전극(208a)의 일 가장자리부이고, 208bE로 나타낸 것은 수직 전하전송전극(208b)의 일 가장자리부이다.
그리고, 도 10에 나타낸 바와 같이, 이것들 수직 전하전송전극(208a, 208b)은 그것들 일 가장자리부(208aE, 208bE)가 상술한 연접 영역의 근방에 위치하도록 배치되어 있다.
이와 같이 수직 전하전송전극(208)을 배치함으로써, 종래 연접 영역의 근방에서와 같은 포텐셜의 돌출부가 형성되지 않게 된다. 이 점에 대해서 도 12를 참조하면서 설명한다.
도 12는 도 10에서의 G-H선 단면도 및 상기 단면에서의 수직 전하전송로(205)의 포텐셜의 상태에 대해서 나타낸 도면이다. 그리고, 도 12 중의 실선으로 나타낸 곡선은 수직 전하전송전극(208a)에 인가되는 전압이 로우 레벨(VL)이고, 수직 전하전송전극(208b)에 인가되는 전압이 미들 레벨(VM)인 경우의 G-H선 단면에서의 포텐셜의 상태를 나타낸 것이다. 또한, 도 12 중의 점선으로 나타낸 곡선은 수직 전하전송전극(208a, 208b)에 인가되는 전압이 모두 미들레벨(VM)인 경우의 포텐셜의 상태를 나타낸 것이다.
또한, 수직 전하전송전극(208a)에 인가되는 전압이 로우 레벨(VL)이고, 수직 전하전송전극(208b)에 인가되는 전압이 미들 레벨(VM)인 경우를 생각한다.
일반적으로, 도체에 전위를 부여할 경우, 상기 도체 표면의 곡률(曲率)이 큰 부분의 주위에는 곡률이 작은 부분에 비하여 강한 전계(프린징 전계)가 발생하는 것이 알려져 있다. 그리고, 상술한 바와 같이, 수직 전하전송전극(208b)의 일 가장자리부(208bE)는 연접 영역의 근방에 위치하도록 배치되어 있다. 이 수직 전하전송전극(208)의 일 가장자리부(208bE)는 상기 수직 전하전송전극(208)의 다른 부분에 비하여 그 단면 형상의 곡률이 크게 설정되어 있다.
따라서, 수직 전하전송전극(208b)에 미들 레벨의 전압(VM)을 인가할 경우, 상기 수직 전하전송전극(208b)의 일 가장자리부(208bE)의 주위에 프린징 전계가 발생한다. 그리고, 이 프린징 전계에 의해, 일 가장자리부(208bE)의 주위의 포텐셜은 상기 프린징 전계가 없는 경우에 비하여 낮아진다.
따라서, 연접 영역의 근방에서 종래와 같은 포텐셜의 돌출부는, 이 프린징 전계와 상쇄되게 되고, 연접 영역의 근방에 포텐셜의 돌출부가 형성되지 않게 된다.
또한, 이러한 작용 및 효과는 도 10에 나타낸 바와 같은 1화소 2전극 구조 이외에, 도 13에 나타낸 바와 같은 1화소 4전극 구조에 의해서도 나타낼 수 있다.
도 13은 1화소 4전극 구조를 갖는 수직 전하전송전극(301)을 도 9에 부가한 것이다. 도 13에 나타낸 고체촬상소자에서는, 열방향으로 인접하는광전변환소자(203)의 사이에 4개의 수직 전하전송전극(301a, 301b, 301c, 301d)이 배열되어 있다. 그리고, 수직 전하전송전극(301c)의 일 가장자리부(301cE)가 연접 영역의 근방에 배치되어 있다.
따라서, 상술한 바와 같이, 일 가장자리부(301cE)로부터의 프린징 전계와 포텐셜의 돌출부가 상쇄되어, 수직 전하전송로에 포텐셜의 돌출부가 형성되지 않게 된다.
이것에 의해, 수직 전하전송로(205)에 있는 전하가 포텐셜의 돌출부에 의해 그의 움직임이 방해되지 않게 되어, 고체촬상소자의 수직 전송 효율을 향상시킬 수 있다. 또한, 수직 전송 효율이 향상됨으로써, 고체촬상소자 전체의 특성을 향상시킬 수 있다.
또한, 본 실시형태에서는, 수직 전하전송전극에 인가하는 구동 펄스로서 4상 구동 펄스를 사용했으나, 구동 펄스는 이것에 한정되는 것은 아니다. 예를 들어, 2상 구동 펄스나 3상 구동 펄스를 사용하여도, 본 실시형태와 동일한 작용 및 효과를 나타낼 수 있다.
앞에서 본 발명의 각 실시형태별로 효과를 각각 설명하였다. 이러한 각 실시형태를 포함한 본 발명에 따르면, 협채널 효과에 의한 수직 전송 효율의 악화를 방지할 수 있는 고체촬상소자 및 그의 제조방법이 제공된다.

Claims (8)

  1. 반도체 기판;
    열방향 및 행방향으로 각각 소정의 배열간격으로 상기 반도체 기판 상에 형성되는 복수의 광전변환소자;
    제 1 도전형 반도체층을 포함하고, 상기 복수의 광전변환소자 사이를 빠져나가도록 사행(蛇行)하며 대략 열방향으로 연장되도록 하여 상기 반도체 기판 상에 행방향으로 복수 형성되는 소자분리영역; 및
    제 2 도전형 반도체층을 포함하고, 행방향으로 인접하는 상기 소자분리영역 사이에 형성되고 상기 복수의 광전변환소자의 사이를 빠져나가도록 사행하며 대략 열방향으로 연장되도록 하여 상기 반도체 기판 상에 행방향으로 복수 형성되는 수직 전하전송로를 구비한 고체촬상소자에 있어서,
    상기 수직 전하전송로는 그의 양쪽이 상기 소자분리영역에 의해 획정(畵定)되는 부분과 그의 한쪽만이 상기 소자분리영역에 의해 획정되는 부분을 갖고,
    상기 양쪽을 획정하는 부분의 상기 소자분리영역의 불순물 농도는, 상기 양쪽이 획정되는 부분의 상기 수직 전하전송로에서의 협채널 효과가 저감될 정도로, 상기 한쪽만을 획정하는 부분의 상기 소자분리영역의 불순물 농도보다도 낮은 것을 특징으로 하는 고체촬상소자.
  2. 반도체 기판;
    열방향 및 행방향으로 각각 소정의 배열간격으로 상기 반도체 기판 상에 형성되는 복수의 광전변환소자;
    제 1 도전형 반도체층을 포함하고, 상기 복수의 광전변환소자의 사이를 빠져나가도록 사행하며 대략 열방향으로 연장되도록 하여 상기 반도체 기판 상에 행방향으로 복수 형성되는 소자분리영역; 및
    제 2 도전형 반도체층을 포함하고, 행방향으로 인접하는 상기 소자분리영역 사이에 형성되고 상기 복수의 광전변환소자의 사이를 빠져나가도록 사행하며 대략 열방향으로 연장되도록 하여 상기 반도체 기판 상에 행방향으로 복수 형성되는 수직 전하전송로를 구비한 고체촬상소자에 있어서,
    상기 수직 전하전송로는 그의 양쪽이 상기 소자분리영역에 의해 획정(畵定)되는 부분과 그의 한쪽만이 상기 소자분리영역에 의해 획정되는 부분을 갖고,
    상기 양쪽을 획정하는 부분의 상기 소자분리영역의 행방향의 폭은, 상기 양쪽이 획정되는 부분의 상기 수직 전하전송로에서의 협채널 효과가 저감될 정도로, 상기 한쪽만을 획정하는 부분의 상기 소자분리영역의 행방향의 폭보다도 좁은 것을 특징으로 하는 고체촬상소자.
  3. 반도체 기판;
    열방향 및 행방향으로 각각 소정의 배열간격으로 상기 반도체 기판 상에 형성되는 복수의 광전변환소자;
    제 1 도전형 반도체층을 포함하고, 상기 복수의 광전변환소자의 사이를 빠져나가도록 사행하며 대략 열방향으로 연장되도록 하여 상기 반도체 기판 상에 행방향으로 복수 형성되는 소자분리영역; 및
    제 2 도전형 반도체층을 포함하고, 행방향으로 인접하는 상기 소자분리영역 사이에 형성되고 상기 복수의 광전변환소자의 사이를 빠져나가도록 사행하며 대략 열방향으로 연장되도록 하여 상기 반도체 기판 상에 행방향으로 복수 형성되는 수직 전하전송로를 구비한 고체촬상소자에 있어서,
    상기 수직 전하전송로는 그의 양쪽이 상기 소자분리영역에 의해 획정(畵定)되는 부분과 그의 한쪽만이 상기 소자분리영역에 의해 획정되는 부분을 갖고,
    상기 양쪽이 획정되는 부분의 상기 수직 전하전송로에서의 협채널 효과가 저감될 정도로, 상기 양쪽을 획정하는 부분의 상기 소자분리영역의 불순물 농도는 상기 한쪽만을 획정하는 부분의 상기 소자분리영역의 불순물 농도보다도 낮으며, 또한 상기 양쪽을 획정하는 부분의 상기 소자분리영역의 행방향의 폭은 상기 한쪽만을 획정하는 부분의 상기 소자분리영역의 행방향의 폭보다도 좁은 것을 특징으로 하는 고체촬상소자.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR10-2000-0058694A 1999-10-08 2000-10-06 고체촬상소자 KR100436802B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP28873199A JP4183863B2 (ja) 1999-10-08 1999-10-08 固体撮像素子
JP28873299A JP4227261B2 (ja) 1999-10-08 1999-10-08 固体撮像素子
JP99-288731 1999-10-08
JP99-288732 1999-10-08

Publications (2)

Publication Number Publication Date
KR20010040014A KR20010040014A (ko) 2001-05-15
KR100436802B1 true KR100436802B1 (ko) 2004-06-23

Family

ID=26557305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0058694A KR100436802B1 (ko) 1999-10-08 2000-10-06 고체촬상소자

Country Status (4)

Country Link
US (1) US6737624B1 (ko)
EP (3) EP1710837A3 (ko)
KR (1) KR100436802B1 (ko)
DE (1) DE60045331D1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007140602A1 (en) * 2006-06-07 2007-12-13 Polyvalor, Société En Commandite Color image sensor
US7732885B2 (en) * 2008-02-07 2010-06-08 Aptina Imaging Corporation Semiconductor structures with dual isolation structures, methods for forming same and systems including same
WO2012012900A1 (en) 2010-07-26 2012-02-02 Corporation De L'ecole Polytechnique De Montreal Photodetector for determining light wavelengths

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677450A (ja) * 1992-06-25 1994-03-18 Sony Corp 固体撮像素子
US5907356A (en) * 1995-05-31 1999-05-25 Nec Corporation Solid-state image pickup device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602289A (en) 1982-05-31 1986-07-22 Tokyo Shibaura Denki Kabushiki Kaisha Solid state image pick-up device
JPS61244063A (ja) 1985-04-22 1986-10-30 Toshiba Corp 固体撮像装置
JP3830590B2 (ja) * 1996-10-30 2006-10-04 株式会社東芝 固体撮像装置
JP3859821B2 (ja) * 1997-07-04 2006-12-20 株式会社半導体エネルギー研究所 半導体装置
JP4092409B2 (ja) 1999-08-18 2008-05-28 富士フイルム株式会社 固体撮像素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677450A (ja) * 1992-06-25 1994-03-18 Sony Corp 固体撮像素子
US5907356A (en) * 1995-05-31 1999-05-25 Nec Corporation Solid-state image pickup device

Also Published As

Publication number Publication date
EP1710838A3 (en) 2010-04-14
EP1091410B1 (en) 2010-12-08
KR20010040014A (ko) 2001-05-15
US6737624B1 (en) 2004-05-18
EP1710837A3 (en) 2010-04-14
EP1091410A2 (en) 2001-04-11
EP1710837A2 (en) 2006-10-11
DE60045331D1 (de) 2011-01-20
EP1710838A2 (en) 2006-10-11
EP1091410A3 (en) 2001-12-12

Similar Documents

Publication Publication Date Title
KR100683304B1 (ko) 고체 이미지 센서
US5210433A (en) Solid-state CCD imaging device with transfer gap voltage controller
KR0136934B1 (ko) 선형 고체영상소자
US5051798A (en) Solid state image sensing device having an overflow drain structure
KR100266417B1 (ko) 증폭형 고체촬상소자 및 증폭형 고체촬상장치
KR100265269B1 (ko) 수직 오버플로우 드레인 및 저항성 게이트 전하 전송소자를 가지는 고체촬상소자 및 그 제어방법
KR100549641B1 (ko) 고체 촬상 장치
US7052929B2 (en) Solid state image pickup device capable of suppressing smear
JPH0518465B2 (ko)
KR100436802B1 (ko) 고체촬상소자
KR100193408B1 (ko) 고체 촬상 장치
US7714401B2 (en) Solid state imaging device and method of manufacturing the same
US20050088557A1 (en) Solid state imaging device, method for driving the same and camera using the same
KR100283873B1 (ko) 상호 인접하여 배열된 3 개의 화소행을 갖는 전하 전송 장치
KR100332949B1 (ko) 전자 줌 기능에 적합한 고체 촬상 소자
US6891243B2 (en) Solid-state image pick-up device
KR100227991B1 (ko) 흑색 세로 줄무늬가 없는 2차원 ccd 화상 센서
JP4183863B2 (ja) 固体撮像素子
JP2897689B2 (ja) 固体撮像装置
JP4227261B2 (ja) 固体撮像素子
US5379064A (en) CCD imager having four-phase vertical shift registers operated by three-valued clock signals
KR100279143B1 (ko) 고체이미지센서 및 그 제조방법_
JPS589362A (ja) 固体撮像素子
KR100540099B1 (ko) 고체 촬상 소자 및 그 제조 방법
KR100459209B1 (ko) 고체촬상소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee