JP3048011B2 - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JP3048011B2 JP3048011B2 JP3183783A JP18378391A JP3048011B2 JP 3048011 B2 JP3048011 B2 JP 3048011B2 JP 3183783 A JP3183783 A JP 3183783A JP 18378391 A JP18378391 A JP 18378391A JP 3048011 B2 JP3048011 B2 JP 3048011B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- charge transfer
- impurity concentration
- charge
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は固体撮像素子等において
用いられる電荷結合素子に関し、特に埋め込みチャネル
型の電荷結合素子に関する。
用いられる電荷結合素子に関し、特に埋め込みチャネル
型の電荷結合素子に関する。
【０００２】
【従来の技術】図５の（ａ）は従来例の電荷結合素子を
用いた固体撮像素子の断面図であり、図５の（ｂ）はそ
のＺ−Ｚ′線断面の不純物プロファイルである。同図に
おいて、１はｎ型半導体基板、２はｎ型半導体基板上に
形成されたｐ型ウェル、３はｐ型ウェルの表面領域内に
形成されたｎ型の電荷転送領域、４は、同じくｐ型ウェ
ルの表面領域内に形成されたｎ型の光電変換領域、５
は、電荷転送領域３と光電変換領域４とを分離するため
にこれらの領域間に形成されたｐ+型領域、６はゲート
絶縁膜、７は多結晶シリコンからなる転送電極である。
用いた固体撮像素子の断面図であり、図５の（ｂ）はそ
のＺ−Ｚ′線断面の不純物プロファイルである。同図に
おいて、１はｎ型半導体基板、２はｎ型半導体基板上に
形成されたｐ型ウェル、３はｐ型ウェルの表面領域内に
形成されたｎ型の電荷転送領域、４は、同じくｐ型ウェ
ルの表面領域内に形成されたｎ型の光電変換領域、５
は、電荷転送領域３と光電変換領域４とを分離するため
にこれらの領域間に形成されたｐ+型領域、６はゲート
絶縁膜、７は多結晶シリコンからなる転送電極である。
【０００３】図では転送電極７を１個のみ示したにすぎ
ないが実際には電荷結合素子を構成するために、転送電
極は、紙面に垂直に延びる電荷転送領域３上に多数並べ
られている。
ないが実際には電荷結合素子を構成するために、転送電
極は、紙面に垂直に延びる電荷転送領域３上に多数並べ
られている。
【０００４】而して、電荷結合素子は、例えば固体撮像
素子の高画素化、小型化に伴ってその領域も徐々に縮小
化されつつある。しかし、縮小化されても最大転送可能
電荷量を削減することはできない場合が多いので、従来
は、電荷転送領域３の接合深さを浅くすることにより、
電荷転送能力の向上に努めてきた。
素子の高画素化、小型化に伴ってその領域も徐々に縮小
化されつつある。しかし、縮小化されても最大転送可能
電荷量を削減することはできない場合が多いので、従来
は、電荷転送領域３の接合深さを浅くすることにより、
電荷転送能力の向上に努めてきた。
【０００５】
【発明が解決しようとする課題】上述した従来の電荷結
合素子では、小型化による電荷転送能力の低下を電荷転
送領域のｐ型ウェルとの接合の深さを浅くすることによ
りカバーしてきたので、例えばＨＤＴＶ対応固体撮像素
子のように超高画素化、超小型化がなされると、電荷転
送領域の接合深さが極めて浅くなり、電荷転送に重要な
位置を占めるフリンジ電界強度が減少し、転送効率の劣
化が増大するという欠点があった。
合素子では、小型化による電荷転送能力の低下を電荷転
送領域のｐ型ウェルとの接合の深さを浅くすることによ
りカバーしてきたので、例えばＨＤＴＶ対応固体撮像素
子のように超高画素化、超小型化がなされると、電荷転
送領域の接合深さが極めて浅くなり、電荷転送に重要な
位置を占めるフリンジ電界強度が減少し、転送効率の劣
化が増大するという欠点があった。
【０００６】
【課題を解決するための手段】本発明の電荷結合素子
は、第１導電型の半導体層と、前記半導体層の表面領域
内に形成された、幅方向にほぼ均一の不純物濃度を有す
る第２導電型の電荷転送領域と、前記電荷転送領域の下
面全体または下面中央部に形成された、前記電荷転送領
域よりも不純物濃度の低い低濃度第２導電型半導体領域
または前記半導体層よりも不純物濃度の低い低濃度第１
導電型半導体領域と、前記電荷転送領域上に絶縁膜を介
して形成された複数の転送電極と、を有するものであ
る。
は、第１導電型の半導体層と、前記半導体層の表面領域
内に形成された、幅方向にほぼ均一の不純物濃度を有す
る第２導電型の電荷転送領域と、前記電荷転送領域の下
面全体または下面中央部に形成された、前記電荷転送領
域よりも不純物濃度の低い低濃度第２導電型半導体領域
または前記半導体層よりも不純物濃度の低い低濃度第１
導電型半導体領域と、前記電荷転送領域上に絶縁膜を介
して形成された複数の転送電極と、を有するものであ
る。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１の（ａ）は本発明の第１の実施例を用
いた固体撮像素子の断面図であり、図１の（ｂ）はその
Ｘ−Ｘ′線断面の不純物プロファイルである。同図にお
いて、１はｎ型半導体基板、２はｎ型半導体基板上に形
成されたｐ型ウェル、３はｐ型ウェルの表面領域内に形
成されたｎ型の電荷転送領域、４は、同じくｐ型ウェル
の表面領域内に形成されたｎ型の光電変換領域、５は、
電荷転送領域３と光電変換領域４とを分離するためにこ
れらの領域間に形成されたｐ+ 型領域、６はゲート絶縁
膜、７は多結晶シリコンからなる転送電極、８は電荷転
送領域３の下面全面に形成されたこの領域より不純物濃
度の低いｎ- 型領域である。
て説明する。図１の（ａ）は本発明の第１の実施例を用
いた固体撮像素子の断面図であり、図１の（ｂ）はその
Ｘ−Ｘ′線断面の不純物プロファイルである。同図にお
いて、１はｎ型半導体基板、２はｎ型半導体基板上に形
成されたｐ型ウェル、３はｐ型ウェルの表面領域内に形
成されたｎ型の電荷転送領域、４は、同じくｐ型ウェル
の表面領域内に形成されたｎ型の光電変換領域、５は、
電荷転送領域３と光電変換領域４とを分離するためにこ
れらの領域間に形成されたｐ+ 型領域、６はゲート絶縁
膜、７は多結晶シリコンからなる転送電極、８は電荷転
送領域３の下面全面に形成されたこの領域より不純物濃
度の低いｎ- 型領域である。
【０００８】本実施例の電荷結合素子は、上記の構成を
有しているので、電荷結合素子が小型化され、電荷転送
領域３のｐ型ウェル２との接合の深さが極めて浅くなさ
れた場合においても、電荷転送時に転送電極下の空乏層
を基板内部に向けて十分に延ばすことができるので、電
荷転送に重要な役割を演ずる強いフリンジ電界を生じさ
せることができる。
有しているので、電荷結合素子が小型化され、電荷転送
領域３のｐ型ウェル２との接合の深さが極めて浅くなさ
れた場合においても、電荷転送時に転送電極下の空乏層
を基板内部に向けて十分に延ばすことができるので、電
荷転送に重要な役割を演ずる強いフリンジ電界を生じさ
せることができる。
【０００９】ここで、不純物濃度を比較するに、従来例
では、図５の（ｂ）に示されるように、ｐ型ウェル２の
不純物濃度が１×１０16cm-3、電荷転送領域３の不純物
濃度が８×１０16cm-3であったのに対し、本実施例では
ｐウェル２の不純物濃度が１×１０16cm-3、電荷転送領
域３の不純物濃度が１×１０17cm-3、ｎ- 型領域８の不
純物濃度が５×１０15cm-3に形成されている。ここで、
ゲート絶縁膜６の膜厚、チャネル長、チャネル幅が同一
であるものとすると、本実施例では、単位面積当たりの
電荷転送能力は従来例とほぼ同等であるが、電荷転送電
極下のフリンジ電界が高められているので、転送効率の
向上が図られている。
では、図５の（ｂ）に示されるように、ｐ型ウェル２の
不純物濃度が１×１０16cm-3、電荷転送領域３の不純物
濃度が８×１０16cm-3であったのに対し、本実施例では
ｐウェル２の不純物濃度が１×１０16cm-3、電荷転送領
域３の不純物濃度が１×１０17cm-3、ｎ- 型領域８の不
純物濃度が５×１０15cm-3に形成されている。ここで、
ゲート絶縁膜６の膜厚、チャネル長、チャネル幅が同一
であるものとすると、本実施例では、単位面積当たりの
電荷転送能力は従来例とほぼ同等であるが、電荷転送電
極下のフリンジ電界が高められているので、転送効率の
向上が図られている。
【００１０】図２の（ａ）は本発明の第２の実施例を用
いた固体撮像素子の断面図であり、図２の（ｂ）はその
Ｙ−Ｙ′線断面の不純物プロファイルである。図２の
（ａ）において、図１の（ａ）に示された第１の実施例
の部分と同等の部分には同一の参照番号が付されている
ので重複した説明は省略する。
いた固体撮像素子の断面図であり、図２の（ｂ）はその
Ｙ−Ｙ′線断面の不純物プロファイルである。図２の
（ａ）において、図１の（ａ）に示された第１の実施例
の部分と同等の部分には同一の参照番号が付されている
ので重複した説明は省略する。
【００１１】本実施例の第１の実施例と相違する点は、
第１の実施例のｎ- 型領域８に代えて電荷転送領域３の
下面にｐ- 型領域９が形成されている点である。本実施
例では、上記構成をとることにより、電荷転送時に転送
電極下の空乏層を基板内部に向けて十分に延ばすことが
できるので、先の実施例と同様の効果を期待することが
できる。
第１の実施例のｎ- 型領域８に代えて電荷転送領域３の
下面にｐ- 型領域９が形成されている点である。本実施
例では、上記構成をとることにより、電荷転送時に転送
電極下の空乏層を基板内部に向けて十分に延ばすことが
できるので、先の実施例と同様の効果を期待することが
できる。
【００１２】図３、図４は、それぞれ本発明の第３、第
４の実施例を示す断面図である。第３、第４の実施例と
先の第１または第２の実施例と相違する点は、第１また
は第２の実施例において電荷転送領域３の下面全体に設
けられていたｎ- 型領域８またはｐ- 型領域９が第３、
第４の実施例においては電荷転送領域の中央部のみに限
定されて設けられている点である。第３、第４の実施例
では、上記の構成により、転送電極中央部の、フリンジ
電界が最も弱くなる箇所の空乏層を基板内部に向けて十
分に延ばして、ここでのフリンジ電界の強化を図ること
ができるため、第１、第２の実施例と同様の効果を期待
することができる。
４の実施例を示す断面図である。第３、第４の実施例と
先の第１または第２の実施例と相違する点は、第１また
は第２の実施例において電荷転送領域３の下面全体に設
けられていたｎ- 型領域８またはｐ- 型領域９が第３、
第４の実施例においては電荷転送領域の中央部のみに限
定されて設けられている点である。第３、第４の実施例
では、上記の構成により、転送電極中央部の、フリンジ
電界が最も弱くなる箇所の空乏層を基板内部に向けて十
分に延ばして、ここでのフリンジ電界の強化を図ること
ができるため、第１、第２の実施例と同様の効果を期待
することができる。
【００１３】
【発明の効果】以上説明したように、本発明は、埋め込
みチャネル型電荷結合素子において、電荷転送領域下の
少なくとも中央部分に低不純物濃度領域を設けたもので
あるので、素子の小型化に対応して電荷転送能力を確保
するために電荷転送領域の接合深さが浅くなされた場合
であっても、転送電極下の空乏層を基板内部に向けて十
分に延ばすことができる。従って、本発明によれば、単
位面積当たりの電荷転送能力を弱めることなく、電荷転
送に重要な役割を担うフリンジ電界を強化するとがで
き、転送効率の改善を図ることができる。
みチャネル型電荷結合素子において、電荷転送領域下の
少なくとも中央部分に低不純物濃度領域を設けたもので
あるので、素子の小型化に対応して電荷転送能力を確保
するために電荷転送領域の接合深さが浅くなされた場合
であっても、転送電極下の空乏層を基板内部に向けて十
分に延ばすことができる。従って、本発明によれば、単
位面積当たりの電荷転送能力を弱めることなく、電荷転
送に重要な役割を担うフリンジ電界を強化するとがで
き、転送効率の改善を図ることができる。
【図１】本発明の第１の実施例を示す断面図とそのＸ−
Ｘ′線断面の不純物プロファイル図。
Ｘ′線断面の不純物プロファイル図。
【図２】本発明の第２の実施例を示す断面図とそのＹ−
Ｙ′線断面の不純物プロファイル図。
Ｙ′線断面の不純物プロファイル図。
【図３】本発明の第３の実施例を示す断面図。
【図４】本発明の第４の実施例を示す断面図。
【図５】従来例の断面図とそのＺ−Ｚ′線断面の不純物
プロファイル図。
プロファイル図。
１…ｎ型半導体基板 ２…ｐ型ウェル ３…電荷転送領域 ４…光電変換領域 ５…素子分離領域となるｐ+ 型領域 ６…ゲート絶縁膜 ７…転送電極 ８…ｎ- 型領域 ９…ｐ- 型領域
Claims (3)
- 【請求項１】 第１導電型の半導体層の表面領域内に設
けられた第２導電型の電荷転送領域と、前記電荷転送領
域上に絶縁膜を介して設けられた複数の電荷転送電極
と、を備える電荷結合素子において、 前記電荷転送領域下の全面に前記電荷転送領域の不純物
濃度より低い不純物濃度の第２導電型低不純物濃度領域
または前記半導体層の不純物濃度より低い不純物濃度の
第１導電型低不純物濃度領域が形成されていることを特
徴とする電荷結合素子。 - 【請求項２】 第１導電型の半導体層の表面領域内に設
けられた、幅方向にほぼ均一の不純物濃度を有する第２
導電型の電荷転送領域と、前記電荷転送領域上に絶縁膜
を介して設けられた複数の電荷転送電極と、を備える電
荷結合素子において、 前記電荷転送領域下の少なくとも中央部分には前記電荷
転送領域の不純物濃度より低い不純物濃度の第２導電型
低不純物濃度領域または前記半導体層の不純物濃度より
低い不純物濃度の第１導電型低不純物濃度領域が形成さ
れていることを特徴とする電荷結合素子。 - 【請求項３】 前記第１導電型はｐ型であり、前記第２
導電型はｎ型であることを特徴とする請求項１または２
記載の電荷結合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183783A JP3048011B2 (ja) | 1991-06-28 | 1991-06-28 | 電荷結合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183783A JP3048011B2 (ja) | 1991-06-28 | 1991-06-28 | 電荷結合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513470A JPH0513470A (ja) | 1993-01-22 |
| JP3048011B2 true JP3048011B2 (ja) | 2000-06-05 |
Family
ID=16141864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3183783A Expired - Fee Related JP3048011B2 (ja) | 1991-06-28 | 1991-06-28 | 電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048011B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894235B2 (ja) * | 1995-03-31 | 1999-05-24 | 日本電気株式会社 | 固体撮像装置 |
| JPH09266296A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 固体撮像装置 |
| JP2002151676A (ja) * | 2000-03-17 | 2002-05-24 | Nikon Corp | 撮像装置、撮像装置の製造方法、位置合わせ装置、露光装置、収差測定装置、およびデバイス製造方法 |
-
1991
- 1991-06-28 JP JP3183783A patent/JP3048011B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513470A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| US4748486A (en) | Solid-state image sensor | |
| US5040038A (en) | Solid-state image sensor | |
| JP3048011B2 (ja) | 電荷結合素子 | |
| JP3160382B2 (ja) | 固体撮像装置 | |
| EP0536688B1 (en) | MOS transistor and charge detector using same | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JPH11238868A (ja) | 電荷転送撮像装置およびその製造方法 | |
| US5063581A (en) | Semiconductor imaging device having a plurality of photodiodes and charge coupled devices | |
| JP3384509B2 (ja) | 固体撮像素子 | |
| JPS58220573A (ja) | 固体撮像装置 | |
| JPS63142858A (ja) | 固体撮像装置 | |
| JPH0424871B2 (ja) | ||
| JP2897284B2 (ja) | 固体撮像素子 | |
| KR100311492B1 (ko) | 고체촬상소자 | |
| JP2671151B2 (ja) | 半導体装置 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JPH0391263A (ja) | 固体撮像素子 | |
| JP2001230403A (ja) | 電荷転送装置 | |
| JPS6273663A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH0231858B2 (ja) | Denkatensosochi | |
| JPS6170875A (ja) | 固体撮像装置 | |
| JPH03135069A (ja) | 固体撮像素子 | |
| JPH11251572A (ja) | 固体撮像素子及びその製造方法 | |
| JPS6180976A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080324 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |